CN108281488A - 一种阵列基板、其制备方法及显示装置 - Google Patents

一种阵列基板、其制备方法及显示装置 Download PDF

Info

Publication number
CN108281488A
CN108281488A CN201810004382.3A CN201810004382A CN108281488A CN 108281488 A CN108281488 A CN 108281488A CN 201810004382 A CN201810004382 A CN 201810004382A CN 108281488 A CN108281488 A CN 108281488A
Authority
CN
China
Prior art keywords
layer
carrier
active layer
tft
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810004382.3A
Other languages
English (en)
Other versions
CN108281488B (zh
Inventor
顾鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810004382.3A priority Critical patent/CN108281488B/zh
Publication of CN108281488A publication Critical patent/CN108281488A/zh
Priority to US16/043,278 priority patent/US20190206905A1/en
Application granted granted Critical
Publication of CN108281488B publication Critical patent/CN108281488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板、其制备方法及显示装置，通过设置与有源层绝缘设置的载流子调控层，可以根据不同TFT的初始阈值电压Vth的需要来调控载流子调控层的载流子浓度，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，有源层会感应出与载流子调控层等量异种的电荷，从而可以控制调节有源层的载流子浓度，进而实现调节TFT的初始阈值电压Vth的大小。因此，本发明实施例提供的阵列基板不需要调整栅绝缘层和有源层的总氧含量来控制TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth，从而提高TFT的电学特性。

Description

一种阵列基板、其制备方法及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、其制备方法及显示装置。
背景技术
随着显示的需要，大尺寸的显示产品越来越受到关注，阵列基板(Thin FilmTransistor，TFT)，其优良的电学特性一直是各显示产品追求的目标之一，一般根据不同需求会将TFT的初始阈值电压Vth控制在一定大小范围内，TFT的有源层的材料一般采用金属氧化物，其中铟镓锌氧化物由于其迁移率高、均一性好、透明等优点，将有望成为下一代显示技术中阵列基板的有源层材料。TFT 的初始阈值电压Vth与有源层的载流子浓度有关，一般通过控制栅绝缘层和有源层的总氧含量来控制载流子浓度，氧偏高时，受主增加，电子减少，Vth正偏；氧偏低时，施主增加，空穴减少，Vth负偏。在制作薄膜晶体管时，对膜层的均一性有要求，当做成含氧量高的薄膜时，均一性较好，但Vth正偏，Vth 不满足要求。而当做成含氧量低的薄膜时，均一性较差，表现为膜层的中间区域较厚，边缘区域较薄。因此现有技术中采用的上述调节栅绝缘层和有源层的氧含量来调控Vth的方法会出现Vth满足要求时，但膜层的均一性较差，而膜层的均一性较好时，Vth又不达标的问题。因此，现有技术中不能同时兼顾TFT 膜层的均一性和准确控制TFT的初始阈值电压Vth的电学特性，即对TFT的阈值电压Vth的调控受到TFT各膜层的均一性的限制。
因此，如何同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压 Vth是本领域技术人员亟待解决的问题。
发明内容
本发明实施例提供一种阵列基板、其制备方法及显示装置，用以解决现有技术中不能同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth 的问题。
因此，本发明实施例提供了一种阵列基板，包括：衬底基板、位于所述衬底基板上的薄膜晶体管；所述阵列基板还包括位于所述薄膜晶体管的有源层一侧的绝缘层以及位于所述绝缘层背离所述有源层一侧的载流子调控层，所述有源层在所述衬底基板上的正投影覆盖所述载流子调控层在所述衬底基板上的正投影；其中，所述载流子调控层用于调控所述有源层的载流子浓度。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板中，所述载流子调控层的材料为P型非晶硅或N型非晶硅。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板中，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述有源层位于所述绝缘层与所述栅电极之间，所述载流子调控层位于所述衬底基板与所述绝缘层之间。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板中，所述有源层在所述衬底基板上的正投影与所述载流子调控层在所述衬底基板上的正投影完全重叠。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板中，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述栅电极位于所述衬底基板与所述有源层之间，所述载流子调控层位于所述绝缘层远离所述衬底基板一侧。
相应地，本发明实施例还提供了一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、在所述薄膜晶体管的有源层一侧形成绝缘层以及在所述绝缘层背离所述有源层的一侧形成载流子调控层；其中，所述有源层在所述衬底基板上的正投影覆盖所述载流子调控层在所述衬底基板上的正投影；
形成所述载流子调控层，具体包括：采用一次构图工艺与一次掺杂工艺形成所述载流子调控层；其中，所述薄膜晶体管的阈值电压大于预设值，向所述载流子调控层掺杂正离子，所述薄膜晶体管的阈值电压小于预设值，向所述载流子调控层掺杂负离子。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板的制备方法中，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述有源层位于所述绝缘层与所述栅电极之间，所述载流子调控层位于所述衬底基板与所述绝缘层之间，具体包括：
采用一次构图工艺与一次掺杂工艺在所述衬底基板上形成所述载流子调控层的图形；
在形成有所述载流子调控层的衬底基板上形成绝缘层；
在形成有所述绝缘层的衬底基板上形成所述有源层的图形；
在形成有所述有源层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成栅电极的图形；
在形成有所述栅电极的衬底基板上形成分别与所述有源层电连接的源电极和漏电极的图形。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板的制备方法中，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述栅电极位于所述衬底基板与所述有源层之间，所述载流子调控层位于所述绝缘层远离所述衬底基板一侧，具体包括：
在所述衬底基板上形成所述栅电极的图形；
在形成有所述栅电极的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成有源层的图形；
在形成有所述有源层的衬底基板上形成绝缘层；
采用一次构图工艺与一次掺杂工艺在形成有所述绝缘层的衬底基板上形成所述载流子调控层的图形；
在形成有所述载流子调控层的衬底基板上形成分别与所述有源层电连接的源电极和漏电极的图形。
较佳地，具体实施时，在本发明实施例提供的上述阵列基板的制备方法中，所述采用一次构图工艺与一次掺杂工艺形成所述载流子调控层，具体包括：
采用一次构图工艺与一次掺杂工艺形成P型非晶硅或N型非晶硅的载流子调控层。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。
本发明实施例提供的阵列基板、其制备方法及显示装置，该阵列基板包括：衬底基板、位于衬底基板上的薄膜晶体管；阵列基板还包括位于薄膜晶体管的有源层一侧的绝缘层以及位于绝缘层背离有源层一侧的载流子调控层，有源层在衬底基板上的正投影覆盖载流子调控层在衬底基板上的正投影；其中，载流子调控层用于调控有源层的载流子浓度。本发明通过设置与有源层通过绝缘层绝缘设置的载流子调控层，可以根据不同TFT的初始阈值电压Vth的需要来调控载流子调控层的载流子浓度，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，因此有源层会感应出与载流子调控层等量异种的电荷，从而可以控制调节有源层的载流子浓度，进而实现调节TFT的初始阈值电压Vth的大小。因此，本发明实施例提供的阵列基板不需要调整栅绝缘层和有源层的总氧含量来控制TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth，从而提高了TFT的电学特性。
附图说明
图1为本发明实施例提供的顶栅型阵列基板的结构示意图；
图2为本发明实施例提供的底栅型阵列基板的结构示意图；
图3a-3c分别为本发明实施例提供的阵列基板的载流子调控层、有源层接触前和增加绝缘层后的能带图；
图4为本发明实施例提供的阵列基板的制备方法的流程图之一；
图5为本发明实施例提供的阵列基板的制备方法的流程图之二；
图6a至图6f分别为本发明实施例一执行各步骤后的剖面结构示意图；
图7a至图7f分别为本发明实施例二执行各步骤后的剖面结构示意图；
图8为本发明实施例提供的显示装置的结构示意图。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制备方法及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种阵列基板，如图1和图2所示，衬底基板01、位于衬底基板01上的薄膜晶体管；阵列基板还包括位于薄膜晶体管的有源层02 一侧的绝缘层03以及位于绝缘层03背离有源层02一侧的载流子调控层04，有源层02在衬底基板01上的正投影覆盖载流子调控层04在衬底基板01上的正投影；其中，载流子调控层04用于调控有源层02的载流子浓度。
本发明实施例提供的阵列基板，包括：衬底基板、位于衬底基板上的薄膜晶体管；阵列基板还包括位于薄膜晶体管的有源层一侧的绝缘层以及位于绝缘层背离有源层一侧的载流子调控层，有源层在衬底基板上的正投影覆盖载流子调控层在衬底基板上的正投影；其中，载流子调控层用于调控有源层的载流子浓度。本发明通过设置与有源层通过绝缘层绝缘设置的载流子调控层，可以根据不同TFT的初始阈值电压Vth的需要来调控载流子调控层的载流子浓度，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，因此有源层会感应出与载流子调控层等量异种的电荷，从而可以控制调节有源层的载流子浓度，进而实现调节TFT的初始阈值电压Vth的大小。因此，本发明实施例提供的阵列基板不需要调整栅绝缘层和有源层的总氧含量来控制TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth，从而提高了TFT的电学特性。
具体实施时，在本发明实施例提供的上述阵列基板中，阵列基板可以是顶栅型(栅电极05在有源层02的上方)阵列基板，如图1所示；也可以是底栅型(栅电极05在有源层02的下方)阵列基板，如图2所示。
具体实施时，可以通过离子掺杂工艺来调控载流子调控层的载流子浓度，以有源层的材料为铟镓锌氧化物(IGZO)为例，假设IGZO中有100个电子的时候，初始阈值电压Vth刚好在0附近，但是由于我们对膜层均一性有要求，栅绝缘层和有源层采用的是高氧膜层，高氧膜层导致电子减少，比如100个电子减少到了50，此时Vth正偏，因此我们需要有种方法能补上50个电子，使 IGZO中的电子回到100个，现有技术中是通过控制含氧量如栅绝缘层和有源层采用的是低氧膜层来使初始阈值电压Vth达标，但是低氧膜层导致膜层的均一性较差，影响TFT的电学特性。而本发明实施例通过采用设置与有源层通过绝缘层绝缘设置的载流子调控层，由于上述需要向IGZO中补入50个电子才能使初始阈值电压Vth刚好在0附近，因此本发明通过采用离子掺杂工艺对载流子调控层进行掺杂，如掺杂氮元素使载流子调控层的空穴达到50个左右，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，因此有源层会感应出与载流子调控层等量异种的电荷即感应出50个电子，即该50个电子补入到了有源层中，从而可以控制调节有源层的载流子浓度，使IGZO中的电子回到100个，使初始阈值电压Vth刚好在0附近。
下面结合附图对本发明实施例提供的上述阵列基板的初始阈值电压Vth的调节原理进行详细说明：
具体实施时，以载流子调控层的材料为非晶硅，有源层的材料为铟镓锌氧化物为例，如图3a-图3c所示，图3a和图3b分别为载流子调控层和有源层接触前的能带图，图中示意出了各自的导带EC、价带EV和费米能级EF，二者有不同的费米能级EF，通过调节非晶硅中掺杂的载流子浓度可以改变非晶硅中的 EF位置；图3c为载流子调控层和有源层之间增加绝缘层后的能带图，左右两侧费米能级EF依然满足达到一致，载流子调控层中的载流子通过电荷感应注入到有源层中，从而实现了通过调节载流子调控层中载流子的浓度，来调节有源层中载流子的浓度，以调节控制TFT的初始阈值电压的大小。因此，本发明实施例提供的阵列基板不需要调整有源层和栅绝缘层中的总氧含量来控制 TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度来控制有源层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT 膜层的均一性和准确控制TFT的初始阈值电压Vth，提高了TFT的电学特性。
具体实施时，制备预设初始阈值电压的薄膜晶体管，制作好后，进行电学测试得到薄膜晶体管的初始阈值电压，如果初始阈值电压偏正，则对载流子调控层进行掺杂使载流子调控层呈P型，如果初始阈值电压偏负，则对载流子调控层进行掺杂使载流子调控层呈N型，然后继续制作薄膜晶体管，进行电学测试，直至薄膜晶体管的初始阈值电压满足要求为止。
较佳地，在具体实施时，在本发明实施例提供的上述阵列基板中，载流子调控层的材料为P型非晶硅或N型非晶硅，这是由于将非晶硅材料可以进行任意离子的掺杂得到P型或N型非晶硅，因此非晶硅作为载流子调控层的基底材料，掺杂范围较广，可以有效地进行掺杂得到需要的P型非晶硅或N型非晶硅。例如可以向非晶硅中掺杂第三主族元素如氮元素、硼元素等得到P型非晶硅，向非晶硅中掺杂第五主族元素如磷元素等得到N型非晶硅。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，载流子调控层的厚度为40-200nm，在此不作限定。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，有源层的厚度为40-100nm，在此不作限定。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图1所示，薄膜晶体管具体包括：栅电极05、栅绝缘层06、有源层02、分别与有源层02 电连接的源电极07和漏电极08；其中，有源层02位于绝缘层03与栅电极05 之间，载流子调控层04位于衬底基板01与绝缘层03之间。
进一步地，在具体实施时，在本发明实施例提供的上述阵列基板中，如图 1所示，有源层02在衬底基板01上的正投影与载流子调控层04在衬底基板上的正投影完全重叠。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2所示，薄膜晶体管具体包括：栅电极05、栅绝缘层06、有源层02、分别与有源层02 电连接的源电极07和漏电极08；其中，栅电极05位于衬底基板01与有源层 02之间，载流子调控层04位于绝缘层03远离衬底基板01一侧。
具体实施时，在本发明实施例提供的上述阵列基板中，绝缘层的材料可以为二氧化硅。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制备方法，包括：在衬底基板上形成薄膜晶体管、在薄膜晶体管的有源层一侧形成绝缘层以及在绝缘层背离有源层的一侧形成载流子调控层；其中，有源层在衬底基板上的正投影覆盖载流子调控层在衬底基板上的正投影；
形成载流子调控层，具体包括：采用一次构图工艺与一次掺杂工艺形成载流子调控层；其中，薄膜晶体管的阈值电压大于预设值，向载流子调控层掺杂正离子，薄膜晶体管的阈值电压小于预设值，向载流子调控层掺杂负离子。
本发明实施例提供的阵列基板的制备方法，通过设置与有源层通过绝缘层绝缘设置的载流子调控层，可以根据不同TFT的初始阈值电压Vth的需要来调控载流子调控层的载流子浓度，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，因此有源层会感应出与载流子调控层等量异种的电荷，从而可以控制调节有源层的载流子浓度，进而实现调节TFT的初始阈值电压Vth的大小。因此，采用本发明实施例提供的阵列基板的制备方法不需要调整栅绝缘层和有源层的总氧含量来控制TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth，从而提高了TFT的电学特性。
具体实施时，当测试得到薄膜晶体管的阈值电压大于预设值，比如预设值为0V，测试得到薄膜晶体管的阈值电压为3V，即阈值电压偏正，说明有源层中的电子数较少，因此我们需要向有源层中补入相应数量的电子，由于载流子调控层的存在，有源层会感应出与载流子调控层等量的异种电荷，由于有源层需要补入电子，因此向载流子调控层掺杂正离子；当测试得到薄膜晶体管的阈值电压小于预设值，比如预设值为0V，测试得到薄膜晶体管的阈值电压为-3V，即阈值电压偏负，说明有源层中的空穴数较少，因此我们需要向有源层中补入相应数量的空穴，由于载流子调控层的存在，有源层会感应出与载流子调控层等量的异种电荷，由于有源层需要补入空穴，因此向载流子调控层掺杂负离子。
需要说明的是，采用一次构图工艺与一次掺杂工艺指在构图形成载流子调控层的过程中根据有源层载流子的需要就对载流子调控层进行掺杂工艺，提高制作效率。
具体实施时，在本发明实施例提供的上述制备方法中，薄膜晶体管可以为顶栅型，薄膜晶体管具体包括：栅电极、与栅电极绝缘的有源层、分别与有源层电连接的源电极和漏电极；其中，有源层位于绝缘层与栅电极之间，载流子调控层位于衬底基板与绝缘层之间，如图4所示，具体包括：
S401、采用一次构图工艺与一次掺杂工艺在衬底基板上形成载流子调控层的图形；
S402、在形成有载流子调控层的衬底基板上形成绝缘层；
S403、在形成有绝缘层的衬底基板上形成有源层的图形；
S404、在形成有有源层的衬底基板上形成栅绝缘层；
S405、在形成有栅绝缘层的衬底基板上形成栅电极的图形；
S406、在形成有栅电极的衬底基板上形成分别与有源层电连接的源电极和漏电极的图形。
具体实施时，在本发明实施例提供的上述制备方法中，薄膜晶体管可以为底栅型，薄膜晶体管具体包括：栅电极、与栅电极绝缘的有源层、分别与有源层电连接的源电极和漏电极；其中，栅电极位于衬底基板与有源层之间，载流子调控层位于绝缘层远离衬底基板一侧，如图5所示，具体包括：
S501、在衬底基板上形成栅电极的图形；
S502、在形成有栅电极的衬底基板上形成栅绝缘层；
S503、在形成有栅绝缘层的衬底基板上形成有源层的图形；
S504、在形成有有源层的衬底基板上形成绝缘层；
S505、采用一次构图工艺与一次掺杂工艺在形成有绝缘层的衬底基板上形成载流子调控层的图形；
S506、在形成有载流子调控层的衬底基板上形成分别与有源层电连接的源电极和漏电极的图形。
具体实施时，在本发明实施例提供的上述制备方法中，采用一次构图工艺与一次掺杂工艺形成载流子调控层，具体包括：
采用一次构图工艺与一次掺杂工艺形成P型非晶硅或N型非晶硅的载流子调控层。即在构图形成载流子调控层的过程中根据有源层载流子的需要就对载流子调控层进行掺杂工艺，提高制作效率。
下面通过两个具体实施例对本发明实施例的阵列基板的结构进行详细说明。
实施例一：以如图1所示的顶栅型阵列基板为例进行说明。
(1)在衬底基板01上沉积40-200nm厚的载流子调控层04薄膜，针对载流子调控层04薄膜通过一次构图工艺与一次掺杂工艺形成载流子调控层04 的图形，如图6a所示。
(2)在形成有载流子调控层04的衬底基板01上沉积绝缘层03，如图6b 所示。
(3)在形成有绝缘层03的衬底基板01上沉积40-100nm厚的有源层02 薄膜，针对有源层02薄膜通过构图工艺形成有源层02的图形，如图6c所示。
(4)在形成有有源层02的衬底基板01上形成栅绝缘层06的图形，如图 6d所示。
(5)在形成有栅绝缘层06的衬底基板01上形成栅电极05的图形，如图 6e所示。
(6)在形成有栅电极05的衬底基板01上沉积层间介质层09，并通过一次构图工艺形成贯穿层间介质层09的过孔091，如图6f所示。
(7)在形成有层间介质层09的衬底基板01上通过过孔091形成与有源层02电连接的源电极07及漏电极08的图形，如图1所示。
通过上述实施例一的步骤(1)至步骤(7)后可以得到本发明实施例提供的图1所示的顶栅型阵列基板。
实施例二：以如图2所示的底栅型阵列基板为例进行说明。
(1’)在衬底基板01上形成栅电极05的图形，如图7a所示。
(2’)在形成有栅电极05的衬底基板01上形成栅绝缘层06的图形，如图7b所示。
(3’)在形成有栅绝缘层06的衬底基板01上沉积40-100nm厚的有源层 02薄膜，针对有源层02薄膜通过构图工艺形成有源层02的图形，如图7c所示。
(4’)在形成有有源层02的衬底基板01上形成沉积绝缘层03，如图7d 所示。
(5’)在形成有绝缘层03的衬底基板01上沉积40-200nm厚的载流子调控层04薄膜，针对载流子调控层04薄膜通过一次构图工艺与一次掺杂工艺形成载流子调控层04的图形，如图7e所示。
(6’)在形成有载流子调控层04的衬底基板01上沉积层间介质层09，并通过一次构图工艺形成贯穿层间介质层09的过孔091，如图7f所示。
(7’)在形成有层间介质层09的衬底基板01上通过过孔091形成与有源层02电连接的源电极07及漏电极08的图形，如图2所示。
通过上述实施例一的步骤(1’)至步骤(7’)后可以得到本发明实施例提供的图2所示的底栅型阵列基板。
需要说明的是，在本发明实施例提供的上述阵列基板的制作过程中，构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
在具体实施时，本发明实施例提供的上述显示装置可以为有机发光显示装置也可以为液晶显示装置，在此不作限定。
在具体实施时，本发明实施例提供的上述显示装置可以为全面屏显示装置，或者也可以为柔性显示装置等，在此不作限定。
在具体实施时，本发明实施例提供的上述显示装置可以为如图8所示的全面屏的手机。当然，本发明实施例提供的上述显示装置也可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。
本发明实施例提供的阵列基板、其制备方法及显示装置，该阵列基板包括：衬底基板、位于衬底基板上的薄膜晶体管；阵列基板还包括位于薄膜晶体管的有源层一侧的绝缘层以及位于绝缘层背离有源层一侧的载流子调控层，有源层在衬底基板上的正投影覆盖载流子调控层在衬底基板上的正投影；其中，载流子调控层用于调控有源层的载流子浓度。本发明通过设置与有源层通过绝缘层绝缘设置的载流子调控层，可以根据不同TFT的初始阈值电压Vth的需要来调控载流子调控层的载流子浓度，在薄膜晶体管制作过程中，有源层、绝缘层和载流子调控层一经接触，费米能级就会达到平衡，因此有源层会感应出与载流子调控层等量异种的电荷，从而可以控制调节有源层的载流子浓度，进而实现调节TFT的初始阈值电压Vth的大小。因此，本发明实施例提供的阵列基板不需要调整栅绝缘层和有源层的总氧含量来控制TFT的阈值电压Vth，只需调整载流子调控层的载流子浓度即可实现控制调节TFT不同的初始阈值电压Vth，实现同时兼顾TFT膜层的均一性和准确控制TFT的初始阈值电压Vth，从而提高了TFT的电学特性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括：衬底基板、位于所述衬底基板上的薄膜晶体管；其特征在于，所述阵列基板还包括位于所述薄膜晶体管的有源层一侧的绝缘层以及位于所述绝缘层背离所述有源层一侧的载流子调控层，所述有源层在所述衬底基板上的正投影覆盖所述载流子调控层在所述衬底基板上的正投影；其中，所述载流子调控层用于调控所述有源层的载流子浓度。
2.如权利要求1所述的阵列基板，其特征在于，所述载流子调控层的材料为P型非晶硅或N型非晶硅。
3.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述有源层位于所述绝缘层与所述栅电极之间，所述载流子调控层位于所述衬底基板与所述绝缘层之间。
4.如权利要求3所述的阵列基板，其特征在于，所述有源层在所述衬底基板上的正投影与所述载流子调控层在所述衬底基板上的正投影完全重叠。
5.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述栅电极位于所述衬底基板与所述有源层之间，所述载流子调控层位于所述绝缘层远离所述衬底基板一侧。
6.一种如权利要求1-5任一项所述的阵列基板的制备方法，其特征在于，包括：在衬底基板上形成薄膜晶体管、在所述薄膜晶体管的有源层一侧形成绝缘层以及在所述绝缘层背离所述有源层的一侧形成载流子调控层；其中，所述有源层在所述衬底基板上的正投影覆盖所述载流子调控层在所述衬底基板上的正投影；
形成所述载流子调控层，具体包括：采用一次构图工艺与一次掺杂工艺形成所述载流子调控层；其中，所述薄膜晶体管的阈值电压大于预设值，向所述载流子调控层掺杂正离子，所述薄膜晶体管的阈值电压小于预设值，向所述载流子调控层掺杂负离子。
7.如权利要求6所述的制备方法，其特征在于，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述有源层位于所述绝缘层与所述栅电极之间，所述载流子调控层位于所述衬底基板与所述绝缘层之间，具体包括：
采用一次构图工艺与一次掺杂工艺在所述衬底基板上形成所述载流子调控层的图形；
在形成有所述载流子调控层的衬底基板上形成绝缘层；
在形成有所述绝缘层的衬底基板上形成所述有源层的图形；
在形成有所述有源层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层的衬底基板上形成栅电极的图形；
在形成有所述栅电极的衬底基板上形成分别与所述有源层电连接的源电极和漏电极的图形。
8.如权利要求7所述的制备方法，其特征在于，所述薄膜晶体管具体包括：栅电极、栅绝缘层、所述有源层、分别与所述有源层电连接的源电极和漏电极；其中，所述栅电极位于所述衬底基板与所述有源层之间，所述载流子调控层位于所述绝缘层远离所述衬底基板一侧，具体包括：
在所述衬底基板上形成所述栅电极的图形；
在形成有栅电极的衬底基板上形成栅绝缘层；
在形成有栅绝缘层的衬底基板上形成有源层的图形；
在形成有所述有源层的衬底基板上形成绝缘层；
采用一次构图工艺与一次掺杂工艺在形成有所述绝缘层的衬底基板上形成所述载流子调控层的图形；
在形成有所述载流子调控层的衬底基板上形成分别与所述有源层电连接的源电极和漏电极的图形。
9.如权利要求6所述的制备方法，其特征在于，所述采用一次构图工艺与一次掺杂工艺形成所述载流子调控层，具体包括：
采用一次构图工艺与一次掺杂工艺形成P型非晶硅或N型非晶硅的载流子调控层。
10.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
CN201810004382.3A 2018-01-03 2018-01-03 一种阵列基板、其制备方法及显示装置 Active CN108281488B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810004382.3A CN108281488B (zh) 2018-01-03 2018-01-03 一种阵列基板、其制备方法及显示装置
US16/043,278 US20190206905A1 (en) 2018-01-03 2018-07-24 Thin film transistor, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810004382.3A CN108281488B (zh) 2018-01-03 2018-01-03 一种阵列基板、其制备方法及显示装置

Publications (2)

Publication Number Publication Date
CN108281488A true CN108281488A (zh) 2018-07-13
CN108281488B CN108281488B (zh) 2021-07-27

Family

ID=62803059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810004382.3A Active CN108281488B (zh) 2018-01-03 2018-01-03 一种阵列基板、其制备方法及显示装置

Country Status (2)

Country Link
US (1) US20190206905A1 (zh)
CN (1) CN108281488B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034178A (zh) * 2019-04-19 2019-07-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112735272A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN113540123A (zh) * 2021-06-30 2021-10-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN118695683A (zh) * 2024-08-27 2024-09-24 武汉华星光电技术有限公司 阵列基板以及显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11710775B2 (en) * 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric field effect transistor
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155275A (ja) * 1988-12-07 1990-06-14 Fuji Xerox Co Ltd 逆スタガード型薄膜トランジスタの製造方法
JP2007081327A (ja) * 2005-09-16 2007-03-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101527318A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 晶体管及其制造方法
US20120007158A1 (en) * 2010-07-12 2012-01-12 Electronics And Telecommunications Research Institute Non-volatile memory transistor having double gate structure
US20120139044A1 (en) * 2010-12-03 2012-06-07 Institute of Microelectronics, Chinese Academy of Sciences Mosfet and method for manufacturing the same
CN103199116A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN104143562A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 有机发光二极管显示器
CN107104151A (zh) * 2017-05-10 2017-08-29 陕西师范大学 一种双栅电极金属氧化物薄膜晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120039946A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155275A (ja) * 1988-12-07 1990-06-14 Fuji Xerox Co Ltd 逆スタガード型薄膜トランジスタの製造方法
JP2007081327A (ja) * 2005-09-16 2007-03-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN101527318A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 晶体管及其制造方法
US20120007158A1 (en) * 2010-07-12 2012-01-12 Electronics And Telecommunications Research Institute Non-volatile memory transistor having double gate structure
US20120139044A1 (en) * 2010-12-03 2012-06-07 Institute of Microelectronics, Chinese Academy of Sciences Mosfet and method for manufacturing the same
CN103199116A (zh) * 2013-03-29 2013-07-10 京东方科技集团股份有限公司 悬浮栅晶体管及其制作方法、应用方法、显示器驱动电路
CN104143562A (zh) * 2013-05-09 2014-11-12 三星显示有限公司 有机发光二极管显示器
CN107104151A (zh) * 2017-05-10 2017-08-29 陕西师范大学 一种双栅电极金属氧化物薄膜晶体管及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034178A (zh) * 2019-04-19 2019-07-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110034178B (zh) * 2019-04-19 2022-12-06 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN112735272A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置
CN112735272B (zh) * 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置
WO2022141725A1 (zh) * 2020-12-30 2022-07-07 武汉华星光电技术有限公司 显示面板及显示装置
US11747691B2 (en) 2020-12-30 2023-09-05 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and display device
CN113540123A (zh) * 2021-06-30 2021-10-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN118695683A (zh) * 2024-08-27 2024-09-24 武汉华星光电技术有限公司 阵列基板以及显示面板

Also Published As

Publication number Publication date
CN108281488B (zh) 2021-07-27
US20190206905A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
CN108281488A (zh) 一种阵列基板、其制备方法及显示装置
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN104380473B (zh) 半导体装置
CN104508549B (zh) 半导体装置
CN105960712A (zh) 半导体装置
CN104638017B (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
US10622483B2 (en) Thin film transistor, array substrate and display device
CN108695394A (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN105762196B (zh) 一种薄膜晶体管、其制作方法及相应装置
KR20210118235A (ko) 반도체 장치, 및 반도체 장치의 제작 방법
DE102013226794A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
WO2017128557A1 (zh) 阵列基板及液晶显示装置
US20210083071A1 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
CN109192736A (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN106024639A (zh) 基于金属诱导结晶工艺的ltps tft的制作方法
CN104094409A (zh) 半导体装置及其制造方法
CN108258021B (zh) 薄膜晶体管、其制备方法、阵列基板及显示装置
CN106462015A (zh) 液晶显示装置及其制造方法
CN105261636B (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN109937379A (zh) 液晶显示装置
CN107154346A (zh) 一种膜层的掺杂方法、薄膜晶体管及其制作方法
CN207781617U (zh) 薄膜晶体管、阵列基板、显示面板及显示装置
CN110137086A (zh) Tft基板的制作方法及tft基板
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板
CN106847828A (zh) 低温多晶硅阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant