CN108268413A - 扩展pcie接口数量的系统、方法、服务器及整机系统 - Google Patents

扩展pcie接口数量的系统、方法、服务器及整机系统 Download PDF

Info

Publication number
CN108268413A
CN108268413A CN201810166282.0A CN201810166282A CN108268413A CN 108268413 A CN108268413 A CN 108268413A CN 201810166282 A CN201810166282 A CN 201810166282A CN 108268413 A CN108268413 A CN 108268413A
Authority
CN
China
Prior art keywords
pcie
interface
quantities
expanding element
pcie interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810166282.0A
Other languages
English (en)
Inventor
王晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810166282.0A priority Critical patent/CN108268413A/zh
Publication of CN108268413A publication Critical patent/CN108268413A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer And Data Communications (AREA)

Abstract

本发明公开了一种扩展PCIE接口数量的系统，包括：N个设于服务器上的扩展单元，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，扩展单元的物理接口兼容互联通信接口PCIE协议及QPI协议；分配模块，用于为每个物理接口分配相同的寄存器地址；存储模块，用于将寄存器地址存储至预设位置。本发明在尽量保持整机系统性能的前提下，通过扩展单元来提高服务器可用的PCIE接口数量，从而达到扩展整机系统PCIE接口数量的目的。本发明还公开了一种扩展PCIE接口数量的方法、服务器及整机系统，具有上述有益效果。

Description

扩展PCIE接口数量的系统、方法、服务器及整机系统
技术领域
本发明涉及计算机领域，特别是涉及一种扩展PCIE接口数量的系统、方法、服务器及整机系统。
背景技术
随着互联网时代对数据的处理需求不断增加，以及应用场景的复杂化，用户对服务器的PCIE接口数量的要求也越来越高。一般的，服务器的PCIE接口数量是由CPU可支持的PCIE接口数量确定的，因此，现有技术是在CPU已有的PCIE接口上外接PCIE SWITCH芯片来扩展服务器的PCIE接口数量，但是受CPU上已有的PCIE接口数量和总线宽度的限制，通过外接PCIE SWITCH芯片对PCIE接口进行扩展会严重降低整机系统性能、增大数据传输延迟。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种扩展PCIE接口数量的系统，在尽量保持整机系统性能的前提下，通过扩展单元来提高服务器可用的PCIE接口数量，从而达到扩展整机系统PCIE接口数量的目的；本发明的另一目的是提供一种扩展PCIE接口数量的方法、服务器及整机系统。
为解决上述技术问题，本发明提供了一种扩展PCIE接口数量的系统，包括：
N个设于服务器上的扩展单元，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，所述扩展单元的物理接口兼容互联通信接口PCIE协议及所述QPI协议；
分配模块，用于为每个所述物理接口分配相同的寄存器地址；
存储模块，用于将所述寄存器地址存储至预设位置。
优选的，所述设备为CPU。
优选的，所述分配模块具体用于：
通过CPU为每个所述物理接口分配相同的寄存器地址。
优选的，N为2。
优选的，所述扩展单元为芯片。
为解决上述技术问题，本发明还提供了一种扩展PCIE接口数量的方法，包括：
为扩展单元的每个物理接口分配相同的寄存器地址，其中，每个所述物理接口均兼容互联通信接口PCIE协议及快速通道互联QPI协议，以便所述扩展单元和支持所述QPI协议的设备进行数据传输；
将所述寄存器地址存储至预设位置。
优选的，所述为扩展单元的每个物理接口分配相同的寄存器地址的过程具体为：
通过CPU为每个所述物理接口分配相同的寄存器地址。
优选的，所述扩展单元为芯片。
为解决上述技术问题，本发明还提供了一种服务器，包括如上述任意一项所述的扩展PCIE接口数量的系统。
为解决上述技术问题，本发明还提供了一种整机系统，包括如上述的服务器。
本发明提供了一种扩展PCIE接口数量的系统，包括：N个设于服务器上的扩展单元，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，扩展单元的物理接口兼容互联通信接口PCIE协议及QPI协议；分配模块，用于为每个物理接口分配相同的寄存器地址；存储模块，用于将寄存器地址存储至预设位置。
可见，在实际应用中，本发明所提供的扩展单元的物理接口上兼容QPI协议和PCIE协议，以便扩展单元和整机系统中的其它设备通过QPI协议进行数据传输，也就是说通过扩展单元可以将其他互联接口转化为可用的PCIE接口，从而达到扩展整机系统中PCIE接口数量的目的。由于为每个物理接口分配的寄存器地址均相同，并将其存储到了整机系统中的预设位置，保障了整机系统的内存一致性，在尽量保持整机系统性能的前提下，增加了整机系统上可用的PCIE接口数量。
本发明还提供了一种扩展PCIE接口数量的方法、服务器及整机系统，具有和上述扩展PCIE接口数量的系统相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的一种扩展PCIE接口数量的系统的结构示意图；
图2为本发明所提供的一种扩展PCIE接口数量的系统的一种实施例的结构示意图；
图3为本发明所提供的一种扩展PCIE接口数量的方法的步骤流程图。
具体实施方式
本发明的核心是提供一种扩展PCIE接口数量的系统，在尽量保持整机系统性能的前提下，通过扩展单元来提高服务器可用的PCIE接口数量，从而达到扩展整机系统PCIE接口数量的目的；本发明的另一目的是提供一种扩展PCIE接口数量的方法、服务器及整机系统。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参照图1，图1为本发明所提供的一种扩展PCIE接口数量的系统的结构示意图，包括：
N个设于服务器上的扩展单元1，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，扩展单元1的物理接口兼容互联通信接口PCIE协议及QPI协议；
具体的，QPI协议是一种基于包传输的串行式高速点对点连接协议，采用差分信号与专门的时钟进行传输，可以在一定程度上提升更高的访问带宽，从而提高整机系统性能。可以理解的是，在实际应用中，考虑到CPU上除了包括PCIE接口还包括其他互联接口，如QPI(Quick Path Interface，快速通道互联)接口等，而在一般情况下，PCIE接口是不能和QPI接口连接的，这样就限制了服务器可用的PCIE接口数量，从而限制了整机系统中可用的PCIE接口数量。因此，本发明提供了一种包括N个扩展单元1的扩展PCIE接口数量的系统，其中，扩展单元1的物理接口上兼容PCIE协议和QPI协议，保证了该扩展单元1的物理接口具有和CPU上提供的PCIE接口相同的功能，同时该扩展单元1和整机系统中支持QPI协议的设备之间的数据可以通过QPI协议进行高速传输，可以理解的是，该扩展单元1能够正确地解析QPI报文，和支持QPI协议的设备进行数据交换，也就是说通过该扩展单元1，PCIE接口除了可以跟PCIE接口连接，还可以跟QPI接口连接，从而达到扩展整机系统中PCIE接口数量的目的，提高了整机系统的兼容性。
作为一种优选的实施例，设备为CPU。
可以理解的是，假设支持QPI协议的设备为CPU，且该CPU上包括4个PCIE接口以及2个QPI接口，在现有技术中，PCIE接口是不能和QPI接口连接的，因此CPU上可用的PCIE接口数量为4个，采用本发明所提供的扩展单元1，由于该扩展单元1的物理接口上兼容了PCIE协议以及QPI协议，保证了该扩展单元1和CPU之间可以通过QPI协议进行数据交互，也就是说本发明可以将CPU上的QPI接口转化为PCIE接口，使CPU上可用的PCIE接口数量提高到6个，本发明通过提高CPU上可用的PCIE接口数量，来达到扩展整机系统PCIE接口数量的目的。
分配模块2，用于为每个物理接口分配相同的寄存器地址；
存储模块3，用于将寄存器地址存储至预设位置。
具体的，本发明根据寄存器的配置为扩展单元1的每个物理接口分配了统一的寄存器地址，并将该寄存器地址纳入到统一的预设位置，这里的预设位置可以是指整机系统中的某一系统空间，以便每个物理接口的寄存器地址可以被整机系统识别，使整机系统中的每台CPU都可以对该物理接口进行读写访问，可以理解的是，本发明所提供的扩展单元1具有维护内存一致性的能力，保障了整机系统的内存一致性。
综上所述，本发明所提供的扩展PCIE接口数量的系统是通过独立于CPU之外的扩展单元1来增加服务器可用的PCIE接口数量的，在尽量保持整机系统性能的前提下，提高了整机系统上可用的PCIE接口数量。
其中，扩展单元1可以为芯片也可以为板卡，本发明在此不做限定。
本发明提供了一种扩展PCIE接口数量的系统，包括：N个设于服务器上的扩展单元，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，扩展单元的物理接口兼容互联通信接口PCIE协议及QPI协议；分配模块，用于为每个物理接口分配相同的寄存器地址；存储模块，用于将寄存器地址存储至预设位置。
可见，在实际应用中，本发明所提供的扩展单元的物理接口上兼容QPI协议和PCIE协议，以便扩展单元和整机系统中的其它支持QPI协议的设备通过QPI协议进行数据传输，也就是说通过扩展单元可以将其他互联接口转化为可用的PCIE接口，从而达到扩展整机系统中PCIE接口数量的目的。由于为每个物理接口分配的寄存器地址均相同，并将其存储到了整机系统中的预设位置，保障了整机系统的内存一致性，在尽量保持整机系统性能的前提下，增加了整机系统上可用的PCIE接口数量。
在上述实施例的基础上：
作为一种优选的实施例，分配模块2具体用于：
通过CPU为每个物理接口分配相同的寄存器地址。
具体的，本发明在具体实现时可以通过CPU上的软件为每个物理接口分配相同的寄存器地址。
当然，除了可以通过CPU还可以通过其他方式来分配，本发明在此不做限定。
作为一种优选的实施例，N为2。
具体的，参照图2所示，在该整机系统中包括4台CPU和2个扩展单元1，其中，CPU和CPU之间，以及CPU和扩展单元1之间均通过QPI协议进行传输，在增加了整机系统中可用的PCIE接口数量的前提下，节约了成本。
请参照图3，图3为本发明所提供的一种扩展PCIE接口数量的方法的步骤流程图，包括：
步骤1：为扩展单元的每个物理接口分配相同的寄存器地址，其中，每个物理接口均兼容互联通信接口PCIE协议及快速通道互联QPI协议，以便扩展单元和支持QPI协议的设备进行数据传输；
步骤2：将寄存器地址存储至预设位置。
作为一种优选的实施例，为扩展单元的每个物理接口分配相同的寄存器地址的过程具体为：
通过CPU为每个物理接口分配相同的寄存器地址。
作为一种优选的实施例，扩展单元为芯片。
相应的，本发明还提供了一种服务器，包括如上述任意一项的扩展PCIE接口数量的系统。
相应的，本发明还提供了一种整机系统，包括如上述的服务器。
对于本发明所提供的一种扩展PCIE接口数量的方法、服务器及整机系统的介绍，请参照上述实施例，本发明在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种扩展PCIE接口数量的系统，其特征在于，包括：
N个设于服务器上的扩展单元，用于和支持快速通道互联QPI协议的设备进行数据传输，其中，所述扩展单元的物理接口兼容互联通信接口PCIE协议及所述QPI协议；
分配模块，用于为每个所述物理接口分配相同的寄存器地址；
存储模块，用于将所述寄存器地址存储至预设位置。
2.根据权利要求1所述的扩展PCIE接口数量的系统，其特征在于，所述设备为CPU。
3.根据权利要求1所述的扩展PCIE接口数量的系统，其特征在于，所述分配模块具体用于：
通过CPU为每个所述物理接口分配相同的寄存器地址。
4.根据权利要求1所述的扩展PCIE接口数量的系统，其特征在于，N为2。
5.根据权利要求1-4任意一项所述的扩展PCIE接口数量的系统，其特征在于，所述扩展单元为芯片。
6.一种扩展PCIE接口数量的方法，其特征在于，包括：
为扩展单元的每个物理接口分配相同的寄存器地址，其中，每个所述物理接口均兼容互联通信接口PCIE协议及快速通道互联QPI协议，以便所述扩展单元和支持所述QPI协议的设备进行数据传输；
将所述寄存器地址存储至预设位置。
7.根据权利要求6所述的扩展PCIE接口数量的方法，其特征在于，所述为扩展单元的每个物理接口分配相同的寄存器地址的过程具体为：
通过CPU为每个所述物理接口分配相同的寄存器地址。
8.根据权利要求6所述的扩展PCIE接口数量的方法，其特征在于，所述扩展单元为芯片。
9.一种服务器，其特征在于，包括如权利要求1-5任意一项所述的扩展PCIE接口数量的系统。
10.一种整机系统，其特征在于，包括如权利要求9所述的服务器。
CN201810166282.0A 2018-02-28 2018-02-28 扩展pcie接口数量的系统、方法、服务器及整机系统 Pending CN108268413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810166282.0A CN108268413A (zh) 2018-02-28 2018-02-28 扩展pcie接口数量的系统、方法、服务器及整机系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810166282.0A CN108268413A (zh) 2018-02-28 2018-02-28 扩展pcie接口数量的系统、方法、服务器及整机系统

Publications (1)

Publication Number Publication Date
CN108268413A true CN108268413A (zh) 2018-07-10

Family

ID=62774548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810166282.0A Pending CN108268413A (zh) 2018-02-28 2018-02-28 扩展pcie接口数量的系统、方法、服务器及整机系统

Country Status (1)

Country Link
CN (1) CN108268413A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966624A (zh) * 2020-07-16 2020-11-20 芯发威达电子(上海)有限公司 一种PCIe扩展方法、系统及其存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1149736A (zh) * 1995-06-05 1997-05-14 北京航空航天大学 一种分布式存储器共享管理方法
CN101140556A (zh) * 2007-09-11 2008-03-12 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN102306135A (zh) * 2011-06-02 2012-01-04 中国兵器工业集团第二一四研究所苏州研发中心 片上系统的ip模块与片上总线的通讯方法
CN103119908A (zh) * 2010-09-24 2013-05-22 英特尔公司 在PCIe接口上实现快速通路互连协议
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN104142905A (zh) * 2014-07-31 2014-11-12 深圳市共进电子股份有限公司 一种扩展集成电路总线iic的方法及设备
CN204808315U (zh) * 2015-07-23 2015-11-25 绵阳灵通电讯设备有限公司 一种基于spi串行外设接口协议实现板间通信的系统
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1149736A (zh) * 1995-06-05 1997-05-14 北京航空航天大学 一种分布式存储器共享管理方法
CN101140556A (zh) * 2007-09-11 2008-03-12 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN103119908A (zh) * 2010-09-24 2013-05-22 英特尔公司 在PCIe接口上实现快速通路互连协议
CN102306135A (zh) * 2011-06-02 2012-01-04 中国兵器工业集团第二一四研究所苏州研发中心 片上系统的ip模块与片上总线的通讯方法
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN104142905A (zh) * 2014-07-31 2014-11-12 深圳市共进电子股份有限公司 一种扩展集成电路总线iic的方法及设备
CN204808315U (zh) * 2015-07-23 2015-11-25 绵阳灵通电讯设备有限公司 一种基于spi串行外设接口协议实现板间通信的系统
CN105302484A (zh) * 2015-10-19 2016-02-03 上海斐讯数据通信技术有限公司 批量读取以太网卡光模块中数字诊断信息的装置及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111966624A (zh) * 2020-07-16 2020-11-20 芯发威达电子(上海)有限公司 一种PCIe扩展方法、系统及其存储介质
CN111966624B (zh) * 2020-07-16 2022-02-15 芯发威达电子(上海)有限公司 一种PCIe扩展方法、系统及其存储介质

Similar Documents

Publication Publication Date Title
US12099458B2 (en) Pooled memory address translation
US11755486B2 (en) Shared buffered memory routing
CN113852656B (zh) 一种数据传输方法、处理器系统及内存访问系统
RU2559727C2 (ru) Способ и устройство для обеспечения потоков на основе идентификатора через шину pci express
CN1323362C (zh) 网络设备及其外围器件互连资源的分配方法
CN103092798B (zh) 片上系统及总线下的访问设备的方法
CN103929415A (zh) Rdma下数据读写的方法、装置和网络系统
CN110941582B (zh) 一种bmc芯片的usb总线结构及其通信方法
CN103077147B (zh) 一种基于链表的全功能1553b总线ip核
CN103036817A (zh) 一种服务器单板、服务器单板实现方法及主处理器
CN103003808A (zh) 用于访问PCI Express 兼容设备的资源的系统和方法
CN104461979A (zh) 基于环形总线的多核片上通信网络实现方法
CN103077148A (zh) 一种基于pcie的主机通讯方法和主机
CN115396527B (zh) 一种基于fpga的pcie和srio协议转换系统及方法
CN103067500B (zh) 基于云终端的网页浏览方法
CN108268413A (zh) 扩展pcie接口数量的系统、方法、服务器及整机系统
KR20060130664A (ko) Ｐｃｉ 익스프레스 장치, ｐｃｉ 익스프레스 시스템 및정보 통신 방법
WO2005026970A2 (en) Multi-port device configuration
CN102938711A (zh) 网口信息配置方法及网络设备
KR20050080704A (ko) 프로세서간 데이터 전송 장치 및 방법
CN106909526A (zh) 一种系统内存的扩容方法及装置
WO2012058875A1 (zh) 一种串行通信的方法和系统
CN205193686U (zh) 计算设备
US20180181529A1 (en) Ring network system using peripheral component interconnect express and setting method thereof
CN204362316U (zh) 车载wifi服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180710

RJ01 Rejection of invention patent application after publication