CN106909526A - 一种系统内存的扩容方法及装置 - Google Patents

一种系统内存的扩容方法及装置 Download PDF

Info

Publication number
CN106909526A
CN106909526A CN201710088010.9A CN201710088010A CN106909526A CN 106909526 A CN106909526 A CN 106909526A CN 201710088010 A CN201710088010 A CN 201710088010A CN 106909526 A CN106909526 A CN 106909526A
Authority
CN
China
Prior art keywords
qpi
dilatation unit
system memory
dilatation
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710088010.9A
Other languages
English (en)
Inventor
王棚辉
乔英良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710088010.9A priority Critical patent/CN106909526A/zh
Publication of CN106909526A publication Critical patent/CN106909526A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及系统内存提升领域，公开了一种系统内存的扩容方法，包括以下步骤：将数据通过QPI协议传输至扩容单元；扩容单元接收、解析QPI报文，并为其配置系统地址；CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。还公开了一种系统内存的扩容装置，包括：传输模块，用于将数据通过QPI协议传输至扩容单元；接收模块，用于扩容单元接收、解析QPI报文，并为其配置系统地址；读写模块，用于CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。本发明通过扩容单元物理接口上的QPI协议，实现扩容单元与CPU之间的高速传输，维护了系统内存的一致性，达到了系统内存扩容的目的。

Description

一种系统内存的扩容方法及装置
技术领域
本发明涉及系统内存提升领域，尤其涉及一种系统内存的扩容方法及装置。
背景技术
服务器的内存容量，常规上是跟CPU的数量以及与单条内存容量有关，内存容量大可以加速数据的读写速度，不需要从硬盘进行数据交换，可以很大程度上提升整机性能，实时性要求高的应用场景对内存容量要求更高，随着互联网时代对数据的处理需求的不断增加，以及复杂应用场景的不断出现，对服务器内存容量的要求也是越来越高，由于CPU数量和单条内存容量都有技术限制，整机系统内存容量也因此受到限制。针对这种情况，目前通用的方法，是通过增加CPU的数量来提升系统的整体内存容量。但CPU的数量在紧耦合的机器中由于各种技术限制，无法进行CPU大量累加。就会存在因内存不足而引起的性能变慢的情况出现。
随着日常生活中的计算场景越来越多，越来越复杂，对服务器的内存容量要求也越来越高，为提高服务器的容量，提高单个CPU节点的容量已经无法满足人们对服务器容量的要求，需要靠提高服务器中CPU的数量来提高容量，但是基于目前技术的限制，CPU数量在紧耦合的系统里扩充很有限。因此，如何有效地扩大系统的内存容量是目前亟待解决的技术问题。
发明内容
本发明针对目前需求以及现有技术发展的不足之处，提供一种系统内存的扩容方法及装置，通过扩容单元物理接口上兼容QPI协议，能够正确的解析QPI 报文，可以跟CPU之间进行数据互换。CPU根据寄存器的配置，对扩容的内存分配统一的地址，该地址会纳入到统一的系统空间中，整个系统CPU都可以对它进行读写访问。扩容单元具有内存的正常读写功能，维护内存的一致性，同时达到了扩大系统内存容量的目的。
为了便于理解，对本发明中出现的部分名词作以下解释说明：
QPI：快速通道互联，英文全称为：Quick Path Interconnect，又名CSI，Common SystemInterface，公共系统接口，是一种可以实现芯片间直接互联的架构。
为了实现上述目的，本发明采用以下的技术方案：
本发明提供了一种系统内存的扩容方法，包括以下步骤：
将数据通过QPI协议传输至扩容单元；
扩容单元接收、解析QPI报文，并为其配置系统地址；
CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
优选地，在将数据通过QPI协议传输至扩容单元之前，包括：CPU向所配置的系统地址中写入数据。
优选地，将数据通过QPI协议传输至扩容单元，包括：数据通过QPI协议以QPI报文的形式传输。
优选地，将数据通过QPI协议传输至扩容单元，还包括：将数据通过QPI协议以10-24GB/S的传输速率传输至扩容单元。
优选地，所述的扩容单元接收、解析QPI报文，并为其配置系统地址，包括：通过扩容单元上具有兼容QPI协议功能的物理接口接收、解析QPI报文，并对扩容单元配置系统地址。
优选地，在扩容单元接收、解析QPI报文，并为其配置系统地址之后，还包括：将配置后的系统地址归纳到统一的系统空间中。
本发明还提供了基于一种系统内存的扩容方法的一种系统内存的扩容装置，包括：
传输模块，用于将数据通过QPI协议传输至扩容单元；
接收模块，用于扩容单元接收、解析QPI报文，并为其配置系统地址；
读写模块，用于CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
优选地，还包括：
写入模块，用于CPU向所配置的系统地址中写入数据。
优选地，还包括：
归纳模块，用于将配置后的系统地址归纳到统一的系统空间中。
本发明的有益效果：
1.本发明通过引入扩容单元，分担一部分CPU的计算任务，相当于在内存容量上对CPU进行了扩充，在物理接口上用QPI协议来实现，满足了加速单元和CPU之间的高速数据传输，扩大了系统的内存容量;
2. 扩容单元具有正常读写功能，整个系统CPU都可以对它进行读写访问，这样能够缓解CPU的压力，从而提升系统的整体性能。
附图说明
图1本发明一种系统内存的扩容方法的流程示意图之一。
图2 本发明一种系统内存的扩容装置的结构示意图之一。
图3 本发明一种系统内存的扩容方法的流程示意图之二。
图4 本发明一种系统内存的扩容装置的结构示意图之二。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述：
实施例一：如图1所示，本发明的一种系统内存的扩容方法，包括以下步骤：
步骤S101：将数据通过QPI协议传输至扩容单元；
步骤S102：扩容单元接收、解析QPI报文，并为其配置系统地址；
步骤S103：CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
实施例二：如图2所示，本发明的一种系统内存的扩容装置，包括：传输模块201、接收模块202和读写模块203；传输模块201依次连接接收模块202和读写模块203；
传输模块201，用于将数据通过QPI协议传输至扩容单元；接收模块202，用于扩容单元接收、解析QPI报文，并为其配置系统地址；读写模块203，用于CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
实施例三：如图3所示，本发明的另一种系统加速方法，包括以下步骤：
步骤S301：CPU向所配置的系统地址中写入数据；
步骤S302：数据通过QPI协议以QPI报文的形式传输；
步骤S303：通过扩容单元上具有兼容QPI协议功能的物理接口接收、解析QPI报文，并对扩容单元配置系统地址；
步骤S304：将配置后的系统地址归纳到统一的系统空间中；
步骤S305：CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
作为一种可实施的方式，本实施例中步骤S302，数据通过QPI协议以QPI报文的形式传输，其传输速率达24GB/S。
实施例四：如图4所示，本发明的另一种系统加速装置，包括：写入模块401、传输模块402、接收模块403、归纳模块404和读写模块405；写入模块401依次连接传输模块402、接收模块403、归纳模块404和读写模块405；
写入模块401，用于CPU向所配置的系统地址中写入数据；传输模块402，用于数据通过QPI协议以QPI报文的形式传输；接收模块403，用于通过扩容单元上具有兼容QPI协议功能的物理接口接收、解析QPI报文，并对扩容单元配置系统地址；归纳模块404，将配置后的系统地址归纳到统一的系统空间中；读写模块405，用于CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
以上所示仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种系统内存的扩容方法，其特征在于，包括以下步骤：
将数据通过QPI协议传输至扩容单元；
扩容单元接收、解析QPI报文，并为其配置系统地址；
CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
2.根据权利要求1所述的一种系统内存的扩容方法，其特征在于，在将数据通过QPI协议传输至扩容单元之前，包括：CPU向所配置的系统地址中写入数据。
3.根据权利要求1所述的一种系统内存的扩容方法，其特征在于，将数据通过QPI协议传输至扩容单元，包括：数据通过QPI协议以QPI报文的形式传输。
4.根据权利要求1所述的一种系统内存的扩容方法，其特征在于，将数据通过QPI协议传输至扩容单元，还包括：将数据通过QPI协议以10-24GB/S的传输速率传输至扩容单元。
5.根据权利要求1所述的一种系统内存的扩容方法，其特征在于，所述的扩容单元接收、解析QPI报文，并为其配置系统地址，包括：通过扩容单元上具有兼容QPI协议功能的物理接口接收、解析QPI报文，并对扩容单元配置系统地址。
6.根据权利要求1所述的一种系统内存的扩容方法，其特征在于，在扩容单元接收、解析QPI报文，并为其配置系统地址之后，还包括：将配置后的系统地址归纳到统一的系统空间中。
7.基于权利要求1-6中任一所述的一种系统内存的扩容方法的一种系统内存的扩容装置，其特征在于，包括：
传输模块，用于将数据通过QPI协议传输至扩容单元；
接收模块，用于扩容单元接收、解析QPI报文，并为其配置系统地址；
读写模块，用于CPU根据配置的系统地址通过QPI协议对扩容单元进行读写访问。
8.根据权利要求7所述的一种系统内存的扩容装置，其特征在于，还包括：
写入模块，用于CPU向所配置的系统地址中写入数据。
9.根据权利要求7所述的一种系统内存的扩容装置，其特征在于，还包括：
归纳模块，用于将配置后的系统地址归纳到统一的系统空间中。
CN201710088010.9A 2017-02-19 2017-02-19 一种系统内存的扩容方法及装置 Pending CN106909526A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710088010.9A CN106909526A (zh) 2017-02-19 2017-02-19 一种系统内存的扩容方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710088010.9A CN106909526A (zh) 2017-02-19 2017-02-19 一种系统内存的扩容方法及装置

Publications (1)

Publication Number Publication Date
CN106909526A true CN106909526A (zh) 2017-06-30

Family

ID=59207742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710088010.9A Pending CN106909526A (zh) 2017-02-19 2017-02-19 一种系统内存的扩容方法及装置

Country Status (1)

Country Link
CN (1) CN106909526A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108182157A (zh) * 2018-01-30 2018-06-19 郑州云海信息技术有限公司 一种实现异构混合内存的方法、bmc、装置及存储介质
CN108334422A (zh) * 2018-01-30 2018-07-27 郑州云海信息技术有限公司 一种控制异构混合内存系统冷重启的方法及bmc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN103309624A (zh) * 2013-05-27 2013-09-18 山东卡尔电气股份有限公司 一种多通道并行的大容量存储系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器
CN103309624A (zh) * 2013-05-27 2013-09-18 山东卡尔电气股份有限公司 一种多通道并行的大容量存储系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108182157A (zh) * 2018-01-30 2018-06-19 郑州云海信息技术有限公司 一种实现异构混合内存的方法、bmc、装置及存储介质
CN108334422A (zh) * 2018-01-30 2018-07-27 郑州云海信息技术有限公司 一种控制异构混合内存系统冷重启的方法及bmc
CN108182157B (zh) * 2018-01-30 2021-11-19 郑州云海信息技术有限公司 一种实现异构混合内存的方法、bmc、装置及存储介质
CN108334422B (zh) * 2018-01-30 2022-02-18 郑州云海信息技术有限公司 一种控制异构混合内存系统冷重启的方法及bmc

Similar Documents

Publication Publication Date Title
US11755486B2 (en) Shared buffered memory routing
US11061850B2 (en) Multiple transaction data flow control unit for high-speed interconnect
US9736276B2 (en) Packetized interface for coupling agents
KR101686360B1 (ko) 다중슬롯 링크 계층 플릿에서의 제어 메시징
CN101901205B (zh) 在PCIExpress上启用基于ID的流的方法和装置
CN105357147B (zh) 一种高速高可靠的片上网络适配单元
CN108255776B (zh) 一种兼容apb总线的i3c主设备、主从系统及通信方法
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
CN104536940A (zh) 发送具有扩展头部的分组
WO2023103301A1 (zh) 一种分布式异构加速平台通信方法、系统、设备及介质
CN105677597A (zh) 数据写入方法及装置
US20080244136A1 (en) Integrated Circuit and Method For Transaction Abortion
CN102609741B (zh) 一种移动设备及其内、外部存储卡间数据交换的方法
CN103077132A (zh) 一种高速缓存处理方法及协议处理器高速缓存控制单元
EP3722963B1 (en) System, apparatus and method for bulk register accesses in a processor
CN102819517A (zh) Pcie接口卡
CN111858439A (zh) 用于多种通信业务的共享的资源
CN109324991A (zh) 一种pcie设备的热插拔装置、方法、介质及系统
CN106909526A (zh) 一种系统内存的扩容方法及装置
CN104102550A (zh) 一种多主机进程间通信的方法
US20120041998A1 (en) Network Interface for Accelerating XML Processing
CN104461982A (zh) 一种对1394总线事件消息定时发送的处理方法及电路
US6584536B1 (en) Bus transaction accelerator for multi-clock systems
Saadé et al. A system-level overview and comparison of three High-Speed Serial Links: USB 3.0, PCI Express 2.0 and LLI 1.0
CN109616149A (zh) 一种eMMC主机控制器、eMMC控制系统及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170630