CN108255097B - 单脉冲触发上锁/解锁逻辑保护电路及实现方法 - Google Patents
单脉冲触发上锁/解锁逻辑保护电路及实现方法 Download PDFInfo
- Publication number
- CN108255097B CN108255097B CN201711297072.7A CN201711297072A CN108255097B CN 108255097 B CN108255097 B CN 108255097B CN 201711297072 A CN201711297072 A CN 201711297072A CN 108255097 B CN108255097 B CN 108255097B
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- unlocking
- nand gate
- locking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21119—Circuit for signal adaption, voltage level shift, filter noise
Abstract
本发明涉及电子电路技术,旨在提供一种单脉冲触发上锁/解锁逻辑保护电路及实现方法。该电路包括由一个与非门构成的信号通路开关,和由四个与非门构成的上锁/解锁逻辑电路;其中,信号通路开关用于提供触发信号的输入端和触发信号的输出端,以及上锁/解锁逻辑电路提供一路上锁信号输入端和两路解锁信号输入端;所述五个与非门均具有三个引脚。本发明的电路可以长时间保持在某一状态,或者通过逻辑电平控制可以快速的在两种状态间切换,使用起来更加灵活方便。电路一旦被某一信号触发后,相同的触发信号立即失效,电路将保持在同一种状态。从而避免同一种触发信号因为抖动和干扰等原因引起误触发情况。控制逻辑电路实现简单可靠,成本廉价。
Description
技术领域
本发明属于电子电路技术,具体涉及的是一种单脉冲触发上锁/解锁逻辑保护电路及实现方法。
背景技术
医学仪器主要用于对人的疾病进行诊断和治疗,其作用对象是条件复杂的人体,所以医学仪器与其它仪器相比有其特殊性。常用的诊断及治疗的电子仪器的临床应用是从上世纪初开始,以后随着科学技术和电子工程的发展而有了很大的发展,医学界的诊断手段和水平也更加依赖于医用电子仪器。目前的医学仪器越来越智能化、精密化、自动化,且品种繁多、应用广泛。随着计算机技术飞跃式的发展,计算机技术越来越广泛地应用于现代医学仪器的设计中,可以毫不夸张地说,几乎每台现代医学仪器中都至少有一颗及以上的处理器以及专门的软件系统。充分利用现有计算机的软硬件资源,发挥软件系统在设计上的灵活性,不仅能够实现传统医学仪器的所有功能,而且也能方便地实现数据记录、存储、回溯、分析等智能化功能。
在医学仪器电路设计中,最重要的设计原则是应充分考虑设备的安全性及电路的可靠性。国家相关部门在对医学仪器审核时,也会根据如GB9706等安全标准规范进行一系列严格苛刻的电气安全检测。尽管在实际情况下很少会发生,但在对医学仪器整机作检测时仍需要在设备的电源输入端加入各种频率的大功率强干扰信号,以测试设备的可靠性。因此必须在医学仪器的电路设计中加入各种抗干扰电路,以确保设备在强干扰下的正常运行。现代医学仪器的设计中,大量地应用数字电路系统,用来实现各种复杂的逻辑控制。在数字电路中各种逻辑电路的触发方式一般分为两种:电平触发或为脉冲沿触发,但无论何种方式都容易受到干扰信号的误触发。当逻辑保护电路用作时序控制时,这类误触发是不被允许的,错误的时序控制会造成执行机构不可逆的损坏,甚至错误的输出。在医学仪器的电路设计上,这类理论上存在的发生错误的可能性,被认为是一种安全隐患,必须通过安全设计尽可能地减少消除此类安全隐患所产生的不良后果。为此需要一种上锁电路,用于在时序电路作用时暂时关闭触发信号通路,待时序作用完成后再解锁信号通路,以接收下一次的有效触发。
发明内容
本发明要解决的技术问题是,克服现有技术中的不足,提供一种单脉冲触发上锁/解锁逻辑保护电路及实现方法。
为解决技术问题,本发明的解决方案是:
提供一种单脉冲触发上锁/解锁逻辑保护电路,包括由一个与非门构成的信号通路开关,和由四个与非门构成的上锁/解锁逻辑电路;其中,信号通路开关用于提供触发信号的输入端和触发信号的输出端,以及上锁/解锁逻辑电路提供一路上锁信号输入端和两路解锁信号输入端;所述五个与非门均具有三个引脚,该保护电路的具体电路结构为:
第五与非门(U2A)构成信号通路控制电路,其三个引脚分别作为信号输入端、信号输出端和开关控制信号输入端;该开关控制信号输入端分别与第一与非门(U1A)、第四与非门(U1D)的各一个引脚相连;第一与非门(U1A)和第四与非门(U1D)还通过各自的一个引脚相互相连,第一与非门(U1A)的最后一个引脚作为上锁信号输入端;第四与非门(U1D)的最后一个引脚与第三与非门(U1C)的一个引脚相连,第三与非门(U1C)的另两个引脚同时连接至第二与非门(U1B)的一个引脚,第二与非门(U1B)的另两个引脚分别作为两个解锁信号输入端。
本发明进一步提供了利用所述单脉冲触发上锁/解锁逻辑保护电路的可编程时序控制电路,包括控制单元和可编程时序控制电路;可编程时序控制电路分别连接至保护电路中的第五与非门(U2A)的信号输出端、第一与非门(U1A)的上锁信号输入端、第二与非门(U1B)的一个解锁信号输入端;控制单元分别连接至保护电路中的第五与非门(U2A)的信号输入端和第二与非门(U1B)的另一个解锁信号输入端。
本发明还提供了用于可编程时序控制电路的单脉冲触发上锁/解锁逻辑保护的实现方法,包括:
控制单元通过编程接口直接对可编程时序控制电路进行时序设置,触发控制信号不是直接接到时序控制电路中,而是首先接到上锁/解锁逻辑保护电路的信号输入端,后者的信号输出端再接到时序控制电路的触发信号输入端;同时时序控制电路提供时序启动信号和时序结束信号,分别连到逻辑保护电路的上锁信号输入端和解锁信号输入端;另外,控制单元提供一路解锁控制信号连接到逻辑保护电路的另一路解锁信号输入端,用于实现控制解锁;
当上电复位后,若逻辑保护电路处于未知状态,控制单元通过控制解锁以确保逻辑保护电路处于解锁状态,此时信号通路打开,控制单元的触发控制信号能够触发时序电路;当时序控制电路被触发后,产生时序启动信号即上锁信号,使逻辑保护电路的信号通路被关闭,即实现控制电路的触发信号被关断,以避免时序电路在动作时被重复触发情况的发生;当时序电路完成动作后,将产生时序结束信号即解锁信号,使逻辑保护电路的信号通路被重新打开,实现自动解锁功能,此时时序控制电路允许被再次触发;当时序控制电路因故障或外部干扰未产生时序结束信号即自动解锁信号时,能通过控制单元发送控制解锁信号恢复逻辑保护电路,确保其处于解锁状态。
本发明的实现原理:
基于四个与非门电路构成上锁/解锁控制逻辑电路,通过一个与非门实现信号通路的开关控制。当电路处于解锁状态时,信号通路打开,且无论解锁控制信号如何变换,电路始终处于解锁状态。当两路解锁信号为高电平时,上锁控制信号由高电平变为低电平,电路由解锁状态变成上锁状态,信号通路关闭,且无论上锁控制信号再如何变换,电路始终处于上锁状态。
因此,本发明能够实现:
(1)通过上电复位或控制解锁功能可确保逻辑保护电路处于解锁状态,确保触发信号通路打开,使得控制单元的触发信号可以触发时序电路;
(2)利用时序电路的启动信号连接到上锁信号输入端或直接将触发信号并联到上锁信号输入端,实现一旦时序电路被触发即将触发信号断开的功能,实现避免误触发或重复触发的保护功能;
(3)提供两路解锁信号输入端,可实现自动解锁和控制解锁功能,确保逻辑保护电路受控;
与现有技术相比,本发明的有益效果在于:
1、与一般的单稳电路相比,没有了时间常数的概念。电路可以长时间保持在某一状态,或者通过逻辑电平控制可以快速的在两种状态间切换,使用起来更加灵活方便。
2、将上锁和解锁触发信号分开。电路一旦被某一信号触发后,相同的触发信号立即失效,电路将保持在同一种状态。从而避免同一种触发信号因为抖动和干扰等原因引起的重复触发等误触发情况。
3、控制逻辑电路实现简单可靠,用一片普通的四与非门集成电路即可实现,成本廉价。
附图说明
图1为本发明的功能模块结构框图。
图2为本发明实现的电路图。
图3为本发明应用实例示意图。
具体实施方式
下面通过具体实施例,对本发明的实现方式进行详细描述。
如图1、2所示,本发明中的单脉冲触发上锁/解锁逻辑保护电路,包括由一个与非门构成的信号通路开关,和由四个与非门构成的上锁/解锁逻辑电路;其中,信号通路开关用于提供触发信号的输入端和触发信号的输出端,以及上锁/解锁逻辑电路提供一路上锁信号输入端和两路解锁信号输入端;所述五个与非门均具有三个引脚,该保护电路的具体电路结构为:
第五与非门U2A构成信号通路控制电路,其三个引脚21、22、23分别作为信号输入端、信号输出端和开关控制信号输入端;其中开关控制信号输入端分别与第一与非门U1A的引脚1、第四与非门U1D的引脚11相连;第一与非门U1A通过引脚3与第四与非门U1D的引脚12相互相连,第一与非门U1A的引脚2作为上锁信号输入端;第四与非门U1D的引脚13与第三与非门U1C的引脚8相连,第三与非门U1C的引脚9、10同时连接至第二与非门U1B的引脚6,第二与非门U1B的引脚4、5分别作为两个解锁信号输入端。
如图3所示,利用单脉冲触发上锁/解锁逻辑保护电路的可编程时序控制电路,包括控制单元和可编程时序控制电路;可编程时序控制电路分别连接至保护电路中的第五与非门U2A的信号输出端、第一与非门U1A的上锁信号输入端、第二与非门U1B的一个解锁信号输入端;控制单元分别连接至保护电路中的第五与非门U2A的信号输入端和第二与非门U1B的另一个解锁信号输入端。
单脉冲触发上锁/解锁逻辑保护电路的实现原理:
第五与非门U2A构成信号通路控制电路:当在U2A的引脚22输入一个高电平时,U2A构成一个反向器,即在U2A的引脚21输入高电平时,U2A的输出(引脚23)为低电平,在U2A的引脚21输入低电平时,U2A的引脚23输出为高电平。从而实现输出电平根据输入电平变化而变化,即信号通路打开;当在U2A的引脚22输入一个低电平时,则不论U2A的引脚21输入为何种电平,引脚23均输出高电平,即信号通路关闭。
与第一与非门U1A的引脚2为上锁控制信号的输入端。第二与非门U1B的引脚4、5为两路解锁控制信号的输入端。第四与非门U1D的引脚11为上锁解锁逻辑保护电路的输出引脚。
在初始状态,上锁、解锁控制信号均输入为高电平。因此第二与非门U1B的引脚6输出为低电平,通过用第三与非门U1C构成的反向器,在U1C的引脚8输出高电平,并输出至第四与非门U1D的引脚13。此时,第一与非门U1A与第四与非门U1D构成一个正反馈自锁电路。当U1D的引脚11输出低电平时,经过U1A反向变为高电平后,反馈输入到U1D的引脚12,确保引脚11输出为低电平,此时控制逻辑电路处于上锁状态。当U1D的引脚11输出高电平时,经过U1A反向变为低电平后,反馈输入到U1D的引脚12,确保引脚11输出高电平,此时控制逻辑电路处于解锁状态。
当控制逻辑电路处于上锁状态时,U1D的引脚11输出为低电平,则U2A的引脚22为低电平,即信号通路被关闭。同时U1A的引脚1也为低电平,上锁信号输入通路被关闭,即电路一旦变成上锁状态,不论上锁控制信号如何变换,电路始终处于上锁状态。当解锁控制信号中的任意一路信号,从高电平变成低电平后,U1B的引脚6输出为高电平,经过U1C反向后,U1D的引脚13变为低电平,则U1D的引脚11输出为高电平,电路变成解锁状态。
当控制逻辑电路处于解锁状态时,如前所述,U1D的引脚12输入为低电平。此时无论U1D的引脚13为何电平,U1D的引脚11始终输出为高电平,即电路一旦处于解锁状态,无论解锁信号如何变换,电路始终处于解锁状态。当两路解锁信号同时为高电平时,若上锁信号由高电平变成低电平,则U1A的引脚3输出为高电平,则U1D的引脚12、13同时为高电平,U1D的引脚11输出低电平,电路由解锁状态变成上锁状态。
控制信号输入与电路状态的关系如表1所述:
上锁信号 | 解锁信号1 | 解锁信号2 | 逻辑控制状态 |
低电平 | 低电平 | 低电平 | 解锁 |
低电平 | 低电平 | 高电平 | 解锁 |
低电平 | 高电平 | 低电平 | 解锁 |
低电平 | 高电平 | 高电平 | 上锁 |
高电平 | 低电平 | 低电平 | 解锁 |
高电平 | 低电平 | 高电平 | 解锁 |
高电平 | 高电平 | 低电平 | 解锁 |
高电平 | 高电平 | 高电平 | 保存不变 |
表1
如图3所示,控制单元通过编程接口对可编程时序控制电路进行设置,用以确定时序控制的时间长度及可控制信号的时序关系,可见时序控制电路的时序长度是不确定的。时序电路通过输入一触发信号启动,同时可以输出时序启动指示信号,当时序控制执行完成后,输出时序停止指示信号。当时序电路被触发而启动时序控制输出时,如果该次的时序控制未完成前再一次接收到触发信号,时序电路或被重置,或输出错误的时序控制信号。而错误的输出控制会造成无法预估的后果,或损坏执行单元,或对治疗对象造成伤害。这在医学仪器电路设计中是不被允许的。因此必须加入控制电路避免误触发的产生。
由于时序控制电路的时序长度是不确定的,因此我们不能采用传统的单稳电路来解决这个问题。为此采用了单脉冲触发上锁和解锁逻辑保护电路,具体的实现方法如下:
控制单元通过编程接口直接对可编程时序控制电路进行时序设置,触发控制信号不是直接接到时序控制电路中,而是首先接到上锁/解锁逻辑保护电路的信号输入端,后者的信号输出端再接到时序控制电路的触发信号输入端;同时时序控制电路提供时序启动信号和时序结束信号,分别连到逻辑保护电路的上锁信号输入端和解锁信号输入端;另外,控制单元提供一路解锁控制信号连接到逻辑保护电路的另一路解锁信号输入端,用于实现控制解锁;
当上电复位后,若逻辑保护电路处于未知状态,控制单元通过控制解锁以确保逻辑保护电路处于解锁状态,此时信号通路打开,控制单元的触发控制信号能够触发时序电路;当时序控制电路被触发后,产生时序启动信号即上锁信号,使逻辑保护电路的信号通路被关闭,即实现控制电路的触发信号被关断,以避免时序电路在动作时被重复触发情况的发生;当时序电路完成动作后,将产生时序结束信号即解锁信号,使逻辑保护电路的信号通路被重新打开,实现自动解锁功能,此时时序控制电路允许被再次触发;当时序控制电路因故障或外部干扰未产生时序结束信号即自动解锁信号时,能通过控制单元发送控制解锁信号恢复逻辑保护电路,确保其处于解锁状态。
在本发明中,与非门的电路可以利用多种电路元器件来实现,而四与非门集成电路是实际应用中比较常见的选择。在一片四与非门集成电路里面有四个与非门,共有14个引脚;除了电源使用的2个引脚外,其余的12个引脚分别被四个与非门使用。本发明的实施例中共使用了两片四与非门电路,分别编号是U1、U2。其中U1的四个与非门都被使用,分别编号U1A、U1B、U1C、U1D;而U2只使用了其中的一个与非门,编号为U2A。
通常情况下,集成电路原理图中与非门引脚编号与选用的集成电路元器件的引脚编号是一致的,如U1A的三个引脚的编号为1、2、3,分别对应第一个四与非门集成电路U1的第1、2、3管脚。在本发明中,对五个与非门之间的连接关系进行描述时为避免表述不清楚和混淆,将U2A的三个引脚的分别编号为21、22、23(但实际对应的是第二个四与非门集成电路U2的第1、2、3管脚)。本领域技术人员完全能够理解该编号方式的调整,并能根据本发明技术原理和实际所选用的集成电路元器件再现本发明的技术方案。
最后,还需要注意的是,以上列举的仅是本发明的若干具体实施例子。显然,本发明不限于以上实施例子,还可以有许多变形。例如,本发明的应用领域不仅仅局限于医疗仪器,任何基于微处理器程序控制的电子仪器均可运用本发明。本领域的普通技术人员能从本发明公开的内容直接导出或联想到的所有变形,均应认为是本发明的保护范围。
Claims (3)
1.一种单脉冲触发上锁/解锁逻辑保护电路,其特征在于,包括由一个与非门构成的信号通路控制电路,和由四个与非门构成的上锁/解锁逻辑电路;其中,信号通路控制电路用于提供触发信号的输入端和触发信号的输出端,以及上锁/解锁逻辑电路提供一路上锁信号输入端和两路解锁信号输入端;所述构成信号通路控制电路的与非门以及构成上锁/解锁逻辑电路的四个与非门均具有三个引脚,该保护电路的具体电路结构为:
第五与非门(U2A)构成信号通路控制电路,其三个引脚分别作为信号输入端、信号输出端和开关控制信号输入端;该开关控制信号输入端分别与第一与非门(U1A)的一个输入引脚、第四与非门(U1D)的输出引脚相连;第一与非门(U1A)的输出引脚与第四与非门(U1D)的一个输入引脚相互相连,第一与非门(U1A)的最后一个引脚作为上锁信号输入端;第四与非门(U1D)的另一个输入引脚与第三与非门(U1C)的输出引脚相连,第三与非门(U1C)的两个输入引脚同时连接至第二与非门(U1B)的输出引脚,第二与非门(U1B)的另两个引脚分别作为两个解锁信号输入端。
2.利用权利要求1所述单脉冲触发上锁/解锁逻辑保护电路的可编程时序控制电路,包括控制单元和可编程时序控制电路;其特征在于,可编程时序控制电路分别连接至保护电路中的第五与非门(U2A)的信号输出端、第一与非门(U1A)的上锁信号输入端、第二与非门(U1B)的一个解锁信号输入端;控制单元分别连接至保护电路中的第五与非门(U2A)的信号输入端和第二与非门(U1B)的另一个解锁信号输入端。
3.一种基于权利要求2所述可编程时序控制电路实现单脉冲触发上锁/解锁逻辑保护的方法,其特征在于,包括:
控制单元通过编程接口直接对可编程时序控制电路进行时序设置,触发控制信号不是直接接到时序控制电路中,而是首先接到上锁/解锁逻辑保护电路的信号输入端,后者的信号输出端再接到时序控制电路的触发信号输入端;同时时序控制电路提供时序启动信号和时序结束信号,分别连到逻辑保护电路的上锁信号输入端和解锁信号输入端;另外,控制单元提供一路解锁控制信号连接到逻辑保护电路的另一路解锁信号输入端,用于实现控制解锁;
当上电复位后,若逻辑保护电路处于未知状态,控制单元通过控制解锁以确保逻辑保护电路处于解锁状态,此时信号通路打开,控制单元的触发控制信号能够触发时序电路;当时序控制电路被触发后,产生时序启动信号即上锁信号,使逻辑保护电路的信号通路被关闭,即实现控制电路的触发信号被关断,以避免时序电路在动作时被重复触发情况的发生;当时序电路完成动作后,将产生时序结束信号即解锁信号,使逻辑保护电路的信号通路被重新打开,实现自动解锁功能,此时时序控制电路允许被再次触发;当时序控制电路因故障或外部干扰未产生时序结束信号即自动解锁信号时,能通过控制单元发送控制解锁信号恢复逻辑保护电路,确保其处于解锁状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711297072.7A CN108255097B (zh) | 2017-12-08 | 2017-12-08 | 单脉冲触发上锁/解锁逻辑保护电路及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711297072.7A CN108255097B (zh) | 2017-12-08 | 2017-12-08 | 单脉冲触发上锁/解锁逻辑保护电路及实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108255097A CN108255097A (zh) | 2018-07-06 |
CN108255097B true CN108255097B (zh) | 2020-06-16 |
Family
ID=62721192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711297072.7A Active CN108255097B (zh) | 2017-12-08 | 2017-12-08 | 单脉冲触发上锁/解锁逻辑保护电路及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108255097B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111123695B (zh) * | 2019-12-10 | 2022-04-19 | 安徽合凯电气科技股份有限公司 | 一种互锁型防误动控制系统 |
CN112386814B (zh) * | 2020-11-02 | 2023-05-26 | 上海联影医疗科技股份有限公司 | 一种辐照系统 |
CN112882422A (zh) * | 2021-01-26 | 2021-06-01 | 广州巨晟微电子股份有限公司 | Mcu模式控制电路、控制方法及mcu |
CN116488626B (zh) * | 2023-04-17 | 2024-01-30 | 基康仪器股份有限公司 | 一种监测开关电路、方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581078A (en) * | 1995-05-24 | 1996-12-03 | United States Of America As Represented By The Secretary Of The Army | Ballistic optical camera trigger |
CN203675080U (zh) * | 2013-12-31 | 2014-06-25 | 深圳市易能电气技术有限公司 | 一种触发信号锁定电路 |
CN204216664U (zh) * | 2014-11-25 | 2015-03-18 | 广东易事特电源股份有限公司 | Ups静态开关驱动互锁电路 |
CN107124162A (zh) * | 2017-05-11 | 2017-09-01 | 北京航天动力研究所 | 一种rs触发互锁解锁电路 |
-
2017
- 2017-12-08 CN CN201711297072.7A patent/CN108255097B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581078A (en) * | 1995-05-24 | 1996-12-03 | United States Of America As Represented By The Secretary Of The Army | Ballistic optical camera trigger |
CN203675080U (zh) * | 2013-12-31 | 2014-06-25 | 深圳市易能电气技术有限公司 | 一种触发信号锁定电路 |
CN204216664U (zh) * | 2014-11-25 | 2015-03-18 | 广东易事特电源股份有限公司 | Ups静态开关驱动互锁电路 |
CN107124162A (zh) * | 2017-05-11 | 2017-09-01 | 北京航天动力研究所 | 一种rs触发互锁解锁电路 |
Non-Patent Citations (1)
Title |
---|
高可靠性的单板机锁死自启动复位电路;叶晓红;《电子技术应用》;19891231;第18、37页 * |
Also Published As
Publication number | Publication date |
---|---|
CN108255097A (zh) | 2018-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108255097B (zh) | 单脉冲触发上锁/解锁逻辑保护电路及实现方法 | |
CN108508352A (zh) | 一种测试码生成电路 | |
US9417282B2 (en) | Method for managing the operation of a circuit with triple modular redundancy and associated device | |
JPH02213950A (ja) | エラー・インジエクシヨン・システム | |
EP3961229B1 (en) | Electronic device and corresponding self-test method | |
US11550684B2 (en) | Testing of lockstep architecture in system-on-chips | |
JPS61100840A (ja) | 電子制御ユニツト | |
CN107703810A (zh) | 自锁电子开关 | |
US6892345B1 (en) | Integrated circuit including duplicated synchronous and asynchronous components | |
US10547311B2 (en) | Reducing glitches that occur when multiplexing of asynchronous clocks using flip-flops and logic gates | |
Matrosova et al. | A fault-tolerant sequential circuit design for SAFs and PDFs soft errors | |
US4868825A (en) | Method for simulating an open fault in a logic circuit comprising field effect transistors and simulation models for implementing the method | |
CN110532164A (zh) | 半导体设备和调试方法 | |
KR970000711B1 (ko) | 프로그램가능한 출력을 갖는 집적회로칩을 검사하는 방법 및 회로 | |
US11422187B1 (en) | Data retention during structural testing of system-on-chtps | |
CN105335177A (zh) | 嵌入式系统的测试方法、测试装置和测试系统 | |
JP7277496B2 (ja) | 自己テスト回路を備える集積回路、自己テスト回路を備える集積回路の動作方法、マルチコアプロセッサ装置およびマルチコアプロセッサ装置の動作方法 | |
Aarestad et al. | Single Event Effects Testing of the Hardened Texas Instruments MSP430FR5739 Microcontroller on with Embedded Ferroelectric Memory | |
JPS622683Y2 (zh) | ||
US9891654B2 (en) | Secure clock switch circuit | |
Cui et al. | The Design of Android Phone Remote Control Password Lock | |
SU1193679A1 (ru) | Устройство дл контрол логических блоков | |
Lee | An automatic self-checking and fault-locating method | |
RU2481619C1 (ru) | Устройство резервирования | |
SU1247898A2 (ru) | Устройство дл контрол цифровых блоков |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210118 Address after: 310000 Room 301, block B, building 1, No. 63, Jiuhuan Road, Jianggan District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou MiFu Technology Co.,Ltd. Address before: 310058 Yuhang Tang Road, Xihu District, Hangzhou, Zhejiang 866 Patentee before: ZHEJIANG University |