CN108234088B - 调制解调器芯片及调制解调器芯片的操作方法 - Google Patents
调制解调器芯片及调制解调器芯片的操作方法 Download PDFInfo
- Publication number
- CN108234088B CN108234088B CN201710823534.8A CN201710823534A CN108234088B CN 108234088 B CN108234088 B CN 108234088B CN 201710823534 A CN201710823534 A CN 201710823534A CN 108234088 B CN108234088 B CN 108234088B
- Authority
- CN
- China
- Prior art keywords
- automatic repeat
- repeat request
- hybrid automatic
- data
- external memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1835—Buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1829—Arrangements specially adapted for the receiver end
- H04L1/1848—Time-out mechanisms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1867—Arrangements specially adapted for the transmitter end
- H04L1/1874—Buffer management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/16—Threshold monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Dry Shavers And Clippers (AREA)
Abstract
本发明提供一种执行混合自动重传请求处理的调制解调器芯片及调制解调器芯片的操作方法,可降低功耗且可改善混合自动重传请求数据存取性能。一种调制解调器芯片用于接收包括多个码块单元的码字单元的数据,所述调制解调器芯片包括:混合自动重传请求控制器,用于基于码字单元的错误检测结果来控制要保存在外部存储器中的码字单元的混合自动重传请求数据;混合自动重传请求移动器,用于通过总线接口将所述码字单元的所述混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述码字单元的所述混合自动重传请求数据;以及混合自动重传请求组合器,用于将重新传输数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合。
Description
[相关申请的交叉参考]
本美国非临时专利申请基于35U.S.C.§119主张在2016年12月22日在韩国知识产权局(Korean Intellectual Property Office,KIPO)提出申请的韩国专利申请第10-2016-0176845号的优先权,所述韩国专利申请的公开内容全文并入本案供参考。
技术领域
本发明概念的各种示例性实施例涉及一种调制解调器芯片,且更具体来说,涉及一种执行混合自动重传请求(hybrid automatic repeat request,HARQ)处理的调制解调器芯片、包括所述调制解调器芯片的应用处理器、及/或所述调制解调器芯片的操作方法。
背景技术
混合自动重传请求过程(HARQ process)是能够解决与自动重传请求(ARQ)过程执行相关的上层时间延迟问题的数据传输方案,在自动重传请求过程执行中,混合自动重传请求过程执行额外的信道(channel)编码以利用错误分组,且混合自动重传请求过程用于各种移动通信标准(例如,高速分组接入(high-speed packet access,HSPA)标准、长期演变(long-term evolution,LTE)标准等标准)中。在混合自动重传请求过程中,由于会将前面接收及保存的混合自动重传请求数据与重新传输的数据进行组合,因此需要具有用于保存前面所接收的混合自动重传请求数据的存储器(例如,混合自动重传请求存储器)。
由于移动通信的数据传输速度加快,因此也需要相应地增大用于保存混合自动重传请求数据的混合自动重传请求存储器的大小。当在调制解调器芯片中,或在以管芯上芯片(on-die chip)形式包括调制解调器芯片的应用处理器中,包括混合自动重传请求存储器时,由于混合自动重传请求存储器的大小增大,调制解调器芯片及应用处理器的大小可能会增大且制造成本也可能会升高。另外,由于对混合自动重传请求存储器进行存取的次数增多,因此功耗也可能会增大。
发明内容
本发明概念的各种示例性实施例提供一种通过使用内部存储器及外部存储器来高效地保存及提取混合自动重传请求(HARQ)数据的调制解调器芯片、包括所述调制解调器芯片的应用处理器、及/或所述调制解调器芯片的操作方法。
根据本发明概念的至少一个示例性实施例的一个方面,提供一种用于接收数据的调制解调器芯片,所述调制解调器芯片包括:混合自动重传请求(HARQ)控制器,被配置成基于与混合自动重传请求数据中所包括的至少一个码字单元相关联的错误检测结果来控制要保存在外部存储器中的所述混合自动重传请求数据;混合自动重传请求移动器,被配置成通过总线接口将所述码字单元的所述混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述码字单元的所述混合自动重传请求数据;以及混合自动重传请求组合器,被配置成将重新传输数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合。
根据本发明概念的至少一个示例性实施例的另一方面,提供一种用于存取外部存储器的调制解调器芯片,所述调制解调器芯片包括:混合自动重传请求(HARQ)移动器,被配置成通过与所述外部存储器之间的总线接口将混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取混合自动重传请求数据;混合自动重传请求组合器,被配置成将重新传输的数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合;以及混合自动重传请求控制器,被配置成:当存取所述外部存储器时,判断是否出现超时;以及基于所述判断的结果来控制所述混合自动重传请求组合器的混合自动重传请求组合操作。
根据本发明概念的至少一个示例性实施例的另一方面,提供一种调制解调器芯片的操作方法,所述方法包括:接收包括至少一个码字单元的数据,所述码字单元包括多个码块单元;对所述所接收数据的所述码块单元及所述码字单元执行错误检测操作;当所述码块单元及所述码字单元中的至少一个的错误检测结果指示有故障时,将与所述码字单元的所述数据对应的混合自动重传请求数据保存在外部存储器中;以及从所述外部存储器提取所述混合自动重传请求数据,以将所述混合自动重传请求数据与重新传输的数据进行组合。
根据本发明概念的至少一个示例性实施例的另一方面,提供一种调制解调器芯片,所述调制解调器芯片包括:内部存储器,具有比外部存储器小的存储容量;以及至少一个处理器,被配置成执行计算机可读指令以:
从传输源接收混合自动重传请求(HARQ)数据的传输,所述混合自动重传请求数据具有为至少一个码字单元的长度;分析所述混合自动重传请求数据;以及基于所述分析所述混合自动重传请求数据的结果,将所述混合自动重传请求数据保存在所述内部存储器或所述外部存储器中。
附图说明
通过阅读附图中所说明的本发明概念的非限制性示例性实施例的更具体说明,本发明概念的上述及其他特征将显而易见,在附图中,所有不同图中的相同的参考符号指代相同的部件。所述图式未必按比例绘制,而重点在于说明本发明概念的原理。在附图中:
图1是根据本发明概念至少一个示例性实施例的通信系统的方块图。
图2是根据本发明概念至少一个示例性实施例的通信系统的方块图。
图3是根据本发明概念至少一个示例性实施例的调制解调器芯片的方块图。
图4及图5是根据本发明概念至少一个示例性实施例的调制解调器中所包括的混合自动重传请求处理模块的方块图。
图6及图7是根据本发明概念至少一个示例性实施例的调制解调器的操作方法的流程图。
图8A及图8B是示出根据本发明概念至少一个示例性实施例的使用码字单元的循环冗余检查检查结果进行的混合自动重传请求数据保存操作的实例的图。
图9是示出根据本发明概念至少一个示例性实施例的将码字单元的混合自动重传请求数据保存在外部存储器中的操作的实例的图。
图10A及图10B是示出根据本发明概念至少一个示例性实施例的确定超时的实例的图。
图11是根据本发明概念至少一个示例性实施例的用于基于超时的确定来执行混合自动重传请求过程的混合自动重传请求处理模块的实例的方块图。
图12至图14是根据本发明概念至少一个示例性实施例的在出现超时时的情形中,混合自动重传请求过程的各个实例的流程图。
图15是根据本发明概念至少一个示例性实施例的混合自动重传请求处理模块的方块图,用于阐述在出现超时时的情形中混合自动重传请求过程的实例。
图16是根据本发明概念至少一个示例性实施例的用于基于通信网络结构将混合自动重传请求数据保存在内部存储器或外部存储器中的混合自动重传请求处理模块的实例的方块图。
图17是示出根据本发明概念至少一个示例性实施例的其中将保存在内部存储器中的混合自动重传请求数据移动至外部存储器的实例的概念图。
图18是根据本发明概念至少一个示例性实施例的调制解调器的方块图。
图19是示出根据本发明概念至少一个示例性实施例的其中调制解调器以软件方式执行混合自动重传请求过程的实例的方块图。
图20是根据本发明概念至少一个示例性实施例的集成有调制解调器芯片功能的应用处理器的方块图。
[符号的说明]
10:通信系统
11、301、601、801:外部存储器
12:外围装置
100、200、700:调制解调器
110、310、410:混合自动重传请求组合器
120、320、420、510、610:混合自动重传请求控制器
130、360、540、830:内部存储器
210:模拟/数字转换器
220:同步检测器
230:信道估测器
240:信道均衡器
250:对数似然比解映射器
260、300A、300B、400、500、600、813:混合自动重传请求处理模块
270、814:解码器
330、430、520、620:混合自动重传请求缓冲器控制器
340、440、530、815:混合自动重传请求移动器
350、450:提取缓冲器
411:第一选择器
412:组合器
413:第二选择器
421:超时确定器
511:模式确定器
631:第一混合自动重传请求移动器
632:第二混合自动重传请求移动器
720:工作存储器
721:错误检查模块
722:超时确定模块
723:模式确定模块
724:提取/保存控制模块
800:应用处理器
810:调制解调器区块
811:中央处理器
812:信道估测器/映射器
820:中央处理器核心
840:存储器接口
ACID 0~ACID 7:信道
Buf:缓冲器控制信号
CB、CB0~CBn:码块
CB CRC:循环冗余检查码
CW CRC:循环冗余检查码
CC、CC0、CC1:分量载波
CRC_CW:循环冗余检查检查结果
Ctrl_ReTx:重新传输控制信号
Ctrl_TO:超时控制信号
CW、CW0、CW1:码字
data_ReTx:重新传输的数据
Fetch/save control:提取/保存控制信号
Info_acc:存取信息
Info_ch:信道信息
Info_com、Info_fet:信息
Info_CC:分量载波信息
Info_TO:超时信息
Info_occu:关于外部存储器占用的信息
MBS:调制解调器总线
MLBS:多层式总线
MIBS:调制解调器内部总线
IS1、IS2:内部总线
S11~S15、S21~S25、S31~S38、S41~S46、S51~S58、S61~S66:操作
SB0~SBm:小块
Set_TO:设定信息
TTI:传输时间间隔
具体实施方式
现将参照附图来更充分地阐述各种示例性实施例,在附图中示出某些示例性实施例。然而,示例性实施例可实施为许多不同的形式且不应被视为仅限于本文所述实施例;而是,提供这些示例性实施例是为了使本公开内容将透彻及完整,并将向所属领域中的普通技术人员充分传达本发明概念的示例性实施例的范围。所述图式并非按比例绘制且为清晰起见可夸大各个元件的大小及厚度。图式中相同的参考符号及/或编号表示相同的元件,且因此可不再对其说明予以赘述。
图1是根据本发明概念至少一个示例性实施例的通信系统10的方块图。
参照图1,通信系统10可为用于执行通信的各种通信装置中的一种,且可笼统地包括移动用户装置及/或静止用户装置,例如,用户设备(user equipment,UE)、移动台(mobile station,MS)、及先进移动台(advanced mobile station,AMS)等。用户装置的实例包括智能手机、平板计算机、个人计算机(personal computer,PC)、移动电话、可视电话、电子书阅读器(e-book reader)、上网本个人计算机、物联网(Internet of Things,IoT)装置、虚拟现实装置、增强现实装置(augmented reality device)、游戏机、可穿戴式装置、智能装置等。通信系统10可为用于传输数据的传输系统及/或用于接收数据的接收系统。
通信系统10可包括用于处理基带信号的调制解调器100、设置在调制解调器100外部的外部存储器11、及至少一个外围装置12。调制解调器100可为被配置成独立半导体芯片形式并安装在通信系统10中的调制解调器芯片,但并非仅限于此。通信系统10可进一步包括射频(radio-frequency,RF)芯片(图中未示出),且射频芯片可连接至天线以处理高频信号。举例来说,射频芯片可将通过天线接收的高频信号转换成低频信号,并将所转换的低频信号传输至调制解调器100。另外,射频芯片可从调制解调器100接收低频信号,将低频信号转换成高频信号,并经由天线将所转换的高频信号传输至外部。
根据至少一个示例性实施例,可提供一种集成有调制解调器100的功能的应用处理器,且所述应用处理器中可包括调制解调器100。在这种情形中,上述调制解调器芯片也可被称为应用处理器。
根据至少一个示例性实施例,图1中所说明的外部存储器11可为可由调制解调器100及外围装置12经由共用总线存取的存储器。举例来说,外部存储器11可被配置成静态随机存取存储器(static random-access memory,SRAM)、动态随机存取存储器(dynamicrandom-access memory,DRAM)、同步动态随机存取存储器(synchronous DRAM,SDRAM)、双倍数据速率(double data rate,DDR)同步动态随机存取存储器等。外围装置12可为通信系统10中所包括的用于存取外部存储器11的装置。举例来说,外围装置12可为用于处理数据的各种类型的装置中的一种,例如,互补金属氧化物半导体(complementary metal-oxide-semiconductor,CMOS)图像传感器、中央处理器(central processing unit,CPU)等。当通信系统10包括应用处理器且调制解调器100被配置成与应用处理器分开的半导体芯片时,外围装置12可为根据某些示例性实施例的应用处理器。
混合自动重传请求(HARQ)功能适用于例如以下各种移动通信标准:长期演变(LTE)标准、高速分组接入(HSPA)标准、5G标准等标准。举例来说,在包括软组合的混合自动重传请求过程中,当在前面传输的数据(例如,前面在同一通信会话中传输的数据)中出现错误时,保存前面传输的数据(例如,混合自动重传请求数据)且接着使用(例如,组合)重新传输的数据(例如,前面传输的数据)与混合自动重传请求数据来执行混合自动重传请求重新传输组合操作(也被称为重新传输组合操作或混合自动重传请求组合操作),从而产生一个组合数据。在这种情形中,组合数据可比最初传输的数据或重新传输的数据具有更高的可靠性,这是因为信息量因组合增大。一般来说,可使用循环冗余检查(CRC)码来执行错误检测操作以判断是否要重新传输所述数据。然而,本发明概念的示例性实施例并非仅限于此且可使用各种其他方案来执行错误检测。
举例来说,基于长期演变通信标准,当从基站到通信系统10的下行链路数据速率提高时,会极大地增大保存混合自动重传请求数据所需要的空间(例如,混合自动重传请求存储器)的大小。举例来说,当数据速率提高时,对多个分量载波中的每一个应用多个并行的混合自动重传请求过程,且每一条混合自动重传请求数据需要3位或4位。因此,混合自动重传请求存储器的大小可因上述因素而极大地增大。
如果在调制解调器100中包括内部存储器且使用内部存储器代替外部混合自动重传请求存储器作为混合自动重传请求存储器,则可快速地保存及提取(及/或读取)混合自动重传请求数据且可降低功耗。然而,为了容纳大的混合自动重传请求数据,会极大地增大混合自动重传请求存储器的大小及调制解调器100的实体大小,因而会增加调制解调器100的制作成本。反之,如果使用设置在调制解调器100外部的外部存储器11作为混合自动重传请求存储器,则可减小调制解调器100的大小,这是因为调制解调器100中不需要包括大的混合自动重传请求存储器,但是功耗可因存取混合自动重传请求数据而增加。另外,由于外部存储器11是经由与通信系统10中所包含的其他装置(例如,应用处理器、图像传感器、图形处理器等)共享的总线来进行存取,因此在混合自动重传请求数据保存(例如,写入)及提取(例如,读取)操作中的总线延迟时间会增加。
根据本发明概念的至少一个示例性实施例,调制解调器100可包括混合自动重传请求处理模块。当在所接收数据中出现错误时(例如,当调制解调器100在所接收数据中检测到错误时),混合自动重传请求处理模块可请求传输系统(图中未示出)来重新传输数据并执行与混合自动重传请求过程相关的各种操作。举例来说,调制解调器100可包括混合自动重传请求组合器110及混合自动重传请求控制器120作为混合自动重传请求处理模块的元件,混合自动重传请求组合器110用于将重新传输的数据与保存在调制解调器100的内部存储器及/或外部存储器11中的混合自动重传请求数据进行组合,混合自动重传请求控制器120用于控制混合自动重传请求过程的总体操作。
根据至少一个示例性实施例,混合自动重传请求控制器120可控制将混合自动重传请求数据保存在外部存储器11及/或从外部存储器11提取混合自动重传请求数据的操作。另外,调制解调器100可包括提取缓冲器(图中未示出),所述提取缓冲器被配置成例如静态随机存取存储器、动态随机存取存储器等。调制解调器100的提取缓冲器可保存(例如,暂时保存)从外部存储器11提取的用于混合自动重传请求过程的混合自动重传请求数据及/或要保存在外部存储器11中的用于混合自动重传请求过程的混合自动重传请求数据。混合自动重传请求控制器120可控制将混合自动重传请求数据保存在调制解调器100的提取缓冲器中及/或从调制解调器100的提取缓冲器读取混合自动重传请求数据的操作。根据至少一个示例性实施例,提取缓冲器可被配置成暂时保存用于混合自动重传请求过程的混合自动重传请求数据的最小大小以使提取缓冲器具有小的大小,示例性实施例并非仅限于此,且提取缓冲器可小于或大于用于混合自动重传请求过程的混合自动重传请求数据的最小大小。
根据至少一个示例性实施例,调制解调器100可包括内部存储器(图中未示出)以用于保存混合自动重传请求数据的一部分。提取缓冲器与内部存储器的不同之处可在于提取缓冲器保存(例如,暂时保存)在混合自动重传请求过程中从外部存储器11提取的混合自动重传请求数据,而内部存储器则保存与外部存储器11独立地分配至内部存储器的混合自动重传请求数据的一部分。
混合自动重传请求控制器120可控制混合自动重传请求数据保存/提取操作以使得对外部存储器11进行存取的次数减少,或者使得因共用总线的延迟时间而造成的混合自动重传请求性能劣化得到减小及/或防止。另外,混合自动重传请求控制器120可通过将混合自动重传请求数据高效地分配至外部存储器11及内部存储器来降低功耗并改善混合自动重传请求性能。
根据至少一个示例性实施例,混合自动重传请求控制器120可使用具有某一大小(例如,期望大小)的数据单元来控制混合自动重传请求过程。举例来说,具有相对大的大小的第一数据单元可包括具有相对小的大小的多个第二数据单元,或者换句话说,第二数据单元的大小小于第一数据单元的大小。调制解调器100所接收的信息可包括第二数据单元中的每一个的循环冗余检查码及第一数据单元的循环冗余检查码。
根据至少一个示例性实施例,第一数据单元可为码字单元,且第二数据单元可为码块单元。举例来说,混合自动重传请求数据可基于码字单元的数据(也被称为码字或码字数据)的错误检测结果而被保存在外部存储器11中,且混合自动重传请求控制器120可基于使用码字单元的循环冗余检查码得到的循环冗余检查检查结果CRC_CW来控制混合自动重传请求数据保存操作(例如,存储操作、写入操作等)。举例来说,混合自动重传请求控制器120可基于循环冗余检查检查结果CRC_CW而将混合自动重传请求数据以码字单元的形式保存在外部存储器11中。可将多条码字数据提供至调制解调器100,且混合自动重传请求控制器120可响应于循环冗余检查检查结果CRC_CW而将混合自动重传请求数据选择性地保存在外部存储器11中。
根据至少一个示例性实施例,混合自动重传请求控制器120可基于使用码字单元的循环冗余检查码以及码块单元的循环冗余检查码得到的循环冗余检查检查结果来控制混合自动重传请求数据保存操作。举例来说,当在任一个码块单元中出现循环冗余检查检查错误时,可将与包括码块单元的码字单元对应的混合自动重传请求数据保存在外部存储器11中。当在码字单元及码字单元中所包括的码块单元中的至少一个单元中出现循环冗余检查检查错误时,可将与包括码块单元的码字单元对应的混合自动重传请求数据保存在外部存储器11中。
根据至少一个示例性实施例,混合自动重传请求控制器120可在虑及存取外部存储器11的延迟时间的条件下控制混合自动重传请求数据保存及提取操作。举例来说,当经由共享总线存取外部存储器11(例如,从外部存储器11提取混合自动重传请求数据及/或将混合自动重传请求数据保存在外部存储器11中)的延迟时间增加时,混合自动重传请求性能可劣化且期望经由共享总线存取外部存储器11的其他装置的性能也可劣化。因此,混合自动重传请求控制器120可基于与存取外部存储器11的延迟时间相关联的超时信息Info_TO来控制存取外部存储器11的操作。举例来说,如果在存取外部存储器11时出现超时,则可释放总线占用,且因此可减轻及/或防止延迟时间增加的问题。
根据上述示例性实施例,由于大量的混合自动重传请求数据被保存在外部存储器11中,因此可减小调制解调器100的大小。另外,由于用于将混合自动重传请求数据保存在外部存储器11中的存取次数减少,因此也可降低功耗。另外,可减轻及/或防止因延迟时间增加而造成的调制解调器100及/或外围装置12的性能劣化。
图2是根据本发明概念至少一个示例性实施例的通信系统10的方块图。
参照图2,通信系统10可包括调制解调器100、设置在调制解调器100外部的外部存储器11、及至少一个外围装置12,但示例性实施例并非仅限于此。调制解调器100可包括混合自动重传请求组合器110、混合自动重传请求控制器120、及内部存储器130,内部存储器130用于保存要为混合自动重传请求功能(例如,与混合自动重传请求功能相关联地)保存的多条混合自动重传请求数据中的至少一部分。
根据上述示例性实施例,混合自动重传请求控制器120可基于码字单元的数据的循环冗余检查检查结果CRC_CW及超时信息Info_TO来控制混合自动重传请求数据保存及提取操作。另外,混合自动重传请求控制器120可进一步基于关于通信网络结构的信息来控制混合自动重传请求数据保存及提取操作。举例来说,混合自动重传请求控制器120可基于关于分量载波的数目的信息(例如,分量载波信息Info_CC)来控制混合自动重传请求数据保存及提取操作。
根据至少一个示例性实施例,调制解调器100可经由数目小于期望参考值的分量载波(component carrier,CC)来接收数据,且在这种情形中,混合自动重传请求控制器120可基于分量载波信息Info_CC将混合自动重传请求数据保存在内部存储器130中。另外,调制解调器100可经由数目等于或大于参考值的分量载波(CC)来接收数据,且在这种情形中,混合自动重传请求控制器120可基于分量载波信息Info_CC将混合自动重传请求数据保存在外部存储器11中。换句话说,混合自动重传请求控制器120可基于分量载波信息Info_CC的分析结果而将混合自动重传请求数据写入到内部存储器130或外部存储器11中。
根据以上示例性实施例,通过在调制解调器100中包括具有相对小的大小的内部存储器130、以及在要为混合自动重传请求过程保存的混合自动重传请求数据的量小的情形中使用内部存储器130,可降低功耗且可改善混合自动重传请求数据存取性能。另外,可通过在要为混合自动重传请求过程保存的混合自动重传请求数据的量大的情形中使用外部存储器11来减小调制解调器100的内部存储器130。
尽管在上述示例性实施例中,混合自动重传请求数据是基于例如循环冗余检查检查结果、超时、及分量载波数目等各种条件来保存,然而本发明概念的示例性实施例可作出各种改变。举例来说,在调制解调器100中可产生信道状态信息(图中未示出)来指示用于与传输系统进行通信的信道的特性及/或性能,且可基于所述信道状态信息来作出是将混合自动重传请求数据保存在调制解调器100内部还是保存在调制解调器100外部的决定。
以下给出根据本发明概念至少一个示例性实施例的调制解调器的操作的实例的说明。混合自动重传请求组合操作包括将前面传输的数据与重新传输的数据进行组合的操作,且在这种情形中,所述前面传输且保存的数据被称为混合自动重传请求数据。为了阐述本发明概念的各种示例性实施例,使用“最初传输(initial transmission)”及“重新传输(retransmission)”以便于解释。然而,本发明概念的示例性实施例也可等同地或相似地应用于其他传输情形,例如,前面的重新传输情形及接下来的重新传输情形等。
图3是根据本发明概念至少一个示例性实施例的调制解调器芯片的方块图。
参照图3,调制解调器200可包括模拟/数字转换器(analog-to-digitalconverter,ADC)210、同步检测器220、信道估测器230、信道均衡器240、对数似然比(log-likelihood ratio,LLR)解映射器250、混合自动重传请求处理模块260、及解码器270,但示例性实施例并非仅限于此。
模拟/数字转换器210可接收从传输系统传输的数据。举例来说,向模拟/数字转换器210提供的数据可为通过射频芯片转换成基带信号的模拟信号,且模拟/数字转换器210可将模拟信号转换成数字信号。同步检测器220可检测同步信号以使所接收信号同步,且信道估测器230可通过估测信号振幅的衰减及/或畸变、及/或信道上的相位畸变来产生信道估测信号。信道均衡器240可通过利用信道估测器230的信道估测信号对信道进行补偿来产生经信道补偿数据。对数似然比解映射器250可从信道均衡器240接收数据且将所接收数据重新映射成对数似然比软位信号(在下文中被称为对数似然比信号)。由此,混合自动重传请求数据可以对数似然比信号形式保存。
混合自动重传请求处理模块260可判断所接收数据是否是最初传输的信号(例如,新传输的信号)及/或重新传输的信号,并基于判断结果执行混合自动重传请求过程。举例来说,混合自动重传请求处理模块260可例如基于在前面数据过程中传输至传输系统的确认(ACK)信息或否认(NAK)信息来判断是否执行重新传输。当所接收的数据是重新传输的信号时,混合自动重传请求处理模块260可通过执行混合自动重传请求组合操作来产生组合数据。
混合自动重传请求处理模块260的数据及/或组合数据可被提供至解码器270。解码器270可对所接收数据的每一码块单元及每一码字单元执行循环冗余检查检查操作,并将所述循环冗余检查检查结果提供至混合自动重传请求处理模块260。根据至少一个示例性实施例,解码器270可将码字单元的循环冗余检查检查结果CRC_CW提供至混合自动重传请求处理模块260。另外,解码器270可将码字单元的循环冗余检查检查结果CRC_CW及码块单元的循环冗余检查检查结果传输至混合自动重传请求处理模块260。
调制解调器200可基于码字单元的循环冗余检查检查结果CRC_CW来将与具有循环冗余检查检查错误的码字单元对应的混合自动重传请求数据保存及/或选择性地保存在外部存储器11中。举例来说,在4G系统(例如,长期演变系统)中,考虑到混合自动重传请求的操作效率而将最初传输的错误率调整至10%至15%的水平,且使用重新传输过程的组合数据来执行组合解码,从而极大地降低错误率。也就是说,根据本发明概念的至少一个示例性实施例,可通过基于码字单元的循环冗余检查检查结果CRC_CW选择性地保存混合自动重传请求数据来减少对外部存储器11进行存取的次数。
图4及图5是根据本发明概念某些示例性实施例在调制解调器中所包括的混合自动重传请求处理模块300A及300B的方块图。图4示出其中将所有混合自动重传请求数据保存在外部存储器中的实例,且图5示出其中将混合自动重传请求数据分开地分配至及保存在外部存储器及内部存储器中的实例。
参照图4,混合自动重传请求处理模块300A可包括混合自动重传请求组合器310、混合自动重传请求控制器320、混合自动重传请求缓冲器控制器330、混合自动重传请求移动器340及提取缓冲器350,但示例性实施例并非仅限于此。图4所说明的混合自动重传请求处理模块300A的各种元件可被配置成以硬件方式执行其功能的硬件,或者被配置成由调制解调器或混合自动重传请求处理模块300A中所包括的中央处理器(及/或其他处理装置)执行的软件。另外,混合自动重传请求处理模块300A的各个元件、或混合自动重传请求处理模块300A本身可被配置成硬件与软件的组合。尽管在图4中在混合自动重传请求处理模块300A的各元件之间传输各种类型的信息,然而各种类型的信息中的至少一部分可在中央处理器执行软件时产生且被提供至所述元件。
混合自动重传请求组合器310可通过将重新传输的数据data_ReTx与混合自动重传请求数据进行组合来输出组合数据。混合自动重传请求组合器310可经由混合自动重传请求缓冲器控制器330接收混合自动重传请求数据并将通过将重新传输的数据data_ReTx与混合自动重传请求数据进行组合而获得的组合数据提供至混合自动重传请求缓冲器控制器330。
混合自动重传请求控制器320可控制混合自动重传请求处理模块300A的其他元件的总体操作。混合自动重传请求控制器320可控制将混合自动重传请求数据保存在外部存储器301中的操作及/或从外部存储器301提取混合自动重传请求数据的操作。根据至少一个示例性实施例,混合自动重传请求控制器320可接收循环冗余检查检查结果CRC_CW并基于循环冗余检查检查结果CRC_CW来控制混合自动重传请求数据保存操作。另外,混合自动重传请求控制器320可接收超时信息Info_TO并基于超时信息Info_TO来控制混合自动重传请求数据保存及提取操作。尽管图4所示示例性实施例示出其中混合自动重传请求控制器320从混合自动重传请求组合器310接收超时信息Info_TO的实例,然而本发明概念的示例性实施例并非仅限于此,且超时信息Info_TO可从其他来源(例如,混合自动重传请求缓冲器控制器330及/或混合自动重传请求移动器340等)提供。
混合自动重传请求移动器340可通过与和其他外围装置共享的总线进行接口来将混合自动重传请求数据保存在外部存储器301中及/或从外部存储器301提取混合自动重传请求数据。另外,混合自动重传请求移动器340可将指示开始及/或结束混合自动重传请求数据提取及/或保存操作的信息提供至混合自动重传请求控制器320。
混合自动重传请求缓冲器控制器330可控制混合自动重传请求数据在提取缓冲器350与外部存储器301之间的传输。提取缓冲器350可用于保存(例如,暂时保存)从外部存储器301提取的混合自动重传请求数据,直至混合自动重传请求组合操作结束。举例来说,混合自动重传请求缓冲器控制器330可将从外部存储器301提取的混合自动重传请求数据提供至提取缓冲器350。另外,可在混合自动重传请求缓冲器控制器330的控制下基于循环冗余检查检查结果将混合自动重传请求数据从提取缓冲器350移动至外部存储器301。根据至少一个示例性实施例,可直接将组合数据提供至外部存储器301及/或在将组合数据保存(例如,暂时保存)在提取缓冲器350之后将组合数据提供至外部存储器301。
混合自动重传请求控制器320可基于超时信息Info_TO来控制混合自动重传请求组合器310的混合自动重传请求组合操作。举例来说,当未从外部存储器301正常提取到混合自动重传请求数据时,混合自动重传请求控制器320可控制混合自动重传请求组合器310将重新传输的数据作为最初传输的数据进行处理。当未将混合自动重传请求组合器310的组合数据正常保存在外部存储器301中时,混合自动重传请求控制器320可控制混合自动重传请求组合器310将重新传输的数据作为最初传输的数据进行处理。
根据至少一个示例性实施例,混合自动重传请求控制器320可进一步基于信道信息Info_ch来控制混合自动重传请求数据保存操作以提高总线效率。举例来说,如果当前数据是在具有不期望状态(例如,非常差的状态、快速恶化状态等)的信道上接收的,则即使在所述数据中出现循环冗余检查检查故障(fail)时,仍可控制成不保存与所述数据对应的混合自动重传请求数据。也就是说,如果信道具有等于或小于某一期望参考值的特性值,则即使在基于在所述信道上接收的数据的混合自动重传请求数据被保存且被用于下一混合自动重传请求过程时,在混合自动重传请求性能方面仍可出现局限。考虑到这一点,可将信道信息Info_ch与某一期望参考值进行比较,且可基于比较结果来控制混合自动重传请求数据保存操作。
尽管图4未示出,然而根据至少一个示例性实施例,保存在外部存储器301及/或提取缓冲器350中的混合自动重传请求数据可在保存之前进行压缩。举例来说,从混合自动重传请求缓冲器控制器330提供的混合自动重传请求数据是压缩数据且可在被提供至混合自动重传请求组合器310之前进行解压缩。从混合自动重传请求组合器310提供的混合自动重传请求数据是未压缩数据且可在保存在外部存储器301及/或提取缓冲器350中之前被压缩。
尽管在图4中混合自动重传请求移动器340利用共享总线直接存取外部存储器301,然而本发明概念的示例性实施例并非仅限于此。举例来说,在调制解调器(或调制解调器芯片)中可包含有用于产生各种命令及地址的存储器控制器(图中未示出)以与外部存储器301(例如,动态随机存取存储器)进行接口,且混合自动重传请求移动器340可通过存储器控制器存取外部存储器301。另外,当将包括图4所示混合自动重传请求处理模块300A的调制解调器集成至应用处理器中时,用于与外部存储器301进行接口的存储器接口(图中未示出)可单独地包含于应用处理器中,且混合自动重传请求移动器340可经由存储器接口存取外部存储器301。
图5示出图4所说明的混合自动重传请求处理模块的附加示例性实施例。如图5所说明,混合自动重传请求处理模块300B可进一步包括用于保存混合自动重传请求数据的内部存储器360。在图4所示示例性实施例中,提取缓冲器350可与内部存储器360分开设置或者内部存储器360的部分区域可用作提取缓冲器350。图5示出其中提取缓冲器350对应于内部存储器360的部分区域、且从外部存储器301提取的混合自动重传请求数据可保存(及/或暂时保存)在提取缓冲器350中的至少一个示例性实施例。
用于混合自动重传请求过程的混合自动重传请求数据可被分开地分配至并保存在内部存储器360及外部存储器301中。举例来说,用于混合自动重传请求过程的多条混合自动重传请求数据的一部分可被写入内部存储器360中,且从内部存储器360读取的混合自动重传请求数据可被提供至混合自动重传请求组合器310。另外,经混合自动重传请求组合器310组合的数据也可被写入内部存储器360中及/或从内部存储器360读取。
图6及图7是根据本发明概念某些示例性实施例的调制解调器的操作方法的流程图。
参照图6,可从传输系统接收多个码字单元的数据(S11)、且每一码字单元可包括多个码块单元。可使用每一码块单元的循环冗余检查码及每一码字单元的循环冗余检查码对所接收数据执行循环冗余检查检查操作或其他错误修正操作(S12)。
可基于循环冗余检查检查结果来控制将混合自动重传请求数据保存在外部存储器中的操作。举例来说,可判断循环冗余检查检查结果是否指示有故障(S13),且如果循环冗余检查检查结果指示有故障,则可将混合自动重传请求数据保存在外部存储器中(S14)。相反,如果循环冗余检查检查结果指示成功,则可跳过将混合自动重传请求数据保存在外部存储器中的操作(S15)。如在前述示例性实施例中一样,循环冗余检查检查结果可包括码块单元的循环冗余检查检查结果及码字单元的循环冗余检查检查结果,且可判断码块单元及码字单元中的至少一个的循环冗余检查检查结果是否指示有故障。根据其他示例性实施例,可仅基于码字单元的循环冗余检查检查结果来控制混合自动重传请求数据保存操作,但并非仅限于此。
参照图7,可执行对保存在外部存储器中的混合自动重传请求数据进行存取的操作(S21)。所述存取操作可为将混合自动重传请求数据保存在外部存储器中及/或从外部存储器提取混合自动重传请求数据的操作。可判断在所述存取操作中是否出现超时(S22)。
当确定未出现超时时,可使用在外部存储器中正常存取的及/或从外部存储器中正常存取的混合自动重传请求数据执行混合自动重传请求处理(S23)。如果确定出现超时,则可释放对连接至外部存储器的共享总线的占用(S24)。可舍弃非正常存取的混合自动重传请求数据,而不将其用于下一混合自动重传请求过程,或者可使用混合自动重传请求数据的正常存取的一部分(例如,码块单元的混合自动重传请求数据)来执行混合自动重传请求过程(S25)。
以下给出根据本发明概念某些示例性实施例的混合自动重传请求过程的实例的说明。
图8A及图8B是示出根据本发明概念某些示例性实施例的使用码字单元的循环冗余检查检查结果进行的混合自动重传请求数据保存操作的实例的图。
参照图8A,如果从传输系统传输的数据是最初传输的数据,则可将所述数据保存(例如,暂时保存)在调制解调器的缓冲器中(S33)。调制解调器的缓冲器是用于在信道解码操作及/或混合自动重传请求组合操作期间保存及/或暂时保存当前传输的数据及混合自动重传请求数据的缓冲器,且根据各种示例性实施例,可对应于提取缓冲器及/或内部存储器的部分区域。反之,如果从传输系统传输的数据是重新传输的数据,则提取保存在外部存储器中的混合自动重传请求数据来用于混合自动重传请求组合操作(S31),将所提取的数据保存(例如,暂时保存)在调制解调器的缓冲器中,且将重新传输的数据与混合自动重传请求数据进行组合(S32)。可将组合数据保存在缓冲器中(S33)。
对最初传输的数据及/或组合数据执行信道解码操作(S34),且所述信道解码操作可包括对每一码块单元进行循环冗余检查检查操作及对每一码字单元进行循环冗余检查检查操作(S35)。参照图8B,一个码字包括多个码块(例如,CB0至CB2),且与码块CB0至CB2对应的循环冗余检查码CB CRC以及与码字对应的循环冗余检查码CW CRC可包含于从传输系统传输的数据中。判断循环冗余检查检查结果是否指示成功(S36)。
码字单元的混合自动重传请求数据可基于循环冗余检查检查结果而选择性地保存在外部存储器中。举例来说,当执行循环冗余检查操作的数据是重新传输的数据且前面传输的混合自动重传请求数据被保存在外部存储器中时,在确定循环冗余检查检查结果指示成功时,可释放对保存在外部存储器中的混合自动重传请求数据的保存(S38)。相反,当确定循环冗余检查检查结果指示有故障时,可将对应于最初传输的数据或组合数据的混合自动重传请求数据保存在外部存储器中(S37)。
根据以上实施例,由于同时使用码块单元的循环冗余检查码CB CRC以及码字单元的循环冗余检查码CW CRC,因此可降低对所确定循环冗余检查检查结果不准确的混合自动重传请求数据进行保存的可能性。也就是说,当仅使用码块单元的循环冗余检查码CB CRC时,尽管所接收数据对应于有故障,然而循环冗余检查检查结果可被不准确地判断为成功。然而,根据本发明概念的至少一个示例性实施例,可基于准确确定的循环冗余检查检查结果将混合自动重传请求数据保存在外部存储器中。
图9是示出根据本发明概念至少一个示例性实施例的将码字单元的混合自动重传请求数据保存在外部存储器中的操作的实例的图。
参照图9,一个码字CW可包括多个码块CB,且每一码块可包括具有某一大小(例如,所期望的小块大小或小块长度)的多个小块SB0~SBm。传输系统与接收系统之间的多个混合自动重传请求信道是基于移动通信标准来定义,且图9示出其中定义有第一信道ACID 0至第八信道ACID 7的实例,但示例性实施例并非仅限于此。传输系统可在第一信道ACID 0至第八信道ACID 7中的每一个上传输数据,且接收系统可将请求重新传输与第一信道ACID0至第八信道ACID 7中的每一个对应的数据的响应信号ACK或NAK传输至传输系统。
根据至少一个示例性实施例,用于保存混合自动重传请求数据的外部存储器可包括被分配至所述多个混合自动重传请求信道(例如,第一信道ACID 0至第八信道ACID 7)的保存空间。举例来说,与在第一信道ACID 0上接收的码字CW0及CW1对应的混合自动重传请求数据可被保存在外部存储器的区中,且相似地,在外部存储器中可分配有用于保存与第二信道ACID 1至第八信道ACID 7对应的混合自动重传请求数据的空间。
当混合自动重传请求数据在外部存储器中保存在码块单元中及/或小块单元中时,多个码字中所包括的码块CB0至CBn及/或小块SB0至SBm可保存在外部存储器中。
根据本发明概念的至少一个示例性实施例,当外部存储器被配置成与期望大小(例如,码字的最大大小)对应的单元时,可不产生及/或可减轻存储器碎片问题,且因此,外部存储器可得到高效利用。另外,由于可使用码字单元的循环冗余检查检查结果,因此可提高数据可靠性且可减少对总线进行数据存取的次数。当应用小块单元时,可极大地增加对总线进行存取的次数。另外,由于循环冗余检查信息不可用于单独的小块单元,因此可能会降低数据可靠性且可能会严重产生及/或增加存储器碎片。当应用码块单元时,多个码块单元根据移动通信规范来构成单个码字单元。举例来说,基于移动通信规范,一个码字可包括32个码块。在这种情形中,对总线进行存取的次数及存储器碎片可能会增加且循环冗余检查结果的确定可能不准确及/或不可靠,这是因为整个码字并非基于单个码块单元。
以下给出根据本发明概念某些示例性实施例的基于超时的混合自动重传请求控制操作的说明。
图10A及图10B是示出根据某些示例性实施例的确定超时的实例的图。图10A示出确定静态超时的实例,且图10B示出确定动态超时的实例。
当混合自动重传请求移动器经由共享总线存取外部存储器时,可产生总线延迟(例如,因总线存取引起的延迟)。超时的概念可用于降低及/或防止因总线延迟时间而造成的混合自动重传请求性能的劣化及/或外围装置性能的劣化。举例来说,由于混合自动重传请求数据保存及提取操作可因总线延迟而被延迟,因此超时可被确定成确保混合自动重传请求组合的正常性能,且可基于超时确定结果来控制混合自动重传请求过程。
参照图10A,混合自动重传请求数据提取/保存操作可开始(提取/保存开始),且在提取/保存操作结束(提取/保存结束)之后,混合自动重传请求组合操作可开始。为了减少及/或防止提取/保存操作结束定时因总线延迟而被长时间延迟,可设定与提取/保存操作开始之后的某一时间对应的提取分配定时,且如果提取/保存操作未在所述提取分配定时内结束,则可确定出现超时。换句话说,如果提取/保存操作未在所期望的提取分配定时周期结束之前结束,则可出现超时。
可使用各种方案来设定用于确定超时的提取分配定时。举例来说,当在由移动通信标准(例如,长期演变标准)定义的一个传输时间间隔(transmit time interval,TTI)(例如,1ms)单位中接收的数据量变化时,从外部存储器提取的混合自动重传请求数据的量可发生变化。可检测在一个传输时间间隔时间单位中传输及/或接收的数据量且可基于所检测数据量来设定提取分配定时。举例来说,可利用软件组件及硬件组件的组合、通过利用从传输系统传输的封包中所包含的信息来分析传输时间间隔单位的数据量。
参照图10B,可根据至少一个示例性实施例来动态地确定超时。举例来说,可仅在从外部存储器提取混合自动重传请求数据的操作中执行动态超时确定,但示例性实施例并非仅限于此,且也可在其他情形中确定动态超时确定。举例来说,从外部存储器提取码字单元的混合自动重传请求数据的操作可开始(提取开始),且可将所提取的混合自动重传请求数据保存在调制解调器的提取缓冲器中。在这种情形中,可通过判断一个码字中所包括的多个码块中的要用于当前混合自动重传请求组合操作的码块的混合自动重传请求数据是否被完全保存在提取缓冲器中来确定超时。
举例来说,在图10B中,当提取操作开始时,可将一个码字中所包括的码块CB0至CB4依序保存在提取缓冲器中,且在某一时间(例如,期望时间)之后可从第一码块CB0开始执行混合自动重传请求组合操作。在对第三码块CB2进行的混合自动重传请求组合操作开始时,可将第三码块CB2的混合自动重传请求数据正常地且完全地保存在提取缓冲器中。然而,在对第四码块CB3进行的混合自动重传请求组合操作开始时,可能无法完全地提取第四码块CB3的混合自动重传请求数据。在这种情形中,在对第四码块CB3进行的混合自动重传请求组合操作开始时可确定动态超时,且因此,可停止从外部存储器提取混合自动重传请求数据的操作以确保在开始对所期望码块(例如,CB3)进行混合自动重传请求处理之前所期望的码块保存在提取缓冲器中。
以下给出在混合自动重传请求数据提取及保存操作中出现超时时的情形中混合自动重传请求过程的各种实例的说明。
图11是根据至少一个示例性实施例的用于基于对超时进行的确定来执行混合自动重传请求过程的混合自动重传请求处理模块400的实例的方块图。
参照图11,混合自动重传请求处理模块400可包括混合自动重传请求组合器410、混合自动重传请求控制器420、混合自动重传请求缓冲器控制器430、及混合自动重传请求移动器440,但并非仅限于此。尽管图11中未示出,然而如在前述示例性实施例中一样,在包括混合自动重传请求处理模块400的调制解调器外部可设置有用于保存混合自动重传请求数据的外部存储器,且在所述调制解调器中可包括用于保存(例如,暂时保存)所提取的混合自动重传请求数据的提取缓冲器。
混合自动重传请求控制器420可包括超时确定器421。超时确定器421可根据至少一个示例性实施例来确定静态超时及/或动态超时。另外,超时确定器421可基于超时确定结果将用于控制混合自动重传请求过程的超时控制信号Ctrl_TO提供至混合自动重传请求组合器410。超时确定器421可基于从调制解调器及/或混合自动重传请求处理模块400中所包括的各个元件接收的信息来确定超时。
举例来说,为了确定静态超时,超时确定器421可接收被设定成某一时间值(例如,所期望时间值)的设定信息Set_TO,并基于设定信息Set_TO来确定超时(例如,超时周期)。举例来说,当混合自动重传请求移动器440开始存取操作(例如,混合自动重传请求数据提取或保存操作)时,混合自动重传请求移动器440可将指示存取操作开始的存取信息Info_acc传输至混合自动重传请求控制器420。如果在存取操作开始之后的与设定信息Set_TO对应的时间周期期间存取操作未结束,则超时确定器421可确定出现超时。
另外,混合自动重传请求控制器420可从混合自动重传请求缓冲器控制器430接收指示完全提取到码块的信息Info_fet,且从混合自动重传请求组合器410接收用于指示将用于当前混合自动重传请求组合操作的码块的信息Info_com。超时确定器421可基于信息Info_fet及信息Info_com判断是否完全提取到与将用于当前混合自动重传请求组合操作的码块对应的混合自动重传请求数据。基于判断结果,如果未完全提取到用于当前混合自动重传请求组合操作的混合自动重传请求数据,则超时确定器421可确定出现超时及/或需要超时,且因此(动态地)产生超时信号Ctrl_TO并将超时信号Ctrl_TO传输至混合自动重传请求组合器410。
图11所示各种类型的信息及控制信号仅为实例,且可根据其他示例性实施例使用各种其他方案来执行上述混合自动重传请求处理。
图12至图14是根据某些示例性实施例的在出现超时时的情形中的混合自动重传请求过程的各个实例的流程图。在图12至图14所示示例性实施例中,可使用根据以上示例性实施例的静态超时确定操作或动态超时确定操作。
图12示出根据至少一个示例性实施例的在从外部存储器提取混合自动重传请求数据时出现超时的实例。参照图12,提取保存在外部存储器中的混合自动重传请求数据(S41),并(静态地或动态地)判断在提取操作中是否出现超时(S42)。
可基于是否出现超时来对从传输系统重新传输的数据进行不同地处理。举例来说,当在混合自动重传请求数据提取操作中出现超时时,并非利用非正常提取的混合自动重传请求数据执行混合自动重传请求组合操作,而是可将重新传输的数据作为最初传输的数据进行处理(S43)。相反,当在混合自动重传请求数据提取操作中未出现超时时,则可通过利用正常提取的混合自动重传请求数据执行混合自动重传请求组合操作来产生组合数据(S44)。
此后,可对作为最初传输的数据进行处理的数据或者混合自动重传请求组合数据执行循环冗余检查操作(S45)。举例来说,根据至少一个示例性实施例,可利用码字单元的循环冗余检查信息执行循环冗余检查操作,但示例性实施例并非仅限于此。可基于循环冗余检查检查结果来保存(及/或选择性地保存)混合自动重传请求数据(S46)。根据至少一个示例性实施例,可将与码字对应的且循环冗余检查检查结果指示有故障的混合自动重传请求数据保存在外部存储器中。
图13示出根据至少一个示例性实施例的在出现超时时的情形中的混合自动重传请求过程的另一实例。参照图13,提取保存在外部存储器中的码字单元的混合自动重传请求数据(S51)、并判断在提取操作中是否出现超时(S52)。码字单元的混合自动重传请求数据可包括多个码块单元的混合自动重传请求数据,且可判断在依序提取码块单元的混合自动重传请求数据时是否出现超时。
举例来说,如果在混合自动重传请求数据提取操作期间未出现超时,则可通过使用正常提取的混合自动重传请求数据执行混合自动重传请求组合操作来产生组合数据(S53)。反之,如果在混合自动重传请求数据提取操作期间出现超时,则可判断在每一码块单元中是否存在正常提取的混合自动重传请求数据(S54)。
基于判断结果,如果未正常提取到与重新传输的码块单元的数据对应的混合自动重传请求数据(例如,在混合自动重传请求数据提取期间出现错误),则可将重新传输的码块单元的数据作为最初传输的数据进行处理(S55)。反之,如果正常提取到与重新传输的码块单元的数据对应的混合自动重传请求数据,则可通过将重新传输的码块单元的数据与混合自动重传请求数据进行组合来产生组合数据(S56)。
如上所述,可对正常提取的码块执行(及/或选择性地执行)混合自动重传请求组合操作,且因此可对通过对所有码块执行混合自动重传请求组合获得的数据或者通过对某些码块执行混合自动重传请求组合获得的数据执行循环冗余检查检查操作(S57)。可基于循环冗余检查检查结果将混合自动重传请求数据选择性地保存在外部存储器中(S58)。
图14示出根据至少一个示例性实施例的在将组合数据保存在外部存储器中时出现超时的情形中的混合自动重传请求过程的实例。
参照图14,对最初传输的数据或使用上述混合自动重传请求组合操作进行组合的数据执行循环冗余检查检查操作,且将循环冗余检查检查结果指示有故障的数据(例如,第二混合自动重传请求数据)保存在外部存储器(S61)中。可判断在第二混合自动重传请求数据保存操作期间是否出现超时(S62)。
基于判断结果,如果未出现超时,则可执行混合自动重传请求组合操作以将接着重新传输的数据与在外部存储器中保存的第二混合自动重传请求数据进行组合(S63)。反之,如果出现超时,则判断第二混合自动重传请求数据是否对应于最初传输的数据(S64)。
如果第二混合自动重传请求数据对应于最初传输的数据,则在外部存储器中不存在正常保存的以与接着重新传输的数据进行组合的混合自动重传请求数据,且因此可将接着重新传输的数据作为最初传输的数据进行处理(S65)。反之,如果第二混合自动重传请求数据不对应于最初传输的数据,则可将前面接收的第一混合自动重传请求数据保存在外部存储器中,且因此可执行混合自动重传请求组合操作以将接着重新传输的数据与保存在外部存储器中的第一混合自动重传请求数据进行组合(S66)。
在某些示例性实施例中,即使在出现超时时,也将码块单元的无效提取及/或保存的混合自动重传请求数据用于混合自动重传请求过程。然而,本发明概念的示例性实施例可作出各种修改。举例来说,可将小块单元的无效提取及/或保存的混合自动重传请求数据用于混合自动重传请求组合操作,或者可使用一个或多个比小块单元小的位单元的混合自动重传请求数据等。
图15是根据至少一个示例性实施例的混合自动重传请求处理模块400的方块图,用于阐述在出现超时时的情形中的混合自动重传请求过程的实例。
参照图11及图15,混合自动重传请求处理模块400可包括混合自动重传请求组合器410、混合自动重传请求控制器420、混合自动重传请求缓冲器控制器430、及提取缓冲器450等。为便于解释起见,在图15中未说明混合自动重传请求移动器440,但在某些示例性实施例中可在混合自动重传请求处理模块400中包括混合自动重传请求移动器440。提取缓冲器450可保存(例如,暂时保存)在外部存储器中所保存的混合自动重传请求数据。根据至少一个示例性实施例,提取缓冲器450可为用于保存混合自动重传请求数据的一部分的内部存储器。
混合自动重传请求组合器410可包括第一选择器411、组合器412、及第二选择器413,但并非仅限于此。混合自动重传请求控制器420可根据至少一个示例性实施例来确定静态超时及/或动态超时,并基于确定结果(例如,所确定超时周期)将超时控制信号Ctrl_TO提供至混合自动重传请求组合器410。第一选择器411可接收某一期望值(例如,与逻辑低0对应的位值等),从混合自动重传请求缓冲器控制器430接收混合自动重传请求数据,并基于超时控制信号Ctrl_TO、响应于超时控制信号Ctrl_TO来选择性地输出任一个输入。尽管在图15中,为便于说明,第一选择器411的输入是位值单元,然而如前面的示例性实施例中一样,可提供与一个或多个位单元、小块单元、及/或码块单元对应的数据作为第一选择器411的输入。
在出现超时之前,可经由第一选择器411将混合自动重传请求数据提供至组合器412。组合器412可将重新传输的数据(例如,重新传输数据)与混合自动重传请求数据进行组合以形成组合数据,并将组合数据提供至第二选择器413的第一输入端子。可将未执行混合自动重传请求组合处理的重新传输的数据(例如,重新传输数据)提供至第二选择器413的第二输入端子。
第二选择器413可响应于重新传输控制信号Ctrl_ReTx选择性地输出任一个输入。举例来说,根据至少一个示例性实施例,在出现超时时的情形中混合自动重传请求控制器420可控制将接着重新传输的数据作为最初传输的数据或者重新传输的数据进行处理的操作。为此,混合自动重传请求控制器420可产生重新传输控制信号Ctrl_ReTx并将重新传输控制信号Ctrl_ReTx提供至第二选择器413。
如果在提取外部存储器中所保存的混合自动重传请求数据时出现超时,则可将重新传输的数据作为最初传输的数据进行处理。在这种情形中,第二选择器413可响应于重新传输控制信号Ctrl_ReTx来选择性地输出未执行混合自动重传请求组合的数据(例如,重新传输的数据/重新传输数据)。反之,如果未出现超时或在超时出现之前,可使用正常提取的混合自动重传请求数据来执行混合自动重传请求组合操作。在这种情形中,第二选择器413可响应于重新传输控制信号Ctrl_ReTx选择性地输出已执行混合自动重传请求组合的数据(例如,组合数据)。
可经由混合自动重传请求缓冲器控制器430将从第二选择器413输出的数据保存(及/或暂时保存)在提取缓冲器450中。可对保存在提取缓冲器450中的数据执行码字单元的循环冗余检查检查操作,且基于循环冗余检查检查结果,可将或可不将保存在提取缓冲器450中的数据移动至外部存储器。
图16是根据至少一个示例性实施例的用于基于通信网络结构将混合自动重传请求数据保存在内部存储器及/或外部存储器中的混合自动重传请求处理模块500的实例的方块图。
参照图16,混合自动重传请求处理模块500可包括混合自动重传请求控制器510、混合自动重传请求缓冲器控制器520、混合自动重传请求移动器530、及内部存储器540等。尽管图16中未示出,然而根据某些示例性实施例,混合自动重传请求处理模块500可进一步包括用于将混合自动重传请求数据与重新传输的数据进行组合的混合自动重传请求组合器。
4G网络(例如,长期演变网络)大部分情况下使用一个或两个分量载波(componentcarrier,CC),且在某些情形中,可使用更大数目的分量载波。举例来说,先进长期演变通信系统可经由五个或更多个分量载波传输数据,且每一分量载波可包括多个(例如,八个)并行的混合自动重传请求过程。
对于混合自动重传请求过程来说,要保存的混合自动重传请求数据的量与被激活的分量载波的数目成比例地增加。当使用外部存储器时,总线复杂性会增大且功耗也会增加。由此,根据本发明概念的至少一个示例性实施例,当被激活的分量载波的数目等于或小于某一数目(例如,所期望的数目或阈值数目)时,可将混合自动重传请求数据保存在调制解调器中所包括的内部存储器540中,且因此可减小因总线复杂性增大及功耗增加而引起的性能劣化。当被激活的分量载波的数目大于某一数目时,混合自动重传请求数据可选择性地保存在设置在调制解调器外部的外部存储器中。
如图16所说明,混合自动重传请求控制器510可包括模式确定器511,模式确定器511使用指示被激活的分量载波的数目的分量载波信息Info_CC来选择混合自动重传请求数据保存模式。从传输系统传输的封包可包括关于混合自动重传请求过程所分配到的分量载波的信息,且可通过在组合的软件与硬件操作中对封包中所包含的信息进行分析来产生分量载波信息Info_CC。混合自动重传请求控制器510可基于分量载波信息Info_CC来输出用于控制混合自动重传请求缓冲器控制器520的缓冲器控制信号Buf。另外,混合自动重传请求控制器510可基于分量载波信息Info_CC来输出用于控制从外部存储器提取混合自动重传请求数据或将混合自动重传请求数据保存在外部存储器中的操作的提取/保存控制信号FSC。
以下参照图17阐述图16中所说明的混合自动重传请求处理模块500的操作的实例。图17是示出根据至少一个示例性实施例的其中将保存在内部存储器540中的混合自动重传请求数据移动至外部存储器的实例的概念图。图17示出其中如果一个分量载波被激活,则将混合自动重传请求数据保存在内部存储器540中、且如果两个或更多个分量载波被激活则将混合自动重传请求数据移动至外部存储器中的实例。
参照图17,一个分量载波可包括多个混合自动重传请求信道(例如,第一信道ACID0至第八信道ACID 7等),且在第一传输时间间隔中传输的、与第一混合自动重传请求信道ACID 0至第八混合自动重传请求信道ACID 7的码字CW0至CW1对应的混合自动重传请求数据可被保存在内部存储器540中。内部存储器540可进一步包括用于保存从外部存储器提取的混合自动重传请求数据的空间。
当如上所述经由一个分量载波(例如,CC0)传输数据时,内部存储器540可保存混合自动重传请求数据。此后,可在第二传输时间间隔中将设定从一个分量载波改变成两个分量载波,可将从传输系统重新传输的分量载波CC0的数据与保存在内部存储器540中的混合自动重传请求数据进行组合,且可将组合数据移动至外部存储器。图17所示示例性实施例示出其中将与第一混合自动重传请求信道ACID 0的两个码字CW0及CW1对应的混合自动重传请求数据移动至外部存储器、且因此可将第一混合自动重传请求信道ACID 0的码字CW0及CW1从内部存储器540移除的实例,但示例性实施例并非仅限于此。
可将从传输系统传输的另一分量载波(例如,CC1)的数据保存及/或暂时保存在内部存储器540的提取区域中,且可执行根据至少一个示例性实施例的循环冗余检查检查操作以将混合自动重传请求数据保存及/或选择性地保存在外部存储器中。
此后,在第三传输时间间隔中,可如上所述将多条混合自动重传请求数据依序移动至外部存储器。在第三传输时间间隔中,可对与第二混合自动重传请求信道ACID 1的两个码字CW0及CW1对应的混合自动重传请求数据执行混合自动重传请求处理,且可将基于混合自动重传请求处理的混合自动重传请求数据移动至外部存储器。这样一来,可将保存在内部存储器540中的所有混合自动重传请求数据移动至外部存储器。当分量载波的数目增加时,也可将混合自动重传请求数据保存在外部存储器中。
根据上述示例性实施例,当额外地激活分量载波以与传输系统进行通信时,可在混合自动重传请求过程中将混合自动重传请求数据移动至外部存储器而无需将调制解调器复位来使混合自动重传请求信息初始化,且因此可减轻及/或防止混合自动重传请求性能的劣化。
图18是根据本发明概念至少一个示例性实施例的调制解调器的方块图。如图18所说明,所述调制解调器可包括混合自动重传请求处理模块600。根据至少一个示例性实施例,混合自动重传请求数据可保存在设置在调制解调器外部的外部存储器601中。混合自动重传请求处理模块600可包括混合自动重传请求控制器610、混合自动重传请求缓冲器控制器620、及第一混合自动重传请求移动器631及第二混合自动重传请求移动器632,但并非仅限于此。在阐述图18中所说明的混合自动重传请求处理模块600的配置及操作时,本文中不再对以上已在前述示例性实施例中给出的说明予以赘述。
参照图18,根据某些示例性实施例,混合自动重传请求处理模块600包括第一混合自动重传请求移动器631及第二混合自动重传请求移动器632以减少及/或防止混合自动重传请求数据提取操作与混合自动重传请求数据保存操作之间的冲突。举例来说,第一混合自动重传请求移动器631可执行将混合自动重传请求数据保存在外部存储器601中的操作,且第二混合自动重传请求移动器632可执行从外部存储器601提取混合自动重传请求数据的操作。根据至少一个示例性实施例,可减少及/或防止混合自动重传请求数据提取操作与混合自动重传请求数据保存操作之间的冲突,且因此可减小与用于存取外部存储器601的共享总线相关联的总线延迟。与前述示例性实施例相同或相似,图18中所说明的混合自动重传请求处理模块600可基于码字单元的循环冗余检查检查结果及/或超时确定结果来执行混合自动重传请求过程。
图19是示出根据本发明概念至少一个示例性实施例的其中调制解调器700以软件方式执行混合自动重传请求过程的实例的方块图。
可使用硬件与软件的组合来执行混合自动重传请求处理模块的上述各种功能。为了以软件方式执行混合自动重传请求处理模块的上述各种功能的至少一部分,调制解调器700可包括中央处理器710及工作存储器720。工作存储器720可为非暂时性计算机可读存储媒体且可被配置成各种类型的非暂时性存储媒体中的一种,例如,随机存取存储器(randomaccess memory,RAM)、非易失性存储器(例如,闪存存储器)、只读存储器(read-onlymemory,ROM)、电可擦除可编程只读存储器(electrically erasable programmable read-only memory,EEPROM)、磁盘存储装置(magnetic disc storage device)等。工作存储器720可存储包括用于执行每一功能的程序(例如,计算机可读指令)的一个或多个模块。举例来说,工作存储器720可存储错误检查模块721、超时确定模块722、模式确定模块723、及提取/保存控制模块724等。然而,上述模块仅为实例,且工作存储器720可仅存储图19中所说明的模块的一部分或者进一步存储与混合自动重传请求处理相关的其他模块。
可通过使用至少一个处理器执行工作存储器720的各个模块来执行根据示例性实施例的各种功能。举例来说,可通过执行错误检查模块721来执行码字单元的循环冗余检查检查操作及码块单元的循环冗余检查检查操作,且可通过执行提取/保存控制模块724而基于循环冗余检查检查结果将混合自动重传请求数据保存在外部存储器中。可通过执行超时确定模块722来判断在对外部存储器进行存取时是否出现超时,可通过执行模式确定模块723来确定与数据通信相关的各种模式(例如,基于被激活的分量载波的数目的通信模式),且因此可控制混合自动重传请求数据保存操作。
图20是根据本发明概念至少一个示例性实施例的集成有调制解调器芯片的功能的应用处理器的方块图。图20所示应用处理器可因其集成有调制解调器的功能而被称为调制解调器应用处理器(modem application processor,ModAP)。
参照图20,应用处理器800可被配置成系统芯片(system on chip,SoC)且包括调制解调器区块810、中央处理器核心820、内部存储器830、及存储器接口840,但示例性实施例并非仅限于此。与其他示例性实施例中的至少某些示例性实施例相似,调制解调器区块810可包括:中央处理器811,用于控制调制解调器区块810的总体操作;信道估测器/解映射器812,用于执行信道估测及解映射功能;混合自动重传请求处理模块813,用于执行混合自动重传请求处理;以及解码器814等,但示例性实施例并非仅限于此。混合自动重传请求处理模块813可包括经由调制解调器内部总线MIBS连接的各种元件,例如,图20中的混合自动重传请求移动器815。
中央处理器核心820可通过执行各种程序(例如,计算机可读指令)来控制应用处理器800的功能。内部存储器830根据至少一个示例性实施例可暂时保存在外部存储器801中保存的混合自动重传请求数据及/或从外部存储器801提取的混合自动重传请求数据,或者混合自动重传请求数据可被分别分配至并保存在内部存储器830及外部存储器801中。存储器接口840可与外部存储器801进行接口,将从混合自动重传请求移动器815接收到的混合自动重传请求数据保存在根据本发明概念某些示例性实施例的外部存储器801中,以及从外部存储器801提取混合自动重传请求数据以将所述混合自动重传请求数据提供至混合自动重传请求移动器815。
应用处理器800的各个元件可基于系统总线进行互连。举例来说,可使用例如先进精简指令集机器公司(Advanced RISC Machine Ltd,ARM Ltd)的先进微控制器总线架构(advanced microcontroller bus architecture,AMBA)协议作为系统总线的标准总线规范。先进微控制器总线架构协议的总线类型可包括先进高性能总线(advanced high-performance bus,AHB)、先进外围总线(advanced peripheral bus,APB)、先进可扩展接口(advanced extensible interface,AXI)、第四代先进可扩展接口(advanced extensibleinterface4,AXI4)、先进可扩展接口一致性扩展(AXI coherency extension,ACE)等。举例来说,在图20中,系统总线被配置成多层式总线MLBS(multi-layer bus)且先进可扩展接口用作标准总线规范。
根据至少一个示例性实施例,可通过系统总线及存储器接口840来对外部存储器801进行存取,且在调制解调器区块810与应用处理器800的其他元件之间可传输及接收关于外部存储器801存取的各种类型的信息。举例来说,中央处理器核心820可经由系统总线提供关于外部存储器占用的信息Info_occu,且调制解调器区块810可经由系统总线提供关于外部存储器占用优先权的优先权信息。也就是说,调制解调器区块810可基于从中央处理器核心820接收到的信息来控制是否及/或何时存取外部存储器,且中央处理器核心820可基于从调制解调器区块810接收到的信息来控制是否及/或何时存取外部存储器。与图20中所说明的调制解调器应用处理器不同,即使在应用处理器及调制解调器芯片被配置成经由共享总线进行互连的单独半导体芯片时,在应用处理器与调制解调器芯片之间仍可传输及接收各种类型的信息,且如以上根据某些示例性实施例所述,可基于所述信息控制对外部存储器的存取。
使用根据本发明概念的调制解调器芯片、包括所述调制解调器芯片的应用处理器、及所述调制解调器芯片的操作方法,由于混合自动重传请求数据被高效地保存在内部存储器及外部存储器中,因此可减小存储器大小且可改善混合自动重传请求性能。
另外,由于在存取外部存储器的操作中采用超时的概念,因此可减轻及/或防止因共享总线的占用时间长而导致的调制解调器芯片及外围装置的性能劣化。
尽管已参照本发明概念的示例性实施例具体示出并阐述了本发明概念,然而应理解,在不背离以上权利要求的精神及范围的条件下,可在本文中作出形式及细节上的各种改变。
按照本发明概念的领域中的传统,以功能块、单元及/或模块方式来阐述并在图式中说明各种示例性实施例。所属领域中的技术人员应理解,这些区块、单元及/或模块由例如逻辑电路、分立的组件、微处理器、硬接线电路、存储器元件、配线连接等电子(或光学)电路进行实体实作,这些电路可使用基于半导体的制作技术或其他制造技术形成。在区块、单元及/或模块通过微处理器或类似处理装置来实作的情形中,所述微处理器或类似处理装置可使用软件(例如,微代码)进行编程以执行本文中所论述的各种功能,且可视需要由固件及/或软件驱动,从而将微处理器或类似处理装置变成专用处理器。另外,每一个区块、单元及/或模块可通过专用硬件来实作,或者实作为用于执行某些功能的专用硬件与用于执行其他功能的处理器(例如,一个或多个经编程微处理器及相关联的电路系统)的组合。另外,所述实施例中的每一个区块、单元及/或模块可在不背离本发明概念的范围的条件下被实体地分离成两个或更多个交互作用的且分立的区块、单元及/或模块。另外,所述实施例的区块、单元及/或模块可在不背离本发明概念的范围的条件下被实体地组合成更复杂的区块、单元及/或模块。
Claims (20)
1.一种调制解调器芯片,用于接收数据,其特征在于,所述调制解调器芯片包括:
混合自动重传请求控制器,被配置成基于与混合自动重传请求数据中所包括的至少一个码字单元相关联的错误检测结果来控制要保存在外部存储器中的所述混合自动重传请求数据;
混合自动重传请求移动器,被配置成通过总线接口将所述码字单元的所述混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述码字单元的所述混合自动重传请求数据;以及
混合自动重传请求组合器,被配置成将重新传输的数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合,
其中当从码块单元检测到错误时,将所述混合自动重传请求数据保存在所述外部存储器中。
2.根据权利要求1所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成基于与多个码块单元相关联的错误检测结果来控制所述混合自动重传请求移动器将所述混合自动重传请求数据保存在所述外部存储器中。
3.根据权利要求2所述的调制解调器芯片,其特征在于,当从所述多个码块单元及所述码字单元中的至少一个检测到错误时,所述混合自动重传请求控制器进一步被配置成控制所述混合自动重传请求移动器将所述混合自动重传请求数据保存在所述外部存储器中。
4.根据权利要求1所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成基于所述码字单元的循环冗余检查检查结果来判断是否保存所述混合自动重传请求数据。
5.根据权利要求4所述的调制解调器芯片,其特征在于,
所述混合自动重传请求数据包括多个码字单元;以及
所述混合自动重传请求控制器进一步被配置成控制所述混合自动重传请求移动器将与所述混合自动重传请求数据的所述多个码字单元中具有循环冗余检查错误的码字单元对应的混合自动重传请求数据保存在所述外部存储器中。
6.根据权利要求1所述的调制解调器芯片,其特征在于,进一步包括:
提取缓冲器,被配置成保存从所述外部存储器提取的所述混合自动重传请求数据;以及
混合自动重传请求缓冲器控制器,被配置成控制所述混合自动重传请求数据在所述混合自动重传请求组合器与所述提取缓冲器之间的传输。
7.根据权利要求1所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当从所述外部存储器提取所述混合自动重传请求数据或将所述混合自动重传请求数据保存在所述外部存储器中时判断是否出现超时;以及
基于是否出现超时的所述判断的结果来控制所述混合自动重传请求组合器的混合自动重传请求组合操作。
8.根据权利要求7所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当在所述混合自动重传请求移动器开始提取所述混合自动重传请求数据之后的期望时间段内未完整提取到所述混合自动重传请求数据时,确定出现所述超时;以及
当出现所述超时时,控制所述混合自动重传请求组合器将所述重新传输的数据作为最初传输的数据进行处理。
9.根据权利要求7所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当在混合自动重传请求过程从所述混合自动重传请求数据的码块单元的数据开始着手之前未完全提取到所述码块单元时,确定出现所述超时;以及
当出现所述超时时,使用在出现所述超时之前完全提取的码块单元的混合自动重传请求数据来执行所述混合自动重传请求组合操作。
10.根据权利要求7所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当在所述混合自动重传请求移动器开始保存所述混合自动重传请求数据之后的期望时间内未完全保存所述混合自动重传请求数据时,确定出现所述超时;以及
当出现所述超时时,控制所述混合自动重传请求组合器将所述重新传输的数据作为最初传输的数据进行处理。
11.根据权利要求1所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成基于对用于与外部传输系统进行数据通信的分量载波的数目进行确定的结果来保存所述混合自动重传请求数据。
12.根据权利要求11所述的调制解调器芯片,其特征在于,进一步包括被配置成保存所述混合自动重传请求数据的内部存储器;且
其中所述混合自动重传请求控制器进一步被配置成:
在确定一个分量载波被激活时,将所述混合自动重传请求数据保存在所述内部存储器中,且
在确定两个或更多个分量载波被激活时,将所述混合自动重传请求数据保存在所述外部存储器中。
13.根据权利要求1所述的调制解调器芯片,其特征在于,所述混合自动重传请求移动器被配置成通过与至少一个外围设备共享的总线来存取所述外部存储器。
14.一种调制解调器芯片,用于存取外部存储器,其特征在于,所述调制解调器芯片包括:
混合自动重传请求移动器,被配置成通过与所述外部存储器之间的总线接口将混合自动重传请求数据保存在所述外部存储器中或从所述外部存储器提取所述混合自动重传请求数据;
混合自动重传请求组合器,被配置成将重新传输的数据与从所述外部存储器提取的所述混合自动重传请求数据进行组合;以及
混合自动重传请求控制器,被配置成:
当存取所述外部存储器时,判断是否出现超时;以及
基于是否出现超时的所述判断的结果来控制所述混合自动重传请求组合器跳过混合自动重传请求组合操作。
15.根据权利要求14所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当从所述外部存储器提取所述混合自动重传请求数据时,判断是否出现所述超时;以及
在确定出现所述超时时,控制所述混合自动重传请求组合器跳过对所述重新传输的数据与在被完全提取到之前发生所述超时的所述混合自动重传请求数据的所述混合自动重传请求组合操作。
16.根据权利要求14所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当从所述外部存储器提取所述混合自动重传请求数据时,判断是否出现所述超时;以及
在确定出现所述超时时,控制所述混合自动重传请求组合器对在出现所述超时之前被完全提取到的所述混合自动重传请求数据的一部分执行所述混合自动重传请求组合操作。
17.根据权利要求14所述的调制解调器芯片,其特征在于,所述混合自动重传请求控制器进一步被配置成:
当将所述混合自动重传请求数据保存在所述外部存储器中时,判断是否出现所述超时;以及
在确定出现所述超时时,控制所述混合自动重传请求组合器跳过对所述重新传输的数据与在被完全保存之前发生所述超时的所述混合自动重传请求数据的所述混合自动重传请求组合操作。
18.一种调制解调器芯片,其特征在于,包括:
内部存储器,具有比外部存储器小的存储容量;以及
至少一个处理器,被配置成执行计算机可读指令以:
从传输源接收数据的传输,所述数据具有至少一个码字单元的长度;
对接收的所述数据执行错误修正操作;以及
基于对所述所述数据执行所述错误修正操作的结果,将所述数据作为第一混合自动重传请求数据保存在所述内部存储器或所述外部存储器中。
19.根据权利要求18所述的调制解调器芯片,其特征在于,所述至少一个处理器进一步被配置成通过以下方式保存所述数据:
当所述错误修正操作的结果指示在所述数据中存在错误时,将所述第一混合自动重传请求数据保存在所述外部存储器中;以及
当所述错误修正操作的所述结果指示在所述数据中不存在错误时,将所述第一混合自动重传请求数据保存在所述内部存储器中。
20.根据权利要求18所述的调制解调器芯片,其特征在于,所述至少一个处理器进一步被配置成:
从所述外部存储器提取所述第一混合自动重传请求数据作为第二混合自动重传请求数据;
判断在所述提取的期间是否出现超时;
将所述第二混合自动重传请求数据的至少一个码块保存在所述内部存储器中所包括的提取缓冲器中;以及
基于所述超时判断的结果,使用存储在所述提取缓冲器中的所述第一混合自动重传请求数据所保存的所述至少一个码块将所述第二混合自动重传请求数据与重新传输混合自动重传请求数据进行组合。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2016-0176845 | 2016-12-22 | ||
KR1020160176845A KR20180073229A (ko) | 2016-12-22 | 2016-12-22 | Harq 처리를 수행하는 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108234088A CN108234088A (zh) | 2018-06-29 |
CN108234088B true CN108234088B (zh) | 2021-07-02 |
Family
ID=62630791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710823534.8A Active CN108234088B (zh) | 2016-12-22 | 2017-09-13 | 调制解调器芯片及调制解调器芯片的操作方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10158456B2 (zh) |
KR (1) | KR20180073229A (zh) |
CN (1) | CN108234088B (zh) |
TW (1) | TWI791468B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111290875B (zh) * | 2018-12-10 | 2023-06-09 | 深圳市中兴微电子技术有限公司 | Harq数据存储管理方法、装置和harq数据缓存器 |
US11121823B2 (en) | 2018-12-10 | 2021-09-14 | Electronics And Telecommunications Research Institute | Method and apparatus for hybrid automatic repeat request in non-terrestrial network |
CN112311725B (zh) * | 2019-07-26 | 2022-01-11 | 华为技术有限公司 | 一种数据处理方法、装置及终端 |
CN110825263B (zh) | 2019-10-31 | 2021-07-09 | 厦门天马微电子有限公司 | 阵列基板及驱动方法、显示面板及触控显示装置 |
US20230079699A1 (en) * | 2021-09-10 | 2023-03-16 | Sequans Communications Sa | Systems and methods for efficient harq for nr using limited ddr throughput interface |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214144A (zh) * | 2010-04-02 | 2011-10-12 | 中兴通讯股份有限公司 | 一种harq存储器的分层管理方法和系统 |
CN104579600A (zh) * | 2013-10-22 | 2015-04-29 | 三星电子株式会社 | 选择性使用内部和外部存储器处理harq数据的装置和方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100946894B1 (ko) | 2006-09-13 | 2010-03-09 | 삼성전자주식회사 | 무선 통신 시스템에서 복합 자동 재전송버퍼를 동적으로 할당하는 방법 및 장치 |
US7949012B2 (en) | 2007-08-01 | 2011-05-24 | Broadcom Corporation | High-speed uplink packet access (HSUPA) cipher multiplexing engine |
US20090086657A1 (en) | 2007-10-01 | 2009-04-02 | Comsys Communication & Signal Processing Ltd. | Hybrid automatic repeat request buffer flushing mechanism |
KR101122095B1 (ko) | 2009-01-05 | 2012-03-19 | 엘지전자 주식회사 | 불필요한 재전송 방지를 위한 임의접속 기법 및 이를 위한 단말 |
US8543880B2 (en) * | 2010-09-17 | 2013-09-24 | Intel Corporation | Techniques for successive refinement of metrics stored for HARQ combining |
US9197365B2 (en) | 2012-09-25 | 2015-11-24 | Nvidia Corporation | Decoding a coded data block |
US9204437B2 (en) | 2013-02-27 | 2015-12-01 | Qualcomm Incorporated | Methods and apparatus for conditional offload of one or more log-likelihood ratios (LLRs) or decoded bits |
US9026883B2 (en) | 2013-03-13 | 2015-05-05 | Mediatek Singapore Pte. Ltd. | Decoding apparatus with adaptive control over external buffer interface and turbo decoder and related decoding method thereof |
US9338536B2 (en) * | 2013-05-07 | 2016-05-10 | Bose Corporation | Modular headrest-based audio system |
JP2014229944A (ja) | 2013-05-17 | 2014-12-08 | 富士通株式会社 | 信号処理装置、制御方法および通信装置 |
US9262350B2 (en) | 2013-10-14 | 2016-02-16 | Intel Corporation | De-interleaving on an as-needed basis |
US10862630B2 (en) | 2015-02-13 | 2020-12-08 | Samsung Electronics Co., Ltd | Method and system for contiguous HARQ memory management with memory splitting |
-
2016
- 2016-12-22 KR KR1020160176845A patent/KR20180073229A/ko not_active Application Discontinuation
-
2017
- 2017-08-14 US US15/676,006 patent/US10158456B2/en active Active
- 2017-09-13 CN CN201710823534.8A patent/CN108234088B/zh active Active
- 2017-11-02 TW TW106137834A patent/TWI791468B/zh active
-
2018
- 2018-11-19 US US16/194,988 patent/US10680762B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214144A (zh) * | 2010-04-02 | 2011-10-12 | 中兴通讯股份有限公司 | 一种harq存储器的分层管理方法和系统 |
CN104579600A (zh) * | 2013-10-22 | 2015-04-29 | 三星电子株式会社 | 选择性使用内部和外部存储器处理harq数据的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108234088A (zh) | 2018-06-29 |
US10158456B2 (en) | 2018-12-18 |
US20190089491A1 (en) | 2019-03-21 |
US10680762B2 (en) | 2020-06-09 |
KR20180073229A (ko) | 2018-07-02 |
US20180183549A1 (en) | 2018-06-28 |
TW201824790A (zh) | 2018-07-01 |
TWI791468B (zh) | 2023-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108234088B (zh) | 调制解调器芯片及调制解调器芯片的操作方法 | |
KR102268413B1 (ko) | 폴라 코드 인코딩 및 디코딩 방법과 장치 | |
US8583976B2 (en) | Hierarchy management method and system for HARQ memory | |
US9225476B2 (en) | Dynamic HARQ buffer management | |
US9026883B2 (en) | Decoding apparatus with adaptive control over external buffer interface and turbo decoder and related decoding method thereof | |
TWI445348B (zh) | 無線通訊裝置和優化混合自動請求重發緩衝之方法 | |
KR102064889B1 (ko) | 데이터 압축 레벨을 최적화하는 harq 신호 처리 장치 및 그 처리 방법 | |
US11323209B2 (en) | Modem chips and receivers for performing hybrid automatic repeat request processing | |
US9667389B2 (en) | Device and method for processing HARQ data selectively using internal and external memories | |
JP2013504975A (ja) | ハイブリッド自動再送要求(harq)プロトコルのスループットを高める方法およびシステム | |
US10230501B2 (en) | Technique for storing softbits | |
US8537037B2 (en) | Adaptive control for efficient HARQ memory usage | |
WO2023082872A1 (zh) | 用于配置存储器的方法, 装置和终端 | |
US20140344638A1 (en) | Signal processing device, signal processing method, and communication device | |
KR102640344B1 (ko) | Harq 처리를 수행하는 모뎀 칩 및 수신기 | |
US10447433B2 (en) | Signal processing apparatus and method | |
US10020825B1 (en) | Method and apparatus for turbo decoder dynamic iteration control | |
US20220166551A1 (en) | Information transmission method and user equipment | |
CN113890673A (zh) | 译码方法、译码装置及存储介质 | |
CN111034083A (zh) | 新无线电中混合自动重复请求或其改进相关的设备及方法 | |
CN116405164A (zh) | 译码方法、装置及设备 | |
GB2492126A (en) | Dynamically compressing ARQ data based upon available memory | |
CN115152150A (zh) | 用于极性解码器的方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |