TWI791468B - 數據機晶片 - Google Patents

數據機晶片 Download PDF

Info

Publication number
TWI791468B
TWI791468B TW106137834A TW106137834A TWI791468B TW I791468 B TWI791468 B TW I791468B TW 106137834 A TW106137834 A TW 106137834A TW 106137834 A TW106137834 A TW 106137834A TW I791468 B TWI791468 B TW I791468B
Authority
TW
Taiwan
Prior art keywords
harq
data
external memory
automatic repeat
hybrid automatic
Prior art date
Application number
TW106137834A
Other languages
English (en)
Other versions
TW201824790A (zh
Inventor
趙賢相
吳賢榮
金容燦
宋仁哲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201824790A publication Critical patent/TW201824790A/zh
Application granted granted Critical
Publication of TWI791468B publication Critical patent/TWI791468B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1848—Time-out mechanisms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/16—Threshold monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dry Shavers And Clippers (AREA)
  • Polishing Bodies And Polishing Tools (AREA)

Abstract

一種執行混合自動重傳請求處理的數據機晶片，可降低功耗且可改善混合自動重傳請求資料存取性能。一種數據機晶片用於接收包括多個碼塊單元的碼字單元的資料，所述數據機晶片包括：混合自動重傳請求控制器，用於基於碼字單元的錯誤檢測結果來控制要保存在外部記憶體中的碼字單元的混合自動重傳請求資料；混合自動重傳請求移動器，用於通過匯流排界面將所述碼字單元的所述混合自動重傳請求資料保存在所述外部記憶體中或從所述外部記憶體提取所述碼字單元的所述混合自動重傳請求資料；以及混合自動重傳請求組合器，用於將重新傳輸資料與從所述外部記憶體提取的所述混合自動重傳請求資料進行組合。

Description

數據機晶片
本發明概念的各種示例性實施例涉及一種數據機晶片，且更具體來說，涉及一種執行混合自動重傳請求（hybrid automatic repeat request，HARQ）處理的數據機晶片、包括所述數據機晶片的應用處理器、及/或所述數據機晶片的操作方法。本美國非臨時專利申請基於35 U.S.C. § 119主張在2016年12月22日在韓國智慧財產權局（Korean Intellectual Property Office，KIPO）提出申請的韓國專利申請第10-2016-0176845號的優先權，所述韓國專利申請的公開內容全文併入本案供參考。
混合自動重傳請求過程(HARQ process)是能夠解決與自動重傳請求（ARQ）過程執行相關的上層時間延遲問題的資料傳輸方案，在自動重傳請求過程執行中，混合自動重傳請求過程執行額外的通道(channel)編碼以利用錯誤分組，且混合自動重傳請求過程用於各種移動通信標準（例如，高速分組接入（high-speed packet access，HSPA）標準、長期演變（long-term evolution，LTE）標準等標準）中。在混合自動重傳請求過程中，由於會將前面接收及保存的混合自動重傳請求資料與重新傳輸的資料進行組合，因此需要具有用於保存前面所接收的混合自動重傳請求資料的記憶體（例如，混合自動重傳請求記憶體）。
由於移動通信的資料傳輸速度加快，因此也需要相應地增大用於保存混合自動重傳請求資料的混合自動重傳請求記憶體的大小。當在數據機晶片中，或在以管芯上晶片（on-die chip）形式包括數據機晶片的應用處理器中，包括混合自動重傳請求記憶體時，由於混合自動重傳請求記憶體的大小增大，數據機晶片及應用處理器的大小可能會增大且製造成本也可能會升高。另外，由於對混合自動重傳請求記憶體進行存取的次數增多，因此功耗也可能會增大。
本發明概念的各種示例性實施例提供一種通過使用內部記憶體及外部記憶體來高效地保存及提取混合自動重傳請求（HARQ）資料的數據機晶片、包括所述數據機晶片的應用處理器、及/或所述數據機晶片的操作方法。
根據本發明概念的至少一個示例性實施例的一個方面，提供一種用於接收資料的數據機晶片，所述數據機晶片包括：混合自動重傳請求（HARQ）控制器，被配置成基於與混合自動重傳請求資料中所包括的至少一個碼字單元相關聯的錯誤檢測結果來控制要保存在外部記憶體中的所述混合自動重傳請求資料；混合自動重傳請求移動器，被配置成通過匯流排界面將所述碼字單元的所述混合自動重傳請求資料保存在所述外部記憶體中或從所述外部記憶體提取所述碼字單元的所述混合自動重傳請求資料；以及混合自動重傳請求組合器，被配置成將重新傳輸資料與從所述外部記憶體提取的所述混合自動重傳請求資料進行組合。
根據本發明概念的至少一個示例性實施例的另一方面，提供一種用於存取外部記憶體的數據機晶片，所述數據機晶片包括：混合自動重傳請求（HARQ）移動器，被配置成通過與所述外部記憶體之間的匯流排界面將混合自動重傳請求資料保存在所述外部記憶體中或從所述外部記憶體提取混合自動重傳請求資料；混合自動重傳請求組合器，被配置成將重新傳輸的資料與從所述外部記憶體提取的所述混合自動重傳請求資料進行組合；以及混合自動重傳請求控制器，被配置成：當存取所述外部記憶體時，判斷是否出現超時；以及基於所述判斷的結果來控制所述混合自動重傳請求組合器的混合自動重傳請求組合操作。
根據本發明概念的至少一個示例性實施例的另一方面，提供一種數據機晶片的操作方法，所述方法包括：接收包括至少一個碼字單元的資料，所述碼字單元包括多個碼塊單元；對所述所接收資料的所述碼塊單元及所述碼字單元執行錯誤檢測操作；當所述碼塊單元及所述碼字單元中的至少一個的錯誤檢測結果指示有故障時，將與所述碼字單元的所述資料對應的混合自動重傳請求資料保存在外部記憶體中；以及從所述外部記憶體提取所述混合自動重傳請求資料，以將所述混合自動重傳請求資料與重新傳輸的資料進行組合。
根據本發明概念的至少一個示例性實施例的另一方面，提供一種數據機晶片，所述數據機晶片包括：內部記憶體，具有比外部記憶體小的儲存容量；以及至少一個處理器，被配置成執行電腦可讀指令以：從傳輸源接收混合自動重傳請求（HARQ）資料的傳輸，所述混合自動重傳請求資料具有為至少一個碼字單元的長度；分析所述混合自動重傳請求資料；以及基於所述分析所述混合自動重傳請求資料的結果，將所述混合自動重傳請求資料保存在所述內部記憶體或所述外部記憶體中。
現將參照附圖來更充分地闡述各種示例性實施例，在附圖中示出某些示例性實施例。然而，示例性實施例可實施為許多不同的形式且不應被視為僅限於本文所述實施例；而是，提供這些示例性實施例是為了使本公開內容將透徹及完整，並將向所屬領域中的普通技術人員充分傳達本發明概念的示例性實施例的範圍。所述圖式並非按比例繪製且為清晰起見可誇大各個元件的大小及厚度。圖式中相同的參考符號及/或編號表示相同的元件，且因此可不再對其說明予以贅述。
圖1是根據本發明概念至少一個示例性實施例的通信系統10的方塊圖。
參照圖1，通信系統10可為用於執行通信的各種通信裝置中的一種，且可籠統地包括移動使用者裝置及/或靜止使用者裝置，例如，使用者設備（user equipment，UE）、移動台（mobile station，MS）、及先進移動台（advanced mobile station，AMS）等。使用者裝置的實例包括智慧手機、平板電腦、個人電腦（personal computer，PC）、行動電話、可視電話、電子書閱讀器（e-book reader）、上網本個人電腦、物聯網（Internet of Things，IoT）裝置、虛擬實境裝置、增強現實裝置（augmented reality device）、遊戲機、可穿戴式裝置、智慧裝置等。通信系統10可為用於傳輸資料的傳輸系統及/或用於接收資料的接收系統。
通信系統10可包括用於處理基帶信號的數據機100、設置在數據機100外部的外部記憶體11、及至少一個週邊裝置12。數據機100可為被配置成獨立半導體晶片形式並安裝在通信系統10中的數據機晶片，但並非僅限於此。通信系統10可進一步包括射頻（radio-frequency，RF）晶片（圖中未示出），且射頻晶片可連接至天線以處理高頻信號。舉例來說，射頻晶片可將通過天線接收的高頻信號轉換成低頻信號，並將所轉換的低頻信號傳輸至數據機100。另外，射頻晶片可從數據機100接收低頻信號，將低頻信號轉換成高頻信號，並經由天線將所轉換的高頻信號傳輸至外部。
根據至少一個示例性實施例，可提供一種集成有數據機100的功能的應用處理器，且所述應用處理器中可包括數據機100。在這種情形中，上述數據機晶片也可被稱為應用處理器。
根據至少一個示例性實施例，圖1中所說明的外部記憶體11可為可由數據機100及週邊裝置12經由共用匯流排存取的記憶體。舉例來說，外部記憶體11可被配置成靜態隨機存取記憶體（static random-access memory，SRAM）、動態隨機存取記憶體（dynamic random-access memory，DRAM）、同步動態隨機存取記憶體（synchronous DRAM，SDRAM）、雙倍資料速率（double data rate，DDR）同步動態隨機存取記憶體等。週邊裝置12可為通信系統10中所包括的用於存取外部記憶體11的裝置。舉例來說，週邊裝置12可為用於處理資料的各種類型的裝置中的一種，例如，互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）圖像感測器、中央處理器（central processing unit，CPU）等。當通信系統10包括應用處理器且數據機100被配置成與應用處理器分開的半導體晶片時，週邊裝置12可為根據某些示例性實施例的應用處理器。
混合自動重傳請求（HARQ）功能適用於例如以下各種移動通信標準：長期演變（LTE）標準、高速分組接入（HSPA）標準、5G標準等標準。舉例來說，在包括軟組合的混合自動重傳請求過程中，當在前面傳輸的資料（例如，前面在同一通信會話中傳輸的資料）中出現錯誤時，保存前面傳輸的資料（例如，混合自動重傳請求資料）且接著使用（例如，組合）重新傳輸的資料（例如，前面傳輸的資料）與混合自動重傳請求資料來執行混合自動重傳請求重新傳輸組合操作（也被稱為重新傳輸組合操作或混合自動重傳請求組合操作），從而產生一個組合資料。在這種情形中，組合資料可比最初傳輸的資料或重新傳輸的資料具有更高的可靠性，這是因為信息量因組合增大。一般來說，可使用迴圈冗餘檢查（CRC）碼來執行錯誤檢測操作以判斷是否要重新傳輸所述資料。然而，本發明概念的示例性實施例並非僅限於此且可使用各種其他方案來執行錯誤檢測。
舉例來說，基於長期演變通信標準，當從基站到通信系統10的下行鏈路資料速率提高時，會極大地增大保存混合自動重傳請求資料所需要的空間（例如，混合自動重傳請求記憶體）的大小。舉例來說，當資料速率提高時，對多個分量載波中的每一個應用多個並行的混合自動重傳請求過程，且每一條混合自動重傳請求資料需要3位元或4位元。因此，混合自動重傳請求記憶體的大小可因上述因素而極大地增大。
如果在數據機100中包括內部記憶體且使用內部記憶體代替外部混合自動重傳請求記憶體作為混合自動重傳請求記憶體，則可快速地保存及提取（及/或讀取）混合自動重傳請求資料且可降低功耗。然而，為了容納大的混合自動重傳請求資料，會極大地增大混合自動重傳請求記憶體的大小及數據機100的實體大小，因而會增加數據機100的製作成本。反之，如果使用設置在數據機100外部的外部記憶體11作為混合自動重傳請求記憶體，則可減小數據機100的大小，這是因為數據機100中不需要包括大的混合自動重傳請求記憶體，但是功耗可因存取混合自動重傳請求資料而增加。另外，由於外部記憶體11是經由與通信系統10中所包含的其他裝置（例如，應用處理器、圖像感測器、圖形處理器等）共用的匯流排來進行存取，因此在混合自動重傳請求資料保存（例如，寫入）及提取（例如，讀取）操作中的匯流排延遲時間會增加。
根據本發明概念的至少一個示例性實施例，數據機100可包括混合自動重傳請求處理模組。當在所接收資料中出現錯誤時（例如，當數據機100在所接收資料中檢測到錯誤時），混合自動重傳請求處理模組可請求傳輸系統（圖中未示出）來重新傳輸資料並執行與混合自動重傳請求過程相關的各種操作。舉例來說，數據機100可包括混合自動重傳請求組合器110及混合自動重傳請求控制器120作為混合自動重傳請求處理模組的元件，混合自動重傳請求組合器110用於將重新傳輸的資料與保存在數據機100的內部記憶體及/或外部記憶體11中的混合自動重傳請求資料進行組合，混合自動重傳請求控制器120用於控制混合自動重傳請求過程的總體操作。
根據至少一個示例性實施例，混合自動重傳請求控制器120可控制將混合自動重傳請求資料保存在外部記憶體11及/或從外部記憶體11提取混合自動重傳請求資料的操作。另外，數據機100可包括提取緩衝器（圖中未示出），所述提取緩衝器被配置成例如靜態隨機存取記憶體、動態隨機存取記憶體等。數據機100的提取緩衝器可保存（例如，暫時保存）從外部記憶體11提取的用於混合自動重傳請求過程的混合自動重傳請求資料及/或要保存在外部記憶體11中的用於混合自動重傳請求過程的混合自動重傳請求資料。混合自動重傳請求控制器120可控制將混合自動重傳請求資料保存在數據機100的提取緩衝器中及/或從數據機100的提取緩衝器讀取混合自動重傳請求資料的操作。根據至少一個示例性實施例，提取緩衝器可被配置成暫時保存用於混合自動重傳請求過程的混合自動重傳請求資料的最小大小以使提取緩衝器具有小的大小，示例性實施例並非僅限於此，且提取緩衝器可小於或大於用於混合自動重傳請求過程的混合自動重傳請求資料的最小大小。
根據至少一個示例性實施例，數據機100可包括內部記憶體（圖中未示出）以用於保存混合自動重傳請求資料的一部分。提取緩衝器與內部記憶體的不同之處可在於提取緩衝器保存（例如，暫時保存）在混合自動重傳請求過程中從外部記憶體11提取的混合自動重傳請求資料，而內部記憶體則保存與外部記憶體11獨立地分配至內部記憶體的混合自動重傳請求資料的一部分。
混合自動重傳請求控制器120可控制混合自動重傳請求資料保存/提取操作以使得對外部記憶體11進行存取的次數減少，或者使得因共用匯流排的延遲時間而造成的混合自動重傳請求性能劣化得到減小及/或防止。另外，混合自動重傳請求控制器120可通過將混合自動重傳請求資料高效地分配至外部記憶體11及內部記憶體來降低功耗並改善混合自動重傳請求性能。
根據至少一個示例性實施例，混合自動重傳請求控制器120可使用具有某一大小（例如，期望大小）的資料單元來控制混合自動重傳請求過程。舉例來說，具有相對大的大小的第一資料單元可包括具有相對小的大小的多個第二資料單元，或者換句話說，第二資料單元的大小小於第一資料單元的大小。數據機100所接收的資訊可包括第二資料單元中的每一個的迴圈冗餘檢查碼及第一資料單元的迴圈冗餘檢查碼。
根據至少一個示例性實施例，第一資料單元可為碼字單元，且第二資料單元可為碼塊單元。舉例來說，混合自動重傳請求資料可基於碼字單元的資料（也被稱為碼字或碼字資料）的錯誤檢測結果而被保存在外部記憶體11中，且混合自動重傳請求控制器120可基於使用碼字單元的迴圈冗餘檢查碼得到的迴圈冗餘檢查檢查結果CRC_CW來控制混合自動重傳請求資料保存操作（例如，儲存操作、寫入操作等）。舉例來說，混合自動重傳請求控制器120可基於迴圈冗餘檢查檢查結果CRC_CW而將混合自動重傳請求資料以碼字單元的形式保存在外部記憶體11中。可將多條碼字資料提供至數據機100，且混合自動重傳請求控制器120可回應于迴圈冗餘檢查檢查結果CRC_CW而將混合自動重傳請求資料選擇性地保存在外部記憶體11中。
根據至少一個示例性實施例，混合自動重傳請求控制器120可基於使用碼字單元的迴圈冗餘檢查碼以及碼塊單元的迴圈冗餘檢查碼得到的迴圈冗餘檢查檢查結果來控制混合自動重傳請求資料保存操作。舉例來說，當在任一個碼塊單元中出現迴圈冗餘檢查檢查錯誤時，可將與包括碼塊單元的碼字單元對應的混合自動重傳請求資料保存在外部記憶體11中。當在碼字單元及碼字單元中所包括的碼塊單元中的至少一個單元中出現迴圈冗餘檢查檢查錯誤時，可將與包括碼塊單元的碼字單元對應的混合自動重傳請求資料保存在外部記憶體11中。
根據至少一個示例性實施例，混合自動重傳請求控制器120可在慮及存取外部記憶體11的延遲時間的條件下控制混合自動重傳請求資料保存及提取操作。舉例來說，當經由共用匯流排存取外部記憶體11（例如，從外部記憶體11提取混合自動重傳請求資料及/或將混合自動重傳請求資料保存在外部記憶體11中）的延遲時間增加時，混合自動重傳請求性能可劣化且期望經由共用匯流排存取外部記憶體11的其他裝置的性能也可劣化。因此，混合自動重傳請求控制器120可基於與存取外部記憶體11的延遲時間相關聯的超時資訊Info_TO來控制存取外部記憶體11的操作。舉例來說，如果在存取外部記憶體11時出現超時，則可釋放匯流排佔用，且因此可減輕及/或防止延遲時間增加的問題。
根據上述示例性實施例，由於大量的混合自動重傳請求資料被保存在外部記憶體11中，因此可減小數據機100的大小。另外，由於用於將混合自動重傳請求資料保存在外部記憶體11中的存取次數減少，因此也可降低功耗。另外，可減輕及/或防止因延遲時間增加而造成的數據機100及/或週邊裝置12的性能劣化。
圖2是根據本發明概念至少一個示例性實施例的通信系統10的方塊圖。
參照圖2，通信系統10可包括數據機100、設置在數據機100外部的外部記憶體11、及至少一個週邊裝置12，但示例性實施例並非僅限於此。數據機100可包括混合自動重傳請求組合器110、混合自動重傳請求控制器120、及內部記憶體130，內部記憶體130用於保存要為混合自動重傳請求功能（例如，與混合自動重傳請求功能相關聯地）保存的多條混合自動重傳請求資料中的至少一部分。
根據上述示例性實施例，混合自動重傳請求控制器120可基於碼字單元的資料的迴圈冗餘檢查檢查結果CRC_CW及超時資訊Info_TO來控制混合自動重傳請求資料保存及提取操作。另外，混合自動重傳請求控制器120可進一步基於關於通信網路結構的資訊來控制混合自動重傳請求資料保存及提取操作。舉例來說，混合自動重傳請求控制器120可基於關於分量載波的數目的資訊（例如，分量載波資訊Info_CC）來控制混合自動重傳請求資料保存及提取操作。
根據至少一個示例性實施例，數據機100可經由數目小於期望參考值的分量載波（component carrier，CC）來接收資料，且在這種情形中，混合自動重傳請求控制器120可基於分量載波資訊Info_CC將混合自動重傳請求資料保存在內部記憶體130中。另外，數據機100可經由數目等於或大於參考值的分量載波（CC）來接收資料，且在這種情形中，混合自動重傳請求控制器120可基於分量載波資訊Info_CC將混合自動重傳請求資料保存在外部記憶體11中。換句話說，混合自動重傳請求控制器120可基於分量載波資訊Info_CC的分析結果而將混合自動重傳請求資料寫入到內部記憶體130或外部記憶體11中。
根據以上示例性實施例，通過在數據機100中包括具有相對小的大小的內部記憶體130、以及在要為混合自動重傳請求過程保存的混合自動重傳請求資料的量小的情形中使用內部記憶體130，可降低功耗且可改善混合自動重傳請求資料存取性能。另外，可通過在要為混合自動重傳請求過程保存的混合自動重傳請求資料的量大的情形中使用外部記憶體11來減小數據機100的內部記憶體130。
儘管在上述示例性實施例中，混合自動重傳請求資料是基於例如迴圈冗餘檢查檢查結果、超時、及分量載波數目等各種條件來保存，然而本發明概念的示例性實施例可作出各種改變。舉例來說，在數據機100中可產生通道狀態資訊（圖中未示出）來指示用於與傳輸系統進行通信的通道的特性及/或性能，且可基於所述通道狀態資訊來作出是將混合自動重傳請求資料保存在數據機100內部還是保存在數據機100外部的決定。
以下給出根據本發明概念至少一個示例性實施例的數據機的操作的實例的說明。混合自動重傳請求組合操作包括將前面傳輸的資料與重新傳輸的資料進行組合的操作，且在這種情形中，所述前面傳輸且保存的資料被稱為混合自動重傳請求資料。為了闡述本發明概念的各種示例性實施例，使用“最初傳輸（initial transmission）”及“重新傳輸（retransmission）”以便於解釋。然而，本發明概念的示例性實施例也可等同地或相似地應用於其他傳輸情形，例如，前面的重新傳輸情形及接下來的重新傳輸情形等。
圖3是根據本發明概念至少一個示例性實施例的數據機晶片的方塊圖。
參照圖3，數據機200可包括類比/數位轉換器（analog-to-digital converter，ADC）210、同步檢測器220、通道估測器230、通道等化器240、對數似然比（log-likelihood ratio，LLR）解映射器250、混合自動重傳請求處理模組260、及解碼器270，但示例性實施例並非僅限於此。
類比/數位轉換器210可接收從傳輸系統傳輸的資料。舉例來說，向類比/數位轉換器210提供的資料可為通過射頻晶片轉換成基帶信號的類比信號，且類比/數位轉換器210可將類比信號轉換成數位信號。同步檢測器220可檢測同步信號以使所接收信號同步，且通道估測器230可通過估測信號振幅的衰減及/或畸變、及/或通道上的相位畸變來產生通道估測信號。通道等化器240可通過利用通道估測器230的通道估測信號對通道進行補償來產生經通道補償資料。對數似然比解映射器250可從通道等化器240接收資料且將所接收資料重新映射成對數似然比軟位元信號（在下文中被稱為對數似然比信號）。由此，混合自動重傳請求資料可以對數似然比信號形式保存。
混合自動重傳請求處理模組260可判斷所接收資料是否是最初傳輸的信號（例如，新傳輸的信號）及/或重新傳輸的信號，並基於判斷結果執行混合自動重傳請求過程。舉例來說，混合自動重傳請求處理模組260可例如基於在前面資料過程中傳輸至傳輸系統的確認（ACK）資訊或否認（NAK）資訊來判斷是否執行重新傳輸。當所接收的資料是重新傳輸的信號時，混合自動重傳請求處理模組260可通過執行混合自動重傳請求組合操作來產生組合資料。
混合自動重傳請求處理模組260的資料及/或組合資料可被提供至解碼器270。解碼器270可對所接收資料的每一碼塊單元及每一碼字單元執行迴圈冗餘檢查檢查操作，並將所述迴圈冗餘檢查檢查結果提供至混合自動重傳請求處理模組260。根據至少一個示例性實施例，解碼器270可將碼字單元的迴圈冗餘檢查檢查結果CRC_CW提供至混合自動重傳請求處理模組260。另外，解碼器270可將碼字單元的迴圈冗餘檢查檢查結果CRC_CW及碼塊單元的迴圈冗餘檢查檢查結果傳輸至混合自動重傳請求處理模組260。
數據機200可基於碼字單元的迴圈冗餘檢查檢查結果CRC_CW來將與具有迴圈冗餘檢查檢查錯誤的碼字單元對應的混合自動重傳請求資料保存及/或選擇性地保存在外部記憶體11中。舉例來說，在4G系統（例如，長期演變系統）中，考慮到混合自動重傳請求的操作效率而將最初傳輸的錯誤率調整至10%至15%的水準，且使用重新傳輸過程的組合資料來執行組合解碼，從而極大地降低錯誤率。也就是說，根據本發明概念的至少一個示例性實施例，可通過基於碼字單元的迴圈冗餘檢查檢查結果CRC_CW選擇性地保存混合自動重傳請求資料來減少對外部記憶體11進行存取的次數。
圖4及圖5是根據本發明概念某些示例性實施例在數據機中所包括的混合自動重傳請求處理模組300A及300B的方塊圖。圖4示出其中將所有混合自動重傳請求資料保存在外部記憶體中的實例，且圖5示出其中將混合自動重傳請求資料分開地分配至及保存在外部記憶體及內部記憶體中的實例。
參照圖4，混合自動重傳請求處理模組300A可包括混合自動重傳請求組合器310、混合自動重傳請求控制器320、混合自動重傳請求緩衝器控制器330、混合自動重傳請求移動器340及提取緩衝器350，但示例性實施例並非僅限於此。圖4所說明的混合自動重傳請求處理模組300A的各種元件可被配置成以硬體方式執行其功能的硬體，或者被配置成由數據機或混合自動重傳請求處理模組300A中所包括的中央處理器（及/或其他處理裝置）執行的軟體。另外，混合自動重傳請求處理模組300A的各個元件、或混合自動重傳請求處理模組300A本身可被配置成硬體與軟體的組合。儘管在圖4中在混合自動重傳請求處理模組300A的各元件之間傳輸各種類型的資訊，然而各種類型的資訊中的至少一部分可在中央處理器執行軟體時產生且被提供至所述元件。
混合自動重傳請求組合器310可通過將重新傳輸的資料data_ReTx與混合自動重傳請求資料進行組合來輸出組合資料。混合自動重傳請求組合器310可經由混合自動重傳請求緩衝器控制器330接收混合自動重傳請求資料並將通過將重新傳輸的資料data_ReTx與混合自動重傳請求資料進行組合而獲得的組合資料提供至混合自動重傳請求緩衝器控制器330。
混合自動重傳請求控制器320可控制混合自動重傳請求處理模組300A的其他元件的總體操作。混合自動重傳請求控制器320可控制將混合自動重傳請求資料保存在外部記憶體301中的操作及/或從外部記憶體301提取混合自動重傳請求資料的操作。根據至少一個示例性實施例，混合自動重傳請求控制器320可接收迴圈冗餘檢查檢查結果CRC_CW並基於迴圈冗餘檢查檢查結果CRC_CW來控制混合自動重傳請求資料保存操作。另外，混合自動重傳請求控制器320可接收超時資訊Info_TO並基於超時資訊Info_TO來控制混合自動重傳請求資料保存及提取操作。儘管圖4所示示例性實施例示出其中混合自動重傳請求控制器320從混合自動重傳請求組合器310接收超時資訊Info_TO的實例，然而本發明概念的示例性實施例並非僅限於此，且超時資訊Info_TO可從其他來源（例如，混合自動重傳請求緩衝器控制器330及/或混合自動重傳請求移動器340等）提供。
混合自動重傳請求移動器340可通過與和其他週邊裝置共用的匯流排進行介面來將混合自動重傳請求資料保存在外部記憶體301中及/或從外部記憶體301提取混合自動重傳請求資料。另外，混合自動重傳請求移動器340可將指示開始及/或結束混合自動重傳請求資料提取及/或保存操作的資訊提供至混合自動重傳請求控制器320。
混合自動重傳請求緩衝器控制器330可控制混合自動重傳請求資料在提取緩衝器350與外部記憶體301之間的傳輸。提取緩衝器350可用於保存（例如，暫時保存）從外部記憶體301提取的混合自動重傳請求資料，直至混合自動重傳請求組合操作結束。舉例來說，混合自動重傳請求緩衝器控制器330可將從外部記憶體301提取的混合自動重傳請求資料提供至提取緩衝器350。另外，可在混合自動重傳請求緩衝器控制器330的控制下基於迴圈冗餘檢查檢查結果將混合自動重傳請求資料從提取緩衝器350移動至外部記憶體301。根據至少一個示例性實施例，可直接將組合資料提供至外部記憶體301及/或在將組合資料保存（例如，暫時保存）在提取緩衝器350之後將組合資料提供至外部記憶體301。
混合自動重傳請求控制器320可基於超時資訊Info_TO來控制混合自動重傳請求組合器310的混合自動重傳請求組合操作。舉例來說，當未從外部記憶體301正常提取到混合自動重傳請求資料時，混合自動重傳請求控制器320可控制混合自動重傳請求組合器310將重新傳輸的資料作為最初傳輸的資料進行處理。當未將混合自動重傳請求組合器310的組合資料正常保存在外部記憶體301中時，混合自動重傳請求控制器320可控制混合自動重傳請求組合器310將重新傳輸的資料作為最初傳輸的資料進行處理。
根據至少一個示例性實施例，混合自動重傳請求控制器320可進一步基於通道資訊Info_ch來控制混合自動重傳請求資料保存操作以提高匯流排效率。舉例來說，如果當前資料是在具有不期望狀態（例如，非常差的狀態、快速惡化狀態等）的通道上接收的，則即使在所述資料中出現迴圈冗餘檢查檢查故障(fail)時，仍可控制成不保存與所述資料對應的混合自動重傳請求資料。也就是說，如果通道具有等於或小於某一期望參考值的特性值，則即使在基於在所述通道上接收的資料的混合自動重傳請求資料被保存且被用於下一混合自動重傳請求過程時，在混合自動重傳請求性能方面仍可出現局限。考慮到這一點，可將通道資訊Info_ch與某一期望參考值進行比較，且可基於比較結果來控制混合自動重傳請求資料保存操作。
儘管圖4未示出，然而根據至少一個示例性實施例，保存在外部記憶體301及/或提取緩衝器350中的混合自動重傳請求資料可在保存之前進行壓縮。舉例來說，從混合自動重傳請求緩衝器控制器330提供的混合自動重傳請求資料是壓縮資料且可在被提供至混合自動重傳請求組合器310之前進行解壓縮。從混合自動重傳請求組合器310提供的混合自動重傳請求資料是未壓縮資料且可在保存在外部記憶體301及/或提取緩衝器350中之前被壓縮。
儘管在圖4中混合自動重傳請求移動器340利用共用匯流排直接存取外部記憶體301，然而本發明概念的示例性實施例並非僅限於此。舉例來說，在數據機（或數據機晶片）中可包含有用於產生各種命令及位址的記憶體控制器（圖中未示出）以與外部記憶體301（例如，動態隨機存取記憶體）進行介面，且混合自動重傳請求移動器340可通過記憶體控制器存取外部記憶體301。另外，當將包括圖4所示混合自動重傳請求處理模組300A的數據機集成至應用處理器中時，用於與外部記憶體301進行介面的記憶體介面（圖中未示出）可單獨地包含于應用處理器中，且混合自動重傳請求移動器340可經由記憶體介面存取外部記憶體301。
圖5示出圖4所說明的混合自動重傳請求處理模組的附加示例性實施例。如圖5所說明，混合自動重傳請求處理模組300B可進一步包括用於保存混合自動重傳請求資料的內部記憶體360。在圖4所示示例性實施例中，提取緩衝器350可與內部記憶體360分開設置或者內部記憶體360的部分區域可用作提取緩衝器350。圖5示出其中提取緩衝器350對應於內部記憶體360的部分區域、且從外部記憶體301提取的混合自動重傳請求資料可保存（及/或暫時保存）在提取緩衝器350中的至少一個示例性實施例。
用於混合自動重傳請求過程的混合自動重傳請求資料可被分開地分配至並保存在內部記憶體360及外部記憶體301中。舉例來說，用於混合自動重傳請求過程的多條混合自動重傳請求資料的一部分可被寫入內部記憶體360中，且從內部記憶體360讀取的混合自動重傳請求資料可被提供至混合自動重傳請求組合器310。另外，經混合自動重傳請求組合器310組合的資料也可被寫入內部記憶體360中及/或從內部記憶體360讀取。
圖6及圖7是根據本發明概念某些示例性實施例的數據機的操作方法的流程圖。
參照圖6，可從傳輸系統接收多個碼字單元的資料（S11）、且每一碼字單元可包括多個碼塊單元。可使用每一碼塊單元的迴圈冗餘檢查碼及每一碼字單元的迴圈冗餘檢查碼對所接收資料執行迴圈冗餘檢查檢查操作或其他錯誤修正操作（S12）。
可基於迴圈冗餘檢查檢查結果來控制將混合自動重傳請求資料保存在外部記憶體中的操作。舉例來說，可判斷迴圈冗餘檢查檢查結果是否指示有故障（S13），且如果迴圈冗餘檢查檢查結果指示有故障，則可將混合自動重傳請求資料保存在外部記憶體中（S14）。相反，如果迴圈冗餘檢查檢查結果指示成功，則可跳過將混合自動重傳請求資料保存在外部記憶體中的操作（S15）。如在前述示例性實施例中一樣，迴圈冗餘檢查檢查結果可包括碼塊單元的迴圈冗餘檢查檢查結果及碼字單元的迴圈冗餘檢查檢查結果，且可判斷碼塊單元及碼字單元中的至少一個的迴圈冗餘檢查檢查結果是否指示有故障。根據其他示例性實施例，可僅基於碼字單元的迴圈冗餘檢查檢查結果來控制混合自動重傳請求資料保存操作，但並非僅限於此。
參照圖7，可執行對保存在外部記憶體中的混合自動重傳請求資料進行存取的操作（S21）。所述存取操作可為將混合自動重傳請求資料保存在外部記憶體中及/或從外部記憶體提取混合自動重傳請求資料的操作。可判斷在所述存取操作中是否出現超時（S22）。
當確定未出現超時時，可使用在外部記憶體中正常存取的及/或從外部記憶體中正常存取的混合自動重傳請求資料執行混合自動重傳請求處理（S23）。如果確定出現超時，則可釋放對連接至外部記憶體的共用匯流排的佔用（S24）。可捨棄非正常存取的混合自動重傳請求資料，而不將其用於下一混合自動重傳請求過程，或者可使用混合自動重傳請求資料的正常存取的一部分（例如，碼塊單元的混合自動重傳請求資料）來執行混合自動重傳請求過程（S25）。
以下給出根據本發明概念某些示例性實施例的混合自動重傳請求過程的實例的說明。
圖8A及圖8B是示出根據本發明概念某些示例性實施例的使用碼字單元的迴圈冗餘檢查檢查結果進行的混合自動重傳請求資料保存操作的實例的圖。
參照圖8A，如果從傳輸系統傳輸的資料是最初傳輸的資料，則可將所述資料保存（例如，暫時保存）在數據機的緩衝器中（S33）。數據機的緩衝器是用於在通道解碼操作及/或混合自動重傳請求組合操作期間保存及/或暫時保存當前傳輸的資料及混合自動重傳請求資料的緩衝器，且根據各種示例性實施例，可對應於提取緩衝器及/或內部記憶體的部分區域。反之，如果從傳輸系統傳輸的資料是重新傳輸的資料，則提取保存在外部記憶體中的混合自動重傳請求資料來用於混合自動重傳請求組合操作（S31），將所提取的資料保存（例如，暫時保存）在數據機的緩衝器中，且將重新傳輸的資料與混合自動重傳請求資料進行組合（S32）。可將組合資料保存在緩衝器中（S33）。
對最初傳輸的資料及/或組合資料執行通道解碼操作（S34），且所述通道解碼操作可包括對每一碼塊單元進行迴圈冗餘檢查檢查操作及對每一碼字單元進行迴圈冗餘檢查檢查操作（S35）。參照圖8B，一個碼字包括多個碼塊（例如，CB0至CB2），且與碼塊CB0至CB2對應的迴圈冗餘檢查碼CB CRC以及與碼字對應的迴圈冗餘檢查碼CW CRC可包含於從傳輸系統傳輸的資料中。判斷迴圈冗餘檢查檢查結果是否指示成功（S36）。
碼字單元的混合自動重傳請求資料可基於迴圈冗餘檢查檢查結果而選擇性地保存在外部記憶體中。舉例來說，當執行迴圈冗餘檢查操作的資料是重新傳輸的資料且前面傳輸的混合自動重傳請求資料被保存在外部記憶體中時，在確定迴圈冗餘檢查檢查結果指示成功時，可釋放對保存在外部記憶體中的混合自動重傳請求資料的保存（S38）。相反，當確定迴圈冗餘檢查檢查結果指示有故障時，可將對應於最初傳輸的資料或組合資料的混合自動重傳請求資料保存在外部記憶體中（S37）。
根據以上實施例，由於同時使用碼塊單元的迴圈冗餘檢查碼CB CRC以及碼字單元的迴圈冗餘檢查碼CW CRC，因此可降低對所確定迴圈冗餘檢查檢查結果不準確的混合自動重傳請求資料進行保存的可能性。也就是說，當僅使用碼塊單元的迴圈冗餘檢查碼CB CRC時，儘管所接收資料對應於有故障，然而迴圈冗餘檢查檢查結果可被不準確地判斷為成功。然而，根據本發明概念的至少一個示例性實施例，可基於準確確定的迴圈冗餘檢查檢查結果將混合自動重傳請求資料保存在外部記憶體中。
圖9是示出根據本發明概念至少一個示例性實施例的將碼字單元的混合自動重傳請求資料保存在外部記憶體中的操作的實例的圖。
參照圖9，一個碼字CW可包括多個碼塊CB，且每一碼塊可包括具有某一大小（例如，所期望的小塊大小或小塊長度）的多個小塊SB0~SBm。傳輸系統與接收系統之間的多個混合自動重傳請求通道是基於移動通信標準來定義，且圖9示出其中定義有第一通道ACID 0至第八通道ACID 7的實例，但示例性實施例並非僅限於此。傳輸系統可在第一通道ACID 0至第八通道ACID 7中的每一個上傳輸資料，且接收系統可將請求重新傳輸與第一通道ACID 0至第八通道ACID 7中的每一個對應的資料的回應信號ACK或NAK傳輸至傳輸系統。
根據至少一個示例性實施例，用於保存混合自動重傳請求資料的外部記憶體可包括被分配至所述多個混合自動重傳請求通道（例如，第一通道ACID 0至第八通道ACID 7）的保存空間。舉例來說，與在第一通道ACID 0上接收的碼字CW0及CW1對應的混合自動重傳請求資料可被保存在外部記憶體的區中，且相似地，在外部記憶體中可分配有用於保存與第二通道ACID 1至第八通道ACID 7對應的混合自動重傳請求資料的空間。
當混合自動重傳請求資料在外部記憶體中保存在碼塊單元中及/或小塊單元中時，多個碼字中所包括的碼塊CB0至CBn及/或小塊SB0至SBm可保存在外部記憶體中。
根據本發明概念的至少一個示例性實施例，當外部記憶體被配置成與期望大小（例如，碼字的最大大小）對應的單元時，可不產生及/或可減輕記憶體碎片問題，且因此，外部記憶體可得到高效利用。另外，由於可使用碼字單元的迴圈冗餘檢查檢查結果，因此可提高資料可靠性且可減少對匯流排進行資料存取的次數。當應用小塊單元時，可極大地增加對匯流排進行存取的次數。另外，由於迴圈冗餘檢查資訊不可用於單獨的小塊單元，因此可能會降低資料可靠性且可能會嚴重產生及/或增加記憶體碎片。當應用碼塊單元時，多個碼塊單元根據移動通信規範來構成單個碼字單元。舉例來說，基於移動通信規範，一個碼字可包括32個碼塊。在這種情形中，對匯流排進行存取的次數及記憶體碎片可能會增加且迴圈冗餘檢查結果的確定可能不準確及/或不可靠，這是因為整個碼字並非基於單個碼塊單元。
以下給出根據本發明概念某些示例性實施例的基於超時的混合自動重傳請求控制操作的說明。
圖10A及圖10B是示出根據某些示例性實施例的確定超時的實例的圖。圖10A示出確定靜態超時的實例，且圖10B示出確定動態超時的實例。
當混合自動重傳請求移動器經由共用匯流排存取外部記憶體時，可產生匯流排延遲（例如，因匯流排存取引起的延遲）。超時的概念可用於降低及/或防止因匯流排延遲時間而造成的混合自動重傳請求性能的劣化及/或週邊裝置性能的劣化。舉例來說，由於混合自動重傳請求資料保存及提取操作可因匯流排延遲而被延遲，因此超時可被確定成確保混合自動重傳請求組合的正常性能，且可基於超時確定結果來控制混合自動重傳請求過程。
參照圖10A，混合自動重傳請求資料提取/保存操作可開始（提取/保存開始），且在提取/保存操作結束（提取/保存結束）之後，混合自動重傳請求組合操作可開始。為了減少及/或防止提取/保存操作結束定時因匯流排延遲而被長時間延遲，可設定與提取/保存操作開始之後的某一時間對應的提取分配定時，且如果提取/保存操作未在所述提取分配定時內結束，則可確定出現超時。換句話說，如果提取/保存操作未在所期望的提取分配定時週期結束之前結束，則可出現超時。
可使用各種方案來設定用於確定超時的提取分配定時。舉例來說，當在由移動通信標準（例如，長期演變標準）定義的一個傳輸時間間隔（transmit time interval，TTI）（例如，1ms）單位中接收的資料量變化時，從外部記憶體提取的混合自動重傳請求資料的量可發生變化。可檢測在一個傳輸時間間隔時間單位中傳輸及/或接收的資料量且可基於所檢測資料量來設定提取分配定時。舉例來說，可利用軟體元件及硬體元件的組合、通過利用從傳輸系統傳輸的封包中所包含的資訊來分析傳輸時間間隔單位的資料量。
參照圖10B，可根據至少一個示例性實施例來動態地確定超時。舉例來說，可僅在從外部記憶體提取混合自動重傳請求資料的操作中執行動態超時確定，但示例性實施例並非僅限於此，且也可在其他情形中確定動態超時確定。舉例來說，從外部記憶體提取碼字單元的混合自動重傳請求資料的操作可開始（提取開始），且可將所提取的混合自動重傳請求資料保存在數據機的提取緩衝器中。在這種情形中，可通過判斷一個碼字中所包括的多個碼塊中的要用於當前混合自動重傳請求組合操作的碼塊的混合自動重傳請求資料是否被完全保存在提取緩衝器中來確定超時。
舉例來說，在圖10B中，當提取操作開始時，可將一個碼字中所包括的碼塊CB0至CB4依序保存在提取緩衝器中，且在某一時間（例如，期望時間）之後可從第一碼塊CB0開始執行混合自動重傳請求組合操作。在對第三碼塊CB2進行的混合自動重傳請求組合操作開始時，可將第三碼塊CB2的混合自動重傳請求資料正常地且完全地保存在提取緩衝器中。然而，在對第四碼塊CB3進行的混合自動重傳請求組合操作開始時，可能無法完全地提取第四碼塊CB3的混合自動重傳請求資料。在這種情形中，在對第四碼塊CB3進行的混合自動重傳請求組合操作開始時可確定動態超時，且因此，可停止從外部記憶體提取混合自動重傳請求資料的操作以確保在開始對所期望碼塊（例如，CB3）進行混合自動重傳請求處理之前所期望的碼塊保存在提取緩衝器中。
以下給出在混合自動重傳請求資料提取及保存操作中出現超時時的情形中混合自動重傳請求過程的各種實例的說明。
圖11是根據至少一個示例性實施例的用於基於對超時進行的確定來執行混合自動重傳請求過程的混合自動重傳請求處理模組400的實例的方塊圖。
參照圖11，混合自動重傳請求處理模組400可包括混合自動重傳請求組合器410、混合自動重傳請求控制器420、混合自動重傳請求緩衝器控制器430、及混合自動重傳請求移動器440，但並非僅限於此。儘管圖11中未示出，然而如在前述示例性實施例中一樣，在包括混合自動重傳請求處理模組400的數據機外部可設置有用於保存混合自動重傳請求資料的外部記憶體，且在所述數據機中可包括用於保存（例如，暫時保存）所提取的混合自動重傳請求資料的提取緩衝器。
混合自動重傳請求控制器420可包括超時確定器421。超時確定器421可根據至少一個示例性實施例來確定靜態超時及/或動態超時。另外，超時確定器421可基於超時確定結果將用於控制混合自動重傳請求過程的超時控制信號Ctrl_TO提供至混合自動重傳請求組合器410。超時確定器421可基於從數據機及/或混合自動重傳請求處理模組400中所包括的各個元件接收的資訊來確定超時。
舉例來說，為了確定靜態超時，超時確定器421可接收被設定成某一時間值（例如，所期望時間值）的設定資訊Set_TO，並基於設定資訊Set_TO來確定超時（例如，超時週期）。舉例來說，當混合自動重傳請求移動器440開始存取操作（例如，混合自動重傳請求資料提取或保存操作）時，混合自動重傳請求移動器440可將指示存取操作開始的存取訊號Info_acc傳輸至混合自動重傳請求控制器420。如果在存取操作開始之後的與設定資訊Set_TO對應的時間週期期間存取操作未結束，則超時確定器421可確定出現超時。
另外，混合自動重傳請求控制器420可從混合自動重傳請求緩衝器控制器430接收指示完全提取到碼塊的資訊Info_fet，且從混合自動重傳請求組合器410接收用於指示將用於當前混合自動重傳請求組合操作的碼塊的資訊Info_com。超時確定器421可基於資訊Info_fet及資訊Info_com判斷是否完全提取到與將用於當前混合自動重傳請求組合操作的碼塊對應的混合自動重傳請求資料。基於判斷結果，如果未完全提取到用於當前混合自動重傳請求組合操作的混合自動重傳請求資料，則超時確定器421可確定出現超時及/或需要超時，且因此（動態地）產生超時信號Ctrl_TO並將超時信號Ctrl_TO傳輸至混合自動重傳請求組合器410。
圖11所示各種類型的資訊及控制信號僅為實例，且可根據其他示例性實施例使用各種其他方案來執行上述混合自動重傳請求處理。
圖12至圖14是根據某些示例性實施例的在出現超時時的情形中的混合自動重傳請求過程的各個實例的流程圖。在圖12至圖14所示示例性實施例中，可使用根據以上示例性實施例的靜態超時確定操作或動態超時確定操作。
圖12示出根據至少一個示例性實施例的在從外部記憶體提取混合自動重傳請求資料時出現超時的實例。參照圖12，提取保存在外部記憶體中的混合自動重傳請求資料（S41），並（靜態地或動態地）判斷在提取操作中是否出現超時（S42）。
可基於是否出現超時來對從傳輸系統重新傳輸的資料進行不同地處理。舉例來說，當在混合自動重傳請求資料提取操作中出現超時時，並非利用非正常提取的混合自動重傳請求資料執行混合自動重傳請求組合操作，而是可將重新傳輸的資料作為最初傳輸的資料進行處理（S43）。相反，當在混合自動重傳請求資料提取操作中未出現超時時，則可通過利用正常提取的混合自動重傳請求資料執行混合自動重傳請求組合操作來產生組合資料（S44）。
此後，可對作為最初傳輸的資料進行處理的資料或者混合自動重傳請求組合資料執行迴圈冗餘檢查操作（S45）。舉例來說，根據至少一個示例性實施例，可利用碼字單元的迴圈冗餘檢查資訊執行迴圈冗餘檢查操作，但示例性實施例並非僅限於此。可基於迴圈冗餘檢查檢查結果來保存（及/或選擇性地保存）混合自動重傳請求資料（S46）。根據至少一個示例性實施例，可將與碼字對應的且迴圈冗餘檢查檢查結果指示有故障的混合自動重傳請求資料保存在外部記憶體中。
圖13示出根據至少一個示例性實施例的在出現超時時的情形中的混合自動重傳請求過程的另一實例。參照圖13，提取保存在外部記憶體中的碼字單元的混合自動重傳請求資料（S51）、並判斷在提取操作中是否出現超時（S52）。碼字單元的混合自動重傳請求資料可包括多個碼塊單元的混合自動重傳請求資料，且可判斷在依序提取碼塊單元的混合自動重傳請求資料時是否出現超時。
舉例來說，如果在混合自動重傳請求資料提取操作期間未出現超時，則可通過使用正常提取的混合自動重傳請求資料執行混合自動重傳請求組合操作來產生組合資料（S53）。反之，如果在混合自動重傳請求資料提取操作期間出現超時，則可判斷在每一碼塊單元中是否存在正常提取的混合自動重傳請求資料（S54）。
基於判斷結果，如果未正常提取到與重新傳輸的碼塊單元的資料對應的混合自動重傳請求資料（例如，在混合自動重傳請求資料提取期間出現錯誤），則可將重新傳輸的碼塊單元的資料作為最初傳輸的資料進行處理（S55）。反之，如果正常提取到與重新傳輸的碼塊單元的資料對應的混合自動重傳請求資料，則可通過將重新傳輸的碼塊單元的資料與混合自動重傳請求資料進行組合來產生組合資料（S56）。
如上所述，可對正常提取的碼塊執行（及/或選擇性地執行）混合自動重傳請求組合操作，且因此可對通過對所有碼塊執行混合自動重傳請求組合獲得的資料或者通過對某些碼塊執行混合自動重傳請求組合獲得的資料執行迴圈冗餘檢查檢查操作（S57）。可基於迴圈冗餘檢查檢查結果將混合自動重傳請求資料選擇性地保存在外部記憶體中（S58）。
圖14示出根據至少一個示例性實施例的在將組合資料保存在外部記憶體中時出現超時的情形中的混合自動重傳請求過程的實例。
參照圖14，對最初傳輸的資料或使用上述混合自動重傳請求組合操作進行組合的資料執行迴圈冗餘檢查檢查操作，且將迴圈冗餘檢查檢查結果指示有故障的資料（例如，第二混合自動重傳請求資料）保存在外部記憶體（S61）中。可判斷在第二混合自動重傳請求資料保存操作期間是否出現超時（S62）。
基於判斷結果，如果未出現超時，則可執行混合自動重傳請求組合操作以將接著重新傳輸的資料與在外部記憶體中保存的第二混合自動重傳請求資料進行組合（S63）。反之，如果出現超時，則判斷第二混合自動重傳請求資料是否對應於最初傳輸的資料（S64）。
如果第二混合自動重傳請求資料對應於最初傳輸的資料，則在外部記憶體中不存在正常保存的以與接著重新傳輸的資料進行組合的混合自動重傳請求資料，且因此可將接著重新傳輸的資料作為最初傳輸的資料進行處理（S65）。反之，如果第二混合自動重傳請求資料不對應於最初傳輸的資料，則可將前面接收的第一混合自動重傳請求資料保存在外部記憶體中，且因此可執行混合自動重傳請求組合操作以將接著重新傳輸的資料與保存在外部記憶體中的第一混合自動重傳請求資料進行組合（S66）。
在某些示例性實施例中，即使在出現超時時，也將碼塊單元的無效提取及/或保存的混合自動重傳請求資料用於混合自動重傳請求過程。然而，本發明概念的示例性實施例可作出各種修改。舉例來說，可將小塊單元的無效提取及/或保存的混合自動重傳請求資料用於混合自動重傳請求組合操作，或者可使用一個或多個比小塊單元小的位元單元的混合自動重傳請求資料等。
圖15是根據至少一個示例性實施例的混合自動重傳請求處理模組400的方塊圖，用於闡述在出現超時時的情形中的混合自動重傳請求過程的實例。
參照圖11及圖15，混合自動重傳請求處理模組400可包括混合自動重傳請求組合器410、混合自動重傳請求控制器420、混合自動重傳請求緩衝器控制器430、及提取緩衝器450等。為便於解釋起見，在圖15中未說明混合自動重傳請求移動器440，但在某些示例性實施例中可在混合自動重傳請求處理模組400中包括混合自動重傳請求移動器440。提取緩衝器450可保存（例如，暫時保存）在外部記憶體中所保存的混合自動重傳請求資料。根據至少一個示例性實施例，提取緩衝器450可為用於保存混合自動重傳請求資料的一部分的內部記憶體。
混合自動重傳請求組合器410可包括第一選擇器411、組合器412、及第二選擇器413，但並非僅限於此。混合自動重傳請求控制器420可根據至少一個示例性實施例來確定靜態超時及/或動態超時，並基於確定結果（例如，所確定超時週期）將超時控制信號Ctrl_TO提供至混合自動重傳請求組合器410。第一選擇器411可接收某一期望值（例如，與邏輯低0對應的位元值等），從混合自動重傳請求緩衝器控制器430接收混合自動重傳請求資料，並基於超時控制信號Ctrl_TO、回應于超時控制信號Ctrl_TO來選擇性地輸出任一個輸入。儘管在圖15中，為便於說明，第一選擇器411的輸入是位元值單元，然而如前面的示例性實施例中一樣，可提供與一個或多個位單元、小塊單元、及/或碼塊單元對應的資料作為第一選擇器411的輸入。
在出現超時之前，可經由第一選擇器411將混合自動重傳請求資料提供至組合器412。組合器412可將重新傳輸的資料（例如，重新傳輸資料）與混合自動重傳請求資料進行組合以形成組合資料，並將組合資料提供至第二選擇器413的第一輸入端子。可將未執行混合自動重傳請求組合處理的重新傳輸的資料（例如，重新傳輸資料）提供至第二選擇器413的第二輸入端子。
第二選擇器413可回應于重新傳輸控制信號Ctrl_ReTx選擇性地輸出任一個輸入。舉例來說，根據至少一個示例性實施例，在出現超時時的情形中混合自動重傳請求控制器420可控制將接著重新傳輸的資料作為最初傳輸的資料或者重新傳輸的資料進行處理的操作。為此，混合自動重傳請求控制器420可產生重新傳輸控制信號Ctrl_ReTx並將重新傳輸控制信號Ctrl_ReTx提供至第二選擇器413。
如果在提取外部記憶體中所保存的混合自動重傳請求資料時出現超時，則可將重新傳輸的資料作為最初傳輸的資料進行處理。在這種情形中，第二選擇器413可回應于重新傳輸控制信號Ctrl_ReTx來選擇性地輸出未執行混合自動重傳請求組合的資料（例如，重新傳輸的資料/重新傳輸資料）。反之，如果未出現超時或在超時出現之前，可使用正常提取的混合自動重傳請求資料來執行混合自動重傳請求組合操作。在這種情形中，第二選擇器413可回應于重新傳輸控制信號Ctrl_ReTx選擇性地輸出已執行混合自動重傳請求組合的資料（例如，組合資料）。
可經由混合自動重傳請求緩衝器控制器430將從第二選擇器413輸出的資料保存（及/或暫時保存）在提取緩衝器450中。可對保存在提取緩衝器450中的資料執行碼字單元的迴圈冗餘檢查檢查操作，且基於迴圈冗餘檢查檢查結果，可將或可不將保存在提取緩衝器450中的資料移動至外部記憶體。
圖16是根據至少一個示例性實施例的用於基於通信網路結構將混合自動重傳請求資料保存在內部記憶體及/或外部記憶體中的混合自動重傳請求處理模組500的實例的方塊圖。
參照圖16，混合自動重傳請求處理模組500可包括混合自動重傳請求控制器510、混合自動重傳請求緩衝器控制器520、混合自動重傳請求移動器530、及內部記憶體540等。儘管圖16中未示出，然而根據某些示例性實施例，混合自動重傳請求處理模組500可進一步包括用於將混合自動重傳請求資料與重新傳輸的資料進行組合的混合自動重傳請求組合器。
4G網路（例如，長期演變網路）大部分情況下使用一個或兩個分量載波（component carrier，CC），且在某些情形中，可使用更大數目的分量載波。舉例來說，先進長期演變通信系統可經由五個或更多個分量載波傳輸資料，且每一分量載波可包括多個（例如，八個）並行的混合自動重傳請求過程。
對於混合自動重傳請求過程來說，要保存的混合自動重傳請求資料的量與被啟動的分量載波的數目成比例地增加。當使用外部記憶體時，匯流排複雜性會增大且功耗也會增加。由此，根據本發明概念的至少一個示例性實施例，當被啟動的分量載波的數目等於或小於某一數目（例如，所期望的數目或閾值數目）時，可將混合自動重傳請求資料保存在數據機中所包括的內部記憶體540中，且因此可減小因匯流排複雜性增大及功耗增加而引起的性能劣化。當被啟動的分量載波的數目大於某一數目時，混合自動重傳請求資料可選擇性地保存在設置在數據機外部的外部記憶體中。
如圖16所說明，混合自動重傳請求控制器510可包括模式確定器511，模式確定器511使用指示被啟動的分量載波的數目的分量載波資訊Info_CC來選擇混合自動重傳請求資料保存模式。從傳輸系統傳輸的封包可包括關於混合自動重傳請求過程所分配到的分量載波的資訊，且可通過在組合的軟體與硬體操作中對封包中所包含的資訊進行分析來產生分量載波資訊Info_CC。混合自動重傳請求控制器510可基於分量載波資訊Info_CC來輸出用於控制混合自動重傳請求緩衝器控制器520的緩衝器控制信號Buf。另外，混合自動重傳請求控制器510可基於分量載波資訊Info_CC來輸出用於控制從外部記憶體提取混合自動重傳請求資料或將混合自動重傳請求資料保存在外部記憶體中的操作的提取/保存控制信號FSC。
以下參照圖17闡述圖16中所說明的混合自動重傳請求處理模組500的操作的實例。圖17是示出根據至少一個示例性實施例的其中將保存在內部記憶體540中的混合自動重傳請求資料移動至外部記憶體的實例的概念圖。圖17示出其中如果一個分量載波被啟動，則將混合自動重傳請求資料保存在內部記憶體540中、且如果兩個或更多個分量載波被啟動則將混合自動重傳請求資料移動至外部記憶體中的實例。
參照圖17，一個分量載波可包括多個混合自動重傳請求通道（例如，第一通道ACID 0至第八通道ACID 7等），且在第一傳輸時間間隔中傳輸的、與第一混合自動重傳請求通道ACID 0至第八混合自動重傳請求通道ACID 7的碼字CW0至CW1對應的混合自動重傳請求資料可被保存在內部記憶體540中。內部記憶體540可進一步包括用於保存從外部記憶體提取的混合自動重傳請求資料的空間。
當如上所述經由一個分量載波（例如，CC0）傳輸資料時，內部記憶體540可保存混合自動重傳請求資料。此後，可在第二傳輸時間間隔中將設定從一個分量載波改變成兩個分量載波，可將從傳輸系統重新傳輸的分量載波CC0的資料與保存在內部記憶體540中的混合自動重傳請求資料進行組合，且可將組合資料移動至外部記憶體。圖17所示示例性實施例示出其中將與第一混合自動重傳請求通道ACID 0的兩個碼字CW0及CW1對應的混合自動重傳請求資料移動至外部記憶體、且因此可將第一混合自動重傳請求通道ACID 0的碼字CW0及CW1從內部記憶體540移除的實例，但示例性實施例並非僅限於此。
可將從傳輸系統傳輸的另一分量載波（例如，CC1）的資料保存及/或暫時保存在內部記憶體540的提取區域中，且可執行根據至少一個示例性實施例的迴圈冗餘檢查檢查操作以將混合自動重傳請求資料保存及/或選擇性地保存在外部記憶體中。
此後，在第三傳輸時間間隔中，可如上所述將多條混合自動重傳請求資料依序移動至外部記憶體。在第三傳輸時間間隔中，可對與第二混合自動重傳請求通道ACID 1的兩個碼字CW0及CW1對應的混合自動重傳請求資料執行混合自動重傳請求處理，且可將基於混合自動重傳請求處理的混合自動重傳請求資料移動至外部記憶體。這樣一來，可將保存在內部記憶體540中的所有混合自動重傳請求資料移動至外部記憶體。當分量載波的數目增加時，也可將混合自動重傳請求資料保存在外部記憶體中。
根據上述示例性實施例，當額外地啟動分量載波以與傳輸系統進行通信時，可在混合自動重傳請求過程中將混合自動重傳請求資料移動至外部記憶體而無需將數據機復位來使混合自動重傳請求資訊初始化，且因此可減輕及/或防止混合自動重傳請求性能的劣化。
圖18是根據本發明概念至少一個示例性實施例的數據機的方塊圖。如圖18所說明，所述數據機可包括混合自動重傳請求處理模組600。根據至少一個示例性實施例，混合自動重傳請求資料可保存在設置在數據機外部的外部記憶體601中。混合自動重傳請求處理模組600可包括混合自動重傳請求控制器610、混合自動重傳請求緩衝器控制器620、及第一混合自動重傳請求移動器631及第二混合自動重傳請求移動器632，但並非僅限於此。在闡述圖18中所說明的混合自動重傳請求處理模組600的配置及操作時，本文中不再對以上已在前述示例性實施例中給出的說明予以贅述。
參照圖18，根據某些示例性實施例，混合自動重傳請求處理模組600包括第一混合自動重傳請求移動器631及第二混合自動重傳請求移動器632以減少及/或防止混合自動重傳請求資料提取操作與混合自動重傳請求資料保存操作之間的衝突。舉例來說，第一混合自動重傳請求移動器631可執行將混合自動重傳請求資料保存在外部記憶體601中的操作，且第二混合自動重傳請求移動器632可執行從外部記憶體601提取混合自動重傳請求資料的操作。根據至少一個示例性實施例，可減少及/或防止混合自動重傳請求資料提取操作與混合自動重傳請求資料保存操作之間的衝突，且因此可減小與用於存取外部記憶體601的共用匯流排相關聯的匯流排延遲。與前述示例性實施例相同或相似，圖18中所說明的混合自動重傳請求處理模組600可基於碼字單元的迴圈冗餘檢查檢查結果及/或超時確定結果來執行混合自動重傳請求過程。
圖19是示出根據本發明概念至少一個示例性實施例的其中數據機700以軟體方式執行混合自動重傳請求過程的實例的方塊圖。
可使用硬體與軟體的組合來執行混合自動重傳請求處理模組的上述各種功能。為了以軟體方式執行混合自動重傳請求處理模組的上述各種功能的至少一部分，數據機700可包括中央處理器710及工作記憶體720。工作記憶體720可為非暫時性電腦可讀儲存媒體且可被配置成各種類型的非暫時性儲存媒體中的一種，例如，隨機存取記憶體（random access memory，RAM）、非易失性記憶體（例如，快閃記憶體記憶體）、唯讀記憶體（read-only memory，ROM）、電可擦除可程式設計唯讀記憶體（electrically erasable programmable read-only memory，EEPROM）、磁片儲存裝置（magnetic disc storage device）等。工作記憶體720可儲存包括用於執行每一功能的程式（例如，電腦可讀指令）的一個或多個模組。舉例來說，工作記憶體720可儲存錯誤檢查模組721、超時確定模組722、模式確定模組723、及提取/保存控制模組724等。然而，上述模組僅為實例，且工作記憶體720可僅儲存圖19中所說明的模組的一部分或者進一步儲存與混合自動重傳請求處理相關的其他模組。
可通過使用至少一個處理器執行工作記憶體720的各個模組來執行根據示例性實施例的各種功能。舉例來說，可通過執行錯誤檢查模組721來執行碼字單元的迴圈冗餘檢查檢查操作及碼塊單元的迴圈冗餘檢查檢查操作，且可通過執行提取/保存控制模組724而基於迴圈冗餘檢查檢查結果將混合自動重傳請求資料保存在外部記憶體中。可通過執行超時確定模組722來判斷在對外部記憶體進行存取時是否出現超時，可通過執行模式確定模組723來確定與資料通信相關的各種模式（例如，基於被啟動的分量載波的數目的通信模式），且因此可控制混合自動重傳請求資料保存操作。
圖20是根據本發明概念至少一個示例性實施例的集成有數據機晶片的功能的應用處理器的方塊圖。圖20所示應用處理器可因其集成有數據機的功能而被稱為數據機應用處理器（modem application processor，ModAP）。
參照圖20，應用處理器800可被配置成系統晶片（system on chip，SoC）且包括數據機區塊810、中央處理器核心820、內部記憶體830、及記憶體介面840，但示例性實施例並非僅限於此。與其他示例性實施例中的至少某些示例性實施例相似，數據機區塊810可包括：中央處理器811，用於控制數據機區塊810的總體操作；通道估測器/解映射器812，用於執行通道估測及解映射功能；混合自動重傳請求處理模組813，用於執行混合自動重傳請求處理；以及解碼器814等，但示例性實施例並非僅限於此。混合自動重傳請求處理模組813可包括經由數據機內部匯流排MIBS連接的各種元件，例如，圖20中的混合自動重傳請求移動器815。
中央處理器核心820可通過執行各種程式（例如，電腦可讀指令）來控制應用處理器800的功能。內部記憶體830根據至少一個示例性實施例可暫時保存在外部記憶體801中保存的混合自動重傳請求資料及/或從外部記憶體801提取的混合自動重傳請求資料，或者混合自動重傳請求資料可被分別分配至並保存在內部記憶體830及外部記憶體801中。記憶體介面840可與外部記憶體801進行介面，將從混合自動重傳請求移動器815接收到的混合自動重傳請求資料保存在根據本發明概念某些示例性實施例的外部記憶體801中，以及從外部記憶體801提取混合自動重傳請求資料以將所述混合自動重傳請求資料提供至混合自動重傳請求移動器815。
應用處理器800的各個元件可基於系統匯流排進行互連。舉例來說，可使用例如先進精簡指令集機器公司（Advanced RISC Machine Ltd，ARM Ltd）的先進微控制器匯流排架構（advanced microcontroller bus architecture，AMBA）協定作為系統匯流排的標準匯流排規範。先進微控制器匯流排架構協定的匯流排類型可包括先進高性能匯流排（advanced high-performance bus，AHB）、先進週邊匯流排（advanced peripheral bus，APB）、先進可擴展介面（advanced extensible interface，AXI）、第四代先進可擴展介面（advanced extensible interface 4，AXI4）、先進可擴展介面一致性擴展（AXI coherency extension，ACE）等。舉例來說，在圖20中，系統匯流排被配置成多層式匯流排MLBS(multi-layer bus)且先進可擴展介面用作標準匯流排規範。
根據至少一個示例性實施例，可通過系統匯流排及記憶體介面840來對外部記憶體801進行存取，且在數據機區塊810與應用處理器800的其他元件之間可傳輸及接收關於外部記憶體801存取的各種類型的資訊。舉例來說，中央處理器核心820可經由系統匯流排提供關於外部記憶體佔用的資訊Info_occu，且數據機區塊810可經由系統匯流排提供關於外部記憶體佔用優先權的優先權信息。也就是說，數據機區塊810可基於從中央處理器核心820接收到的資訊來控制是否及/或何時存取外部記憶體，且中央處理器核心820可基於從數據機區塊810接收到的資訊來控制是否及/或何時存取外部記憶體。與圖20中所說明的數據機應用處理器不同，即使在應用處理器及數據機晶片被配置成經由共用匯流排進行互連的單獨半導體晶片時，在應用處理器與數據機晶片之間仍可傳輸及接收各種類型的資訊，且如以上根據某些示例性實施例所述，可基於所述資訊控制對外部記憶體的存取。
使用根據本發明概念的數據機晶片、包括所述數據機晶片的應用處理器、及所述數據機晶片的操作方法，由於混合自動重傳請求資料被高效地保存在內部記憶體及外部記憶體中，因此可減小記憶體大小且可改善混合自動重傳請求性能。
另外，由於在存取外部記憶體的操作中採用超時的概念，因此可減輕及/或防止因共用匯流排的佔用時間長而導致的數據機晶片及週邊裝置的性能劣化。
儘管已參照本發明概念的示例性實施例具體示出並闡述了本發明概念，然而應理解，在不背離以上權利要求的精神及範圍的條件下，可在本文中作出形式及細節上的各種改變。
按照本發明概念的領域中的傳統，以功能塊、單元及/或模組方式來闡述並在圖式中說明各種示例性實施例。所屬領域中的技術人員應理解，這些區塊、單元及/或模組由例如邏輯電路、分立的元件、微處理器、硬接線電路、記憶體元件、配線連接等電子（或光學）電路進行實體實作，這些電路可使用基於半導體的製作技術或其他製造技術形成。在區塊、單元及/或模組通過微處理器或類似處理裝置來實作的情形中，所述微處理器或類似處理裝置可使用軟體（例如，微代碼）進行程式設計以執行本文中所論述的各種功能，且可視需要由固件及/或軟體驅動，從而將微處理器或類似處理裝置變成專用處理器。另外，每一個區塊、單元及/或模組可通過專用硬體來實作，或者實作為用於執行某些功能的專用硬體與用於執行其他功能的處理器（例如，一個或多個經程式設計微處理器及相關聯的電路系統）的組合。另外，所述實施例中的每一個區塊、單元及/或模組可在不背離本發明概念的範圍的條件下被實體地分離成兩個或更多個交互作用的且分立的區塊、單元及/或模組。另外，所述實施例的區塊、單元及/或模組可在不背離本發明概念的範圍的條件下被實體地組合成更複雜的區塊、單元及/或模組。
10‧‧‧通信系統11、301、601、801‧‧‧外部記憶體12‧‧‧週邊裝置100、200、700‧‧‧數據機110、310、410‧‧‧混合自動重傳請求組合器120、320、420、510、610‧‧‧混合自動重傳請求控制器130、360、540、830‧‧‧內部記憶體210‧‧‧類比/數位轉換器220‧‧‧同步檢測器230‧‧‧通道估測器240‧‧‧通道等化器250‧‧‧對數似然比解映射器260、300A、300B、400、500、600、813‧‧‧混合自動重傳請求處理模組270、814‧‧‧解碼器330、430、520、620‧‧‧混合自動重傳請求緩衝器控制器340、440、530、815‧‧‧混合自動重傳請求移動器350、450‧‧‧提取緩衝器411‧‧‧第一選擇器412‧‧‧組合器413‧‧‧第二選擇器421‧‧‧超時確定器511‧‧‧模式確定器631‧‧‧第一混合自動重傳請求移動器632‧‧‧第二混合自動重傳請求移動器720‧‧‧工作記憶體721‧‧‧錯誤檢查模組722‧‧‧超時確定模組723‧‧‧模式確定模組724‧‧‧提取/保存控制模組800‧‧‧應用處理器810‧‧‧數據機區塊811‧‧‧中央處理器812‧‧‧通道估測器/映射器820‧‧‧中央處理器核心840‧‧‧記憶體介面ACID 0~ ACID 7‧‧‧通道Buf‧‧‧緩衝器控制信號CB、CB0~CBn‧‧‧碼塊CB CRC‧‧‧迴圈冗餘檢查碼CW CRC‧‧‧迴圈冗餘檢查碼CC、CC0、CC1‧‧‧分量載波CRC_CW‧‧‧迴圈冗餘檢查檢查結果Ctrl_ReTx‧‧‧重新傳輸控制信號Ctrl_TO‧‧‧超時控制信號CW、CW0、CW1‧‧‧碼字data_ReTx‧‧‧重新傳輸的資料Fetch/save control‧‧‧提取/保存控制信號Info_acc‧‧‧存取訊號Info_ch‧‧‧通道資訊Info_com、Info_fet‧‧‧信息Info_CC‧‧‧分量載波資訊Info_TO‧‧‧超時信息Info_occu‧‧‧關於外部記憶體佔用的資訊MBS‧‧‧數據機匯流排MLBS‧‧‧多層式匯流排MIBS‧‧‧數據機內部匯流排IS1、IS2‧‧‧內部匯流排S11~S15、S21~S25、S31~S38、S41~S46、S51~S58、S61~S66‧‧‧操作SB0~SBm‧‧‧小塊Set_TO‧‧‧設定信息TTI‧‧‧傳輸時間間隔
通過閱讀附圖中所說明的本發明概念的非限制性示例性實施例的更具體說明，本發明概念的上述及其他特徵將顯而易見，在附圖中，所有不同圖中的相同的參考符號指代相同的部件。所述圖式未必按比例繪製，而重點在於說明本發明概念的原理。在附圖中： 圖1是根據本發明概念至少一個示例性實施例的通信系統的方塊圖。 圖2是根據本發明概念至少一個示例性實施例的通信系統的方塊圖。 圖3是根據本發明概念至少一個示例性實施例的數據機晶片的方塊圖。 圖4及圖5是根據本發明概念至少一個示例性實施例的數據機中所包括的混合自動重傳請求處理模組的方塊圖。 圖6及圖7是根據本發明概念至少一個示例性實施例的數據機的操作方法的流程圖。 圖8A及圖8B是示出根據本發明概念至少一個示例性實施例的使用碼字單元的迴圈冗餘檢查檢查結果進行的混合自動重傳請求資料保存操作的實例的圖。 圖9是示出根據本發明概念至少一個示例性實施例的將碼字單元的混合自動重傳請求資料保存在外部記憶體中的操作的實例的圖。 圖10A及圖10B是示出根據本發明概念至少一個示例性實施例的確定超時的實例的圖。 圖11是根據本發明概念至少一個示例性實施例的用於基於超時的確定來執行混合自動重傳請求過程的混合自動重傳請求處理模組的實例的方塊圖。 圖12至圖14是根據本發明概念至少一個示例性實施例的在出現超時時的情形中，混合自動重傳請求過程的各個實例的流程圖。 圖15是根據本發明概念至少一個示例性實施例的混合自動重傳請求處理模組的方塊圖，用於闡述在出現超時時的情形中混合自動重傳請求過程的實例。 圖16是根據本發明概念至少一個示例性實施例的用於基於通信網路結構將混合自動重傳請求資料保存在內部記憶體或外部記憶體中的混合自動重傳請求處理模組的實例的方塊圖。 圖17是示出根據本發明概念至少一個示例性實施例的其中將保存在內部記憶體中的混合自動重傳請求資料移動至外部記憶體的實例的概念圖。 圖18是根據本發明概念至少一個示例性實施例的數據機的方塊圖。 圖19是示出根據本發明概念至少一個示例性實施例的其中數據機以軟體方式執行混合自動重傳請求過程的實例的方塊圖。 圖20是根據本發明概念至少一個示例性實施例的集成有數據機晶片功能的應用處理器的方塊圖。
10‧‧‧通信系統
11‧‧‧外部記憶體
12‧‧‧週邊裝置
100‧‧‧數據機
110‧‧‧混合自動重傳請求組合器
120‧‧‧混合自動重傳請求控制器
CRC_CW‧‧‧迴圈冗餘檢查檢查結果
Info_TO‧‧‧超時信息

Claims (20)

  1. 一種數據機晶片，用於接收資料，所述數據機晶片包括：混合自動重傳請求控制器，被配置成基於與混合自動重傳請求資料中所包括的至少一個碼字單元相關聯的錯誤檢測結果來控制要保存在外部記憶體中的所述混合自動重傳請求資料；混合自動重傳請求移動器，被配置成通過匯流排界面將所述碼字單元的所述混合自動重傳請求資料保存在所述外部記憶體中或從所述外部記憶體提取所述碼字單元的所述混合自動重傳請求資料；以及混合自動重傳請求組合器，被配置成將重新傳輸的資料與從所述外部記憶體提取的所述混合自動重傳請求資料進行組合。
  2. 如申請專利範圍第1項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成基於與多個碼塊單元相關聯的錯誤檢測結果來控制所述混合自動重傳請求移動器將所述混合自動重傳請求資料保存在所述外部記憶體中。
  3. 如申請專利範圍第2項所述的數據機晶片，當從所述多個碼塊單元及所述碼字單元中的至少一個檢測到錯誤時，所述混合自動重傳請求控制器進一步被配置成控制所述混合自動重傳請求移動器將所述混合自動重傳請求資料保存在所述外部記憶體中。
  4. 如申請專利範圍第1項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成基於所述碼字單元的迴圈冗 餘檢查檢查結果來判斷是否保存所述混合自動重傳請求資料。
  5. 如申請專利範圍第4項所述的數據機晶片，所述混合自動重傳請求資料包括多個碼字單元，所述混合自動重傳請求控制器進一步被配置成控制所述混合自動重傳請求移動器將與所述混合自動重傳請求資料的所述多個碼字單元中具有迴圈冗餘檢查錯誤的碼字單元對應的混合自動重傳請求資料保存在所述外部記憶體中。
  6. 如申請專利範圍第1項所述的數據機晶片，進一步包括：提取緩衝器，被配置成保存從所述外部記憶體提取的所述混合自動重傳請求資料；以及混合自動重傳請求緩衝器控制器，被配置成控制所述混合自動重傳請求資料在所述混合自動重傳請求組合器與所述提取緩衝器之間的傳輸。
  7. 如申請專利範圍第1項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當從所述外部記憶體提取所述混合自動重傳請求資料或將所述混合自動重傳請求資料保存在所述外部記憶體中時判斷是否出現超時；以及基於是否出現超時的所述判斷的結果來控制所述混合自動重傳請求組合器的混合自動重傳請求組合操作。
  8. 如申請專利範圍第7項所述的數據機晶片，所述混合 自動重傳請求控制器進一步被配置成：當在所述混合自動重傳請求移動器開始提取所述混合自動重傳請求資料之後的期望時間段內未完整提取到所述混合自動重傳請求資料時，確定出現所述超時；以及當出現所述超時時，控制所述混合自動重傳請求組合器將所述重新傳輸的資料作為最初傳輸的資料進行處理。
  9. 如申請專利範圍第7項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當在混合自動重傳請求過程從所述混合自動重傳請求資料的碼塊單元的資料開始著手之前未完全提取到所述碼塊單元時，確定出現所述超時；以及當出現所述超時時，使用在出現所述超時之前完全提取的碼塊單元的混合自動重傳請求資料來執行所述混合自動重傳請求組合操作。
  10. 如申請專利範圍第7項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當在所述混合自動重傳請求移動器開始保存所述混合自動重傳請求資料之後的期望時間內未完全保存所述混合自動重傳請求資料時，確定出現所述超時；以及當出現所述超時時，控制所述混合自動重傳請求組合器將所述重新傳輸的資料作為最初傳輸的資料進行處理。
  11. 如申請專利範圍第1項所述的數據機晶片，所述混合 自動重傳請求控制器進一步被配置成基於對用於與外部傳輸系統進行資料通信的分量載波的數目進行確定的結果來保存所述混合自動重傳請求資料。
  12. 如申請專利範圍第11項所述的數據機晶片，進一步包括被配置成保存所述混合自動重傳請求資料的內部記憶體，其中所述混合自動重傳請求控制器進一步被配置成：在確定一個分量載波被啟動時，將所述混合自動重傳請求資料保存在所述內部記憶體中；以及在確定兩個或更多個分量載波被啟動時，將所述混合自動重傳請求資料保存在所述外部記憶體中。
  13. 如申請專利範圍第1項所述的數據機晶片，所述混合自動重傳請求移動器被配置成通過與至少一個週邊設備共用的匯流排來存取所述外部記憶體。
  14. 一種數據機晶片，用於存取外部記憶體，所述數據機晶片包括：混合自動重傳請求移動器，被配置成通過與所述外部記憶體之間的匯流排界面將混合自動重傳請求資料保存在所述外部記憶體中或從所述外部記憶體提取所述混合自動重傳請求資料；混合自動重傳請求組合器，被配置成將重新傳輸的資料與從所述外部記憶體提取的所述混合自動重傳請求資料進行組合；以及混合自動重傳請求控制器，被配置成： 當存取所述外部記憶體時，判斷是否出現超時；以及基於是否出現超時的所述判斷的結果來控制所述混合自動重傳請求組合器的混合自動重傳請求組合操作。
  15. 如申請專利範圍第14項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當從所述外部記憶體提取所述混合自動重傳請求資料時，判斷是否出現所述超時；以及在確定出現所述超時時，控制所述混合自動重傳請求組合器跳過對所述重新傳輸的資料與在被完全提取到之前發生所述超時的所述混合自動重傳請求資料的所述混合自動重傳請求組合操作。
  16. 如申請專利範圍第14項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當從所述外部記憶體提取所述混合自動重傳請求資料時，判斷是否出現所述超時；以及在確定出現所述超時時，控制所述混合自動重傳請求組合器對在出現所述超時之前被完全提取到的所述混合自動重傳請求資料的一部分執行所述混合自動重傳請求組合操作。
  17. 如申請專利範圍第14項所述的數據機晶片，所述混合自動重傳請求控制器進一步被配置成：當將所述混合自動重傳請求資料保存在所述外部記憶體中時，判斷是否出現所述超時；以及 在確定出現所述超時時，控制所述混合自動重傳請求組合器跳過對所述重新傳輸的資料與在被完全保存之前發生所述超時的所述混合自動重傳請求資料的所述混合自動重傳請求組合操作。
  18. 一種數據機晶片，包括：內部記憶體，具有比外部記憶體小的儲存容量；以及至少一個處理器，被配置成執行電腦可讀指令以：從傳輸源接收資料的傳輸，所述資料具有至少一個碼字單元的長度；對接收的所述資料執行錯誤修正操作；以及基於對所述資料執行所述錯誤修正操作的結果，將所述資料作為第一混合自動重傳請求資料保存在所述內部記憶體或所述外部記憶體中。
  19. 如申請專利範圍第18項所述的數據機晶片，所述至少一個處理器進一步被配置成通過以下方式保存所述資料：當所述錯誤修正操作的結果指示在所述資料中存在錯誤時，將所述第一混合自動重傳請求資料保存在所述外部記憶體中；以及當所述錯誤修正操作的所述結果指示在所述資料中不存在錯誤時，將所述第一混合自動重傳請求資料保存在所述內部記憶體中。
  20. 如申請專利範圍第18項所述的數據機晶片，所述至少一個處理器進一步被配置成： 從所述外部記憶體提取所述第一混合自動重傳請求資料作為第二混合自動重傳請求資料；判斷在所述提取的期間是否出現超時；將所述第二混合自動重傳請求資料的至少一個碼塊保存在所述內部記憶體中所包括的提取緩衝器中；以及基於所述超時判斷的結果，使用儲存在所述提取緩衝器中的所述第一混合自動重傳請求資料所保存的所述至少一個碼塊將所述第二混合自動重傳請求資料與重新傳輸混合自動重傳請求資料進行組合。
TW106137834A 2016-12-22 2017-11-02 數據機晶片 TWI791468B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160176845A KR20180073229A (ko) 2016-12-22 2016-12-22 Harq 처리를 수행하는 모뎀 칩, 이를 포함하는 어플리케이션 프로세서 및 모뎀 칩의 동작방법
KR10-2016-0176845 2016-12-22
??10-2016-0176845 2016-12-22

Publications (2)

Publication Number Publication Date
TW201824790A TW201824790A (zh) 2018-07-01
TWI791468B true TWI791468B (zh) 2023-02-11

Family

ID=62630791

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137834A TWI791468B (zh) 2016-12-22 2017-11-02 數據機晶片

Country Status (4)

Country Link
US (2) US10158456B2 (zh)
KR (1) KR20180073229A (zh)
CN (1) CN108234088B (zh)
TW (1) TWI791468B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290875B (zh) * 2018-12-10 2023-06-09 深圳市中兴微电子技术有限公司 Harq数据存储管理方法、装置和harq数据缓存器
US11121823B2 (en) 2018-12-10 2021-09-14 Electronics And Telecommunications Research Institute Method and apparatus for hybrid automatic repeat request in non-terrestrial network
CN112311725B (zh) * 2019-07-26 2022-01-11 华为技术有限公司 一种数据处理方法、装置及终端
CN110825263B (zh) 2019-10-31 2021-07-09 厦门天马微电子有限公司 阵列基板及驱动方法、显示面板及触控显示装置
US20230079699A1 (en) * 2021-09-10 2023-03-16 Sequans Communications Sa Systems and methods for efficient harq for nr using limited ddr throughput interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140334638A1 (en) * 2013-05-07 2014-11-13 Tobe Z. Barksdale Modular Headrest-Based Audio System
US20150113360A1 (en) * 2013-10-22 2015-04-23 Hae Chul LEE Device and method for processing harq data selectively using internal and external memories
US20160241362A1 (en) * 2015-02-13 2016-08-18 Samsung Electronics Co., Ltd. Method and system for contiguous harq memory management with memory splitting

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100946894B1 (ko) 2006-09-13 2010-03-09 삼성전자주식회사 무선 통신 시스템에서 복합 자동 재전송버퍼를 동적으로 할당하는 방법 및 장치
US7949012B2 (en) 2007-08-01 2011-05-24 Broadcom Corporation High-speed uplink packet access (HSUPA) cipher multiplexing engine
US20090086657A1 (en) 2007-10-01 2009-04-02 Comsys Communication & Signal Processing Ltd. Hybrid automatic repeat request buffer flushing mechanism
KR101122095B1 (ko) 2009-01-05 2012-03-19 엘지전자 주식회사 불필요한 재전송 방지를 위한 임의접속 기법 및 이를 위한 단말
CN102214144B (zh) * 2010-04-02 2014-03-12 中兴通讯股份有限公司 一种harq存储器的分层管理方法和系统
US8543880B2 (en) * 2010-09-17 2013-09-24 Intel Corporation Techniques for successive refinement of metrics stored for HARQ combining
US9197365B2 (en) 2012-09-25 2015-11-24 Nvidia Corporation Decoding a coded data block
US9204437B2 (en) 2013-02-27 2015-12-01 Qualcomm Incorporated Methods and apparatus for conditional offload of one or more log-likelihood ratios (LLRs) or decoded bits
US9026883B2 (en) 2013-03-13 2015-05-05 Mediatek Singapore Pte. Ltd. Decoding apparatus with adaptive control over external buffer interface and turbo decoder and related decoding method thereof
JP2014229944A (ja) 2013-05-17 2014-12-08 富士通株式会社 信号処理装置、制御方法および通信装置
US9262350B2 (en) 2013-10-14 2016-02-16 Intel Corporation De-interleaving on an as-needed basis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140334638A1 (en) * 2013-05-07 2014-11-13 Tobe Z. Barksdale Modular Headrest-Based Audio System
US20150113360A1 (en) * 2013-10-22 2015-04-23 Hae Chul LEE Device and method for processing harq data selectively using internal and external memories
US20160241362A1 (en) * 2015-02-13 2016-08-18 Samsung Electronics Co., Ltd. Method and system for contiguous harq memory management with memory splitting

Also Published As

Publication number Publication date
CN108234088B (zh) 2021-07-02
US10680762B2 (en) 2020-06-09
US20190089491A1 (en) 2019-03-21
KR20180073229A (ko) 2018-07-02
CN108234088A (zh) 2018-06-29
TW201824790A (zh) 2018-07-01
US10158456B2 (en) 2018-12-18
US20180183549A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
TWI791468B (zh) 數據機晶片
TWI666893B (zh) 使用者設備、數據機晶片以及分配使用者設備下行鏈路混合自動重複要求緩衝器的方法
US8341485B2 (en) Increasing hybrid automatic repeat request (HARQ) throughput
US9225476B2 (en) Dynamic HARQ buffer management
WO2011120298A1 (zh) 一种harq存储器的分层管理方法和系统
TWI445348B (zh) 無線通訊裝置和優化混合自動請求重發緩衝之方法
WO2017185377A1 (zh) 极化Polar码的编译码方法及装置
US9667389B2 (en) Device and method for processing HARQ data selectively using internal and external memories
US20140281843A1 (en) Decoding apparatus with adaptive control over external buffer interface and turbo decoder and related decoding method thereof
US10230501B2 (en) Technique for storing softbits
US11323209B2 (en) Modem chips and receivers for performing hybrid automatic repeat request processing
WO2023082872A1 (zh) 用于配置存储器的方法, 装置和终端
US8537037B2 (en) Adaptive control for efficient HARQ memory usage
TW202234861A (zh) 用於控制器中的錯誤處理的控制方法、其記錄媒體、控制器以及儲存裝置
BR112020011139A2 (pt) método e dispositivo de comunicação sem fio
CN113890673A (zh) 译码方法、译码装置及存储介质
CN118157824A (zh) 基于harq的数据缓存管理方法、设备、存储介质
GB2492126A (en) Dynamically compressing ARQ data based upon available memory