CN102214144A - 一种harq存储器的分层管理方法和系统 - Google Patents

一种harq存储器的分层管理方法和系统 Download PDF

Info

Publication number
CN102214144A
CN102214144A CN2010101565472A CN201010156547A CN102214144A CN 102214144 A CN102214144 A CN 102214144A CN 2010101565472 A CN2010101565472 A CN 2010101565472A CN 201010156547 A CN201010156547 A CN 201010156547A CN 102214144 A CN102214144 A CN 102214144A
Authority
CN
China
Prior art keywords
data
encoding block
block
storage
storage block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101565472A
Other languages
English (en)
Other versions
CN102214144B (zh
Inventor
陶建平
王吉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201010156547.2A priority Critical patent/CN102214144B/zh
Priority to US13/379,690 priority patent/US8583976B2/en
Priority to PCT/CN2010/078079 priority patent/WO2011120298A1/zh
Priority to EP10848757.0A priority patent/EP2434407B1/en
Publication of CN102214144A publication Critical patent/CN102214144A/zh
Application granted granted Critical
Publication of CN102214144B publication Critical patent/CN102214144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明提供了一种HARQ存储器的分层管理方法，包括：所述HARQ存储器包括片上存储器，所述片上存储器包括若干个存储块，每个存储块对应一占用状态位，用于指示所述存储块是否可被覆盖；在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；在对所述编码块的新数据进行校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖。本发明提供了一种HARQ存储器的分层管理系统。

Description

一种HARQ存储器的分层管理方法和系统
技术领域
本发明涉及在现代通信技术，如3G/HSDPA，LTE和WiMax中，所使用的混合自动重传请求(HARQ-Hybrid Automatic Repeat request)的技术中HARQ存储器的分层管理方法和系统。
背景技术
无线通信技术如HSDPA(High Speed Downlink Packet Access，高速下行分组接入)中就开始使用了混合自动重传请求(HARQ)技术。由于无线信道的干扰和衰落的存在，在解码接收的信息出错误时(如CRC(循环冗余校验)进行校验出错)，接收端可以要求发送端重新发送信息到接收端，重发的信息可以同原来的信息一样或不一样。接收端可以利用上次收到的信息和当前重发的信息，把两者结合起来进行解析，以便得到正确的信息。由于要将原来的信息保留下来，以便同下一次的重发信息进行合并处理，这些信息需要使用存储器来保存。
接收端需要使用存储器来存储所有的有错误的信息包，放在HARQ软比特缓冲区(soft bit Buffer)或HARQ存储器内。对于数据速率相对较低的HSDPA，这种用于存放HARQ信息的存储器相对较小，可以用片内SRAM(Static Random Access Memory，静态随机存储器)来实现。当存在高速率数据和多个HARQ进程(Processes)时，这种存储器有时是相当大的。对于LTE技术，数据速率较大，如Category 3，其数据速率为上行50Mbps和下行100Mbps，其下行总的软比特数为1237248个(如表1所示)。若以8个比特来表达一个软比特，支持Category 3需要1.2Mbyte的存储器。片上使用这么大的存储器(SRAM)将使得芯片面积增加而缺乏竞争力。
表1由终端catergory决定的下行物理层参数值(Downlink physical layerparameter values set by UE Category)
UECategory   一个传输时间间隔内最大下行共享信道传输块比特数(Maximumnumber ofDL-SCHtransport blockbits receivedwithin a TTI)   一个传输时间间隔内一个下行共享信道传输块的最大比特数Maximumnumber of bitsof a DL-SCHtransportblock receivedwithin a TTI 总软信道比特数(Totalnumber ofsoft channelbits) 下行空间复用支持的最大层数(Maximumnumber ofsupportedlayers forspatialmultiplexingin DL)
  Category 1   10296   10296   250368   1
  Category 2   51024   51024   1237248   2
  Category 3   102048   75376   1237248   2
  Category 4   150752   75376   1827072   2
  Category 5   302752   151376   3667200   4
为了降低芯片面积，HARQ存储器可以用片外DDR(Double Data RateSDRAM，双倍速率同步动态随机存储器)/SDRAM(Synchronous DynamicRandom Access Memory，同步动态随机存储器)来实现。但片外SDRAM的实现占用了大量的DDR/SDRAM的带宽，不仅如此，大量的片外存储器的存取将直接增加芯片的功耗。因此，现有HARQ存储器亟待改进。
发明内容
本发明要解决的技术问题是提供一种HARQ存储器分层管理方法和系统，降低面积和功耗。
为了解决上述问题，本发明提供了一种HARQ存储器的分层管理方法，包括：
所述HARQ存储器包括片上存储器，所述片上存储器包括若干个存储块，每个存储块对应一占用状态位，用于指示所述存储块是否可被覆盖；
在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；
在对所述编码块的新数据进行校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖。
进一步地，上述方法还可具有以下特点，
接收到编码块的重传数据时，对编码块进行处理，包括：判断所述重传数据的先前数据是否存储在片上存储器中，如果是，从片上存储器中读取所述先前数据，将所述重传数据和其先前数据进行合并得到合并数据；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并得到合并数据。
进一步地，上述方法还可具有以下特点，
所述对编码块的处理还包括：当所述先前数据在片上存储器时，将所述编码块的合并数据存储到所述先前数据所在的存储块；当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；
在对所述编码块的合并数据进行校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
进一步地，上述方法还可具有以下特点，
所述片上存储器每个存储块对应一标签，所述标签中保存所述存储块中存储的编码块的标识信息；
通过如下方式判断所述重传数据的先前数据是否存储在片上存储器中：
接收到编码块的重传数据时，查找是否存在与所述编码块的标识信息对应的标签，如果存在，则所述先前数据存储在片上存储器中，从所述标签对应的存储块中读取所述先前数据。
进一步地，上述方法还可具有以下特点，所述标识信息为编码块的进程号和编码块号。
进一步地，上述方法还可具有以下特点，每个编码块对应一校验状态标识信息，用于指示所述编码块是否通过校验；
接收到编码块的重传数据时，在对编码块进行处理前还包括：
获取所述编码块的校验状态标识信息，当所述校验状态标识信息指示所述编码块通过校验时，跳过所述编码块；否则，对所述编码块进行处理。
进一步地，上述方法还可具有以下特点，还设置一强制处理标识，用于指示是否强制进行合并处理；
当接收到编码块的重传数据时，获取所述编码块的校验状态标识信息前，还包括：
获取所述强制处理标识，如果所述强制处理标识指示强制进行合并处理，则执行对所述编码块的处理；否则，获取所述编码块的校验状态标识信息，根据校验状态标识信息判断是否对编码块进行处理。
进一步地，上述方法还可具有以下特点，所述校验为循环冗余校验。
进一步地，上述方法还可具有以下特点，所述存储块的大小固定，且不小于最大编码块；或者，所述存储块的大小根据编码块的大小定义。
本发明还提供一种HARQ数据分层管理系统，包括HARQ处理器和片上存储器，所述HARQ处理器中包括HARQ控制器，其中：
所述片上存储器包括若干个存储块，每个存储块对应一占用状态位，用于指示所述存储块是否可被覆盖；
所述HARQ控制器，用于在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；还用于将所述编码块的新数据写入信道解码器，接收信道解码器对所述编码块的校验结果，当所述编码块校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖。
进一步地，上述系统还可具有以下特点，所述HARQ处理器还包括判断单元和数据合并处理单元，其中：
所述HARQ控制器，还用于接收到编码块的重传数据时，指示判断单元判断所述重传数据的先前数据是否存储在片上存储器中；
所述判断单元，用于接收到HARQ控制器的指示时，判断所述重传数据的先前数据是否存储在片上存储器中，将判断结果发送给数据合并处理单元；
所述数据合并处理单元，用于当所述重传数据的先前数据存储在片上存储器中时，从片上存储器中读取所述先前数据，将所述重传数据和其先前数据进行合并得到合并数据；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并得到合并数据。
进一步地，上述系统还可具有以下特点，所述HARQ控制器，还用于当所述先前数据在片上存储器时，将所述数据合并处理单元得到的编码块的合并数据存储到所述先前数据所在的存储块；当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；还用于在对所述编码块的合并数据进行校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
进一步地，上述系统还可具有以下特点，所述判断单元中包括标签寄存器和标签比较器，其中：
所述片上存储器每个存储块还对应标签寄存器中的一标签，所述标签中保存所述存储块中存储的编码块的标识信息；
所述标签比较器，用于收到HARQ控制器的指示后，查找是否存在与所述编码块的标识信息对应的标签，将查找结果发送给数据合并处理单元；
所述数据合并处理单元，用于当标签寄存器中存在与所述编码块的标识信息对应的标签时，从所述标签对应的存储块中读取所述编码块的先前数据，将所述重传数据与所述先前数据进行合并；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并。
进一步地，上述系统还可具有以下特点，所述标识信息为编码块的进程号和编码块号。
进一步地，上述系统还可具有以下特点，所述HARQ处理器还包括一校验状态寄存器，其中：
所述校验状态寄存器，用于保存每个编码块的校验状态标识信息，所述校验状态标识信息用于指示所述编码块是否通过校验；
所述HARQ控制器，还用于根据信道解码器对编码块的校验结果设置所述编码块的校验状态标识信息，还用于收到编码块的重传数据时，获取所述编码块的校验状态标识信息，当所述校验状态标识信息指示所述编码块通过校验时，跳过所述编码块；否则，获取所述编码块的先前数据，将重传数据和先前数据进行合并处理。
进一步地，上述系统还可具有以下特点，所述HARQ处理器中还包括强制处理寄存器，用于保存一强制处理标识，该强制处理标识用于指示是否强制进行合并处理；
所述HARQ制器，用于当接收到编码块的重传数据时，获取所述强制处理标识，如果所述强制处理标识指示强制进行合并处理，则将所述重传数据和先前数据进行合并处理；否则，获取所述编码块的校验状态标识信息，根据所述编码块的校验状态标识信息判断是否将重传数据和先前数据进行合并处理。
进一步地，上述系统还可具有以下特点，所述校验为循环冗余校验。
本发明的分层存储方法，提高了片上SRAM的利用率，降低了功耗。
附图说明
图1是一个多核处理器的SOC基带芯片的通用架构；
图2是本发明具有存储器分层的HARQ合并器的架构图；
图3是本发明HARQ的地址、TAG RAM、数据SRAM和SDRAM的示意图；
图4是本发明的分层存储器的写控制逻辑；
图5是本发明的分层存储器的读控制逻辑；
图6是对本发明的分层存储器的控制作进一步描述；
图7是同一CB块在SRAM和SDRAM时示意图。
具体实施方式
本发明提供一种部分片上SRAM和部分片外DDR/SDRAM的分层存储的方法来降低芯片面积和功耗。为了充分利用片上SARM的利用率和片外DDR/SDRAM的大容量和低成本，给出了一种动态存储器分配的实现方法。
本发明以编码块(CB，coded block)为基础，由多个编码块所组成的传输块的处理是在每个编码块处理后再对整个传输块进行总处理(如传输块的CRC校验)。片上SARM可以用于存储多个编码块的软比特数据。
片上SRAM包括多个存储块，每个存储块对应一个标签(Tag)，标签可以用存储器或寄存器来实现。标签用来记录某个存储块中存储的数据的标识信息，比如，标签中可以存储高位地址，用于数据读取时的标签查询。
每个存储块还对应一个占用状态位(CB_used)，它用于指示该存储块是否可以被新数据覆盖。在处理新数据时，如果片上SRAM的某个存储块存有数据，在信道解码器解码后，并且CRC校验正确时，该存储块可以释放，另一个编码块的数据可以占用这部分资源而覆盖该存储块，以提高利用率。该占用状态位(CB_used)即用来指示该存储块是否可以被覆盖。复位时，片上SRAM的所有存储块占用状态位都指示可以被覆盖。
本发明还包含一个编码块CRC状态寄存器(CB_CRC_Statu_Reg)，它用来指示所有编码块的CRC状态。这个状态寄存器由其对应的CRC结果来设置。状态寄存器的位为1表示该编码块CRC错误，为0表示该编码块CRC正确。系统控制中可用编码块CRC状态寄存器来控制重传时的数据处理。在重传时如该位是1，所对应的编码块的处理将正常进行；在重传时如果该位是0，所对应的编码块可以不做处理，从而节省功耗。
本发明还包含一个标签比较器。在数据重传时，新接收编码块的重存数据和保存在存储器中的先前数据要进行合并再对合并后得到的合并数据进行解码。在读取先前数据时，先要检查该先前数据是否是在片上SRAM内，如果在就从片上SRAM读取该数据，如果不在就读取位于片外DDR/SDRAM的数据。在判断该先前数据是否在片上SRAM内时，标签比较器的作用就是给出该先前数据是否在片上SRAM的指示。标签比较器是将该编码块的高位地址与保存在标签存储器或寄存器中的标签值进行比较，如果有相同值，也就是标签命中(tag hit)，说明该数据位于片上SRAM内；如果表明未命中(tag miss)，即数据不在片上SRAM内，就需要读取在片外DDR/SDRAM的数据。
本发明还包含一个片上读缓冲区(Read Buffer，如FIFO等)。片上读缓冲区的作用是在Tag Miss的情况下，从片外DDR/SDRAM读取上次接收的数据。
本发明还包含一个片上写缓冲区(write buffer，如fifo等)。在编码块的处理过程中，如果片上SRAM的所有存储块的占用状态位都指示不可覆盖(或称为被占用)，控制逻辑将把该编码块所对应的软比特写进片上写缓冲区。片上写缓冲区再将这部分数据写到片外DDR/SDRAM。
本发明还包含一个数据合并处理单元，它的作用是用来合并编码块的重传数据和先前数据。
本发明还包含一个总体控制器，用于处理整个传输块的控制，包含处理新的和重传数据、数据读写、tag的处里、读写buffer的操作等。
对于片外DDR/SDRAM所对应的编码块也可以像片上SRAM一样设立对应的占用状态位。为了简化设计，也可以不设占用状态位，因为DDR/SDRAM的容量较大，可以给每个编码块指定位置，从而可不用考虑重复使用。
下面通过附图和实施例进一步说明本发明。
图1是一个多核处理器的SOC(System on Chip，系统级芯片或者片上系统)基带芯片的通用架构。在这个特定的例子中，所述SOC基带芯片包括数字信号处理器(DSP)和CPU(如ARM处理器)、DMA(直接存储器访问)、外围设备(peripherals)、Modem加速器、信道解码器(Turbo、CRC等)。HARQ是Modem加速器的一部分，它可以作为总线的控者。SRAM是片上存储器。
如图2所示为具有存储器分层的HARQ合并器的架构图。从图中可以看出，接收的数据，这里是指从射频接收的I，Q数据，经过ADC(数模转换)、滤波、和前处理如信道估计、MIMO、均衡器等产生出LLR(对数似然比)的软比特，并存储在缓冲器(Buffer)中。HARQ合并器根据对当前进程和CB块的起始地址、数据块大小和状态(新数据或重转数据)等来产生控制信号，从缓冲器读取软比特数据。
HARQ合并器同信道解码器(Decoder)有接口，HARQ合并器传递LLR软比特到信道解码器，信道解码器将CRC结果返回到HARQ合并器。
HARQ同外部SRAM、DDR/SDRAM的联系是通过总线接口来完成的，比如ARM AXI(Advanced extensible Interface，先进的高速可扩展接口)总线，也可以是专用总线。
其中，HARQ合并器包括HARQ处理器和片上存储器，其中，HARQ处理器进一步包括HARQ控制器(HARQ Controller)、占用状态位寄存器、判断单元(包括标签寄存器和标签比较器)、数据合并处理单元、编码块CRC状态寄存器、片上写缓冲区、片上读缓冲区，其中：
片上存储器包括多个存储块，每个存储块对应一占用状态位，该占用状态位用于指示该存储块是否可以被覆盖；占用状态位保存在占用状态位寄存器中；
每个存储块还对应标签存储器中的一标签，标签中保存片上存储器的存储块中存储的编码块的标识信息，该标识信息可以为编码块的高位地址，比如编码块的进程号和编码块号；
编码块CRC状态寄存器用于保存每个编码块的CRC状态标识信息，所述CRC状态标识信息用于指示编码块是否通过CRC校验；
所述HARQ控制器，用于进行HARQ处理，在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；还用于将所述编码块的新数据写入信道解码器，接收信道解码器对所述编码块的CRC校验结果，当所述编码块CRC校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖；
其中，所述HARQ控制器，还用于接收到编码块的重传数据时，指示判断单元判断所述重传数据的先前数据是否存储在片上存储器中；
所述判断单元，用于接收到HARQ控制器的指示时，判断所述重传数据的先前数据是否存储在片上存储器中，将判断结果发送给数据合并处理单元；
所述数据合并处理单元，用于当所述重传数据的先前数据存储在片上存储器中时，从片上存储器中读取所述先前数据，将所述重传数据和其先前数据进行合并得到合并数据；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并得到合并数据。
所述HARQ控制器，还用于当所述先前数据在片上存储器时，将所述数据合并处理单元得到的编码块的合并数据存储到所述先前数据所在的存储块；当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；还用于在对所述编码块的合并数据进行CRC校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
所述判断单元中包括标签寄存器和标签比较器，其中：
所述片上存储器每个存储块还对应标签寄存器中的一标签，所述标签中保存所述存储块中存储的编码块的标识信息；
所述标签比较器，用于收到HARQ控制器的指示后，查找是否存在与所述编码块的标识信息对应的标签，将查找结果发送给数据合并处理单元；
所述数据合并处理单元，用于当标签寄存器中存在与所述编码块的标识信息对应的标签时，从所述标签对应的存储块中读取所述编码块的先前数据，将所述重传数据与所述先前数据进行合并；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并。所述编码块的标识信息为编码块的进程号和编码块号。
所述HARQ控制器，还用于根据信道解码器对编码块的CRC校验结果设置所述编码块的CRC状态标识信息，还用于收到编码块的重传数据时，获取所述编码块的CRC状态标识信息，当所述CRC状态标识信息指示所述编码块通过CRC校验时，跳过所述编码块；否则，获取所述编码块的先前数据，将重传数据和先前数据进行合并处理。
所述HARQ处理器中还包括强制处理寄存器，用于保存一强制处理标识，该强制处理标识用于指示是否强制进行合并处理；
所述HARQ制器，用于当接收到编码块的重传数据时，获取所述强制处理标识，如果所述强制处理标识指示强制进行合并处理，则将所述重传数据和先前数据进行合并处理；否则，获取所述编码块的CRC状态标识信息，根据所述编码块的CRC状态标识信息判断是否将重传数据和先前数据进行合并处理。
图3是对HARQ的地址、TAG RAM、数据SRAM和SDRAM的描述。HARQ的CB块的物理地址的划分，其中Tag部分将存于Tag RAM中，数据存于数据RAM(SRAM或DDR/SDRAM)中，如图3中所示。
每个HARQ进程的CB块的物理地址可由HARQ进程号(process ID)、CB块号和CB块长度所组成。为了简化说明，假设给每个CB分配最大的CB块长度(下面我们可以看到，CB块的长度可以不同)。进程号(processID)、CB块号可构成构成CB的TAG。当CB块的数据存储在SRAM时，相应的TAG就存于TAG RAM中。当CB块的数据存储在片外SDRAM时，不需要TAG。
图4描述的是本发明的分层存储器的写控制逻辑。
步骤401，以接收的新数据为例，控制逻辑在处理一个编码块时，先查看占用状态位寄存器，判断片上SRAM中是否有可以被覆盖的存储块；
步骤402，如果有可被覆盖的存储块，说明找到了没有占用的位置，转入步骤403；如果SRAM上没有可以被覆盖的存储块，即片上SRAM所有存储块都被占用，转到步骤406；
步骤403，对应该HARQ process的CB块的高位地址被锁进标签寄存器中，并置相应占用状态位(CB_used)为1，表明SRAM的该存储块被占用。
步骤404，接收的软比特数据可以写入片上SRAM的对应存储块中，同时该数据也可以写到解码器(Turbo)的输入buffer中供解码使用。
步骤405，在解码器对该CB块的解码完成后，再进行CRC校验，在完成CRC校验之后，执行如下操作：
对编码块CRC状态寄存器(CB_CRC_Statu_Reg)相应的位进行置位，如果CRC通过，则设为0，如果CRC错误，则设为1；
对占用状态位(CB_used)进行更新：如CRC通过，则设为0，如果CRC错误，则设为1。
到此，该CB块的处理完成，可转到下个CB块的处理。
步骤406，进入此步，说明片上SRAM都已占用，该CB块的数据要写到WB(写buffer)中并由WB将数据打入外部DDR/SDRAM。CB块的数据还可以写到解码器(Turbo)的输入buffer中供解码使用。在解码器对该CB块的解码完成后，再进行CRC校验，在完成CRC校验之后，执行如下操作：
对编码块CRC状态寄存器(CB_CRC_Statu_Reg)相应的位进行置位，如果CRC通过，则设为0，如果CRC错误，则设为1。
到此，该CB块的处理完成，可转到下个CB块的处理。
图5描述的是本发明的分层存储器的读控制逻辑。以接收的重传数据为例，控制逻辑在处理一个编码块时，需要将新收到的数据和存储在存储器中先前接收的数据(简称先前数据)进行合并。控制电路先要查找先前数据是否在片上SRAM中，如果是，则从片上SRAM中读出该先前数据，否则，从外部DDR/SDRAM中读取该先前数据，步骤如下：
步骤501，接收到重传数据时，将当前CB块的高位地址同标签寄存器中各标签中存储的地址进行比较，如果能找到相同的地址(hit in the Tag寄存器，即标签命中)，说明先前数据保存在片上SRAM中，否则，如果标签未命中(Tag miss)，说明先前数据存在外部DDR/SDRAM中，
步骤502，根据比较结果输出Tag hit信号，该信号用于选择Mux、和从片上SRAM或外部DDR/SDRAM中读取的数据；
步骤503，如果Tag hit信号指示标签命中(Tag hit)，从片上SRAM读取先前数据；
步骤504，如果Tag hit信号指示标签未命中(Tag miss)，通过RB(ReadBuffer)从外部DDR/SDRAM读取先前数据；
步骤505，将重传数据和先前数据进行合并，合并后的数据要送解码器解码、并存放在存储器中，具体存储方法为：
当所述先前数据在片上存储器时，将所述编码块的合并数据存储到所述先前数据所在的存储块；
当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；
在对所述编码块的合并数据进行CRC校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
图6对本发明的分层存储器的控制作进一步描述。
对新数据，每个CB块都要处理；而对重传数据，CRC正确的CB块可以不用处理。新数据处理过程参见图4。对CB的重传数据(参见图5和图4)进行处理时，先查看编码块CRC状态寄存器(CB_CRC_Statu_Reg)的信息(该信息是由CRC模块传送过来的)，如果该CB的CRC正确(比如CRC状态为0)，该CB无需处理；CRC状态为0，说明上次CRC正确，无需处理；如果该CB的CRC错误(比如CRC状态为1)，该CB块要进行处理。
还可以设计一个CB_Force寄存器，强制对重传的数据进行操作。当CB块相应的CB_Force设为1时，该CB块作为出错看待，即便是原来CRC正确的CB块也要再次处理。这可以用于所有CB块的CRC都正确，但传输块(TB)CRC不正确的特殊情况。在CB_Force为0时，该寄存器不起控制作用。
需要说明的是在实施过程中，片上SRAM的存储块大小可以是固定的，如取最大CB块的大小。这种做法可以简化设计，可以在CB开始处理时进行一次Tag的比较，而无需在每次读写时检查TAG，从而降低了这部分的功耗。
片上SRAM的存储块大小可以是不固定的，可根据CB块的大小来定，一般建议初始时进行存储块大小的定义，后续使用时沿用该设置，这样SRAM的存储空间的利用率高(甚至可以全部利用)。这种方法的缺点是在运行的过程中，由于当前进程的CB块的大小在变化，有时会出现这种情况：某个CB块在SRAM中只能保存部分数据(原来定义的存储块的大小小于当前CB块的大小)，其另一部分将要存在外部SDRAM中，由于Tag的存在，这可以自动进行，所以处理上是没有问题的。因为在每次读写时都要对Tag进行比较来判断数据到底是(读、写)在哪个存储器中。这种方法可以充分利用SRAM。需要说明的是，不管是否使用片上SRAM，外部DDR/SDRAM中预留好每个HARQ进程的空间，以保证在SRAM中无法保存的数据，可存到外部DDR/SDRAM中。
图7用一个例子来描述CB块在片上SRAM和片外DDR/SDRAM中的情况。在先前分配的存储块的空间小于当前处理的CB块时，在片上SRAM中只能保留部分数据，其余数据可以写到片外DDR/SDRAM中。由于TAG的比较是实时进行的，每次读写时都会比较Tag值，当有相同TAG时，数据存取在片上SRAM中，否则在片外DDR/SDRAM中。由于可以在一开始就定义不同的存储块的长度，所对应的TAG的位宽可以是不同的，即标签可为编码块的进程号、编码块号和部分编码块长度。
其中，该情况下，接收到新数据或对合并数据进行存储时，查找片上存储器中是否存在可被覆盖的存储块：
当存在可被覆盖的存储块时，将所述编码块的部分数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖，将编码块的其余部分数据存入外部存储器中，在系统中给出编码块的数据是否全部存储在片上存储器中的指示；
当不存在可被覆盖的存储块时，将所述编码块的数据存入片外存储器；
接收到重传数据时：
如果TAG HIT，从片上存储器获取部分数据后，如果系统中指示编码块的数据仅部分存储在片上存储器中，则再从片外存储器获取另外部分数据；
如果TAG MISS，则直接从片外存储器获取数据。
上述各实施例中以对编码块进行CRC校验进行说明，使用其他校验方式时，本发明同样适用。
本发明所针对的数据针对信息处理顺序的不同可以是解速率匹配之前和之后的数据。该发明适合于用硬件实现HARQ，且该硬件实现的HARQ是可以含有可编程或不可编程控制部件。

Claims (17)

1.一种HARQ存储器的分层管理方法，其特征在于，包括：
所述HARQ存储器包括片上存储器，所述片上存储器包括若干个存储块，每个存储块对应一占用状态位，用于指示所述存储块是否可被覆盖；
在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；
在对所述编码块的新数据进行校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖。
2.如权利要求1所述的方法，其特征在于，
接收到编码块的重传数据时，对编码块进行处理，包括：判断所述重传数据的先前数据是否存储在片上存储器中，如果是，从片上存储器中读取所述先前数据，将所述重传数据和其先前数据进行合并得到合并数据；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并得到合并数据。
3.如权利要求2所述的方法，其特征在于，
所述对编码块的处理还包括：当所述先前数据在片上存储器时，将所述编码块的合并数据存储到所述先前数据所在的存储块；当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；
在对所述编码块的合并数据进行校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
4.如权利要求2或3所述的方法，其特征在于，
所述片上存储器每个存储块对应一标签，所述标签中保存所述存储块中存储的编码块的标识信息；
通过如下方式判断所述重传数据的先前数据是否存储在片上存储器中：
接收到编码块的重传数据时，查找是否存在与所述编码块的标识信息对应的标签，如果存在，则所述先前数据存储在片上存储器中，从所述标签对应的存储块中读取所述先前数据。
5.如权利要求4所述的方法，其特征在于，所述标识信息为编码块的进程号和编码块号。
6.如权利要2所述的方法，其特征在于，每个编码块对应一校验状态标识信息，用于指示所述编码块是否通过校验；
接收到编码块的重传数据时，在对编码块进行处理前还包括：
获取所述编码块的校验状态标识信息，当所述校验状态标识信息指示所述编码块通过校验时，跳过所述编码块；否则，对所述编码块进行处理。
7.如权利要求6所述的方法，其特征在于，还设置一强制处理标识，用于指示是否强制进行合并处理；
当接收到编码块的重传数据时，获取所述编码块的校验状态标识信息前，还包括：
获取所述强制处理标识，如果所述强制处理标识指示强制进行合并处理，则执行对所述编码块的处理；否则，获取所述编码块的校验状态标识信息，根据校验状态标识信息判断是否对编码块进行处理。
8.如权利要求1、2、3、6或7所述的方法，其特征在于，所述校验为循环冗余校验。
9.如权利要求1、2、3、6或7所述的方法，其特征在于，所述存储块的大小固定，且不小于最大编码块；或者，所述存储块的大小根据编码块的大小定义。
10.一种HARQ数据分层管理系统，其特征在于，包括HARQ处理器和片上存储器，所述HARQ处理器中包括HARQ控制器，其中：
所述片上存储器包括若干个存储块，每个存储块对应一占用状态位，用于指示所述存储块是否可被覆盖；
所述HARQ控制器，用于在接收到编码块的新数据时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的新数据存入所述存储块并将所述存储块的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的新数据存入片外存储器；还用于将所述编码块的新数据写入信道解码器，接收信道解码器对所述编码块的校验结果，当所述编码块校验通过时，将所述编码块的新数据所在的存储块对应的占用状态位设置为可覆盖。
11.如权利要求10所述的系统，其特征在于，
所述HARQ处理器还包括判断单元和数据合并处理单元，其中：
所述HARQ控制器，还用于接收到编码块的重传数据时，指示判断单元判断所述重传数据的先前数据是否存储在片上存储器中；
所述判断单元，用于接收到HARQ控制器的指示时，判断所述重传数据的先前数据是否存储在片上存储器中，将判断结果发送给数据合并处理单元；
所述数据合并处理单元，用于当所述重传数据的先前数据存储在片上存储器中时，从片上存储器中读取所述先前数据，将所述重传数据和其先前数据进行合并得到合并数据；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并得到合并数据。
12.如权利要求11所述的系统，其特征在于，
所述HARQ控制器，还用于当所述先前数据在片上存储器时，将所述数据合并处理单元得到的编码块的合并数据存储到所述先前数据所在的存储块；当所述先前数据在片外存储器时，查找片上存储器中是否存在可被覆盖的存储块，当存在可被覆盖的存储块时，将所述编码块的合并数据存入所述存储块并将所述存储块对应的占用状态位设置为不可覆盖；当不存在可被覆盖的存储块时，将所述编码块的合并数据存入片外存储器；还用于在对所述编码块的合并数据进行校验通过时，将所述编码块的合并数据所在的存储块对应的占用状态位设置为可覆盖。
13.权利要求11或12所述的系统，其特征在于，所述判断单元中包括标签寄存器和标签比较器，其中：
所述片上存储器每个存储块还对应标签寄存器中的一标签，所述标签中保存所述存储块中存储的编码块的标识信息；
所述标签比较器，用于收到HARQ控制器的指示后，查找是否存在与所述编码块的标识信息对应的标签，将查找结果发送给数据合并处理单元；
所述数据合并处理单元，用于当标签寄存器中存在与所述编码块的标识信息对应的标签时，从所述标签对应的存储块中读取所述编码块的先前数据，将所述重传数据与所述先前数据进行合并；否则，从片外存储器中读取与所述重传数据对应的先前数据，将所述重传数据与所述先前数据进行合并。
14.如权利要求13所述的系统，其特征在于，所述标识信息为编码块的进程号和编码块号。
15.如权利要求11所述的系统，其特征在于，所述HARQ处理器还包括一校验状态寄存器，其中：
所述校验状态寄存器，用于保存每个编码块的校验状态标识信息，所述校验状态标识信息用于指示所述编码块是否通过校验；
所述HARQ控制器，还用于根据信道解码器对编码块的校验结果设置所述编码块的校验状态标识信息，还用于收到编码块的重传数据时，获取所述编码块的校验状态标识信息，当所述校验状态标识信息指示所述编码块通过校验时，跳过所述编码块；否则，获取所述编码块的先前数据，将重传数据和先前数据进行合并处理。
16.如权利要求15所述的系统，其特征在于，所述HARQ处理器中还包括强制处理寄存器，用于保存一强制处理标识，该强制处理标识用于指示是否强制进行合并处理；
所述HARQ制器，用于当接收到编码块的重传数据时，获取所述强制处理标识，如果所述强制处理标识指示强制进行合并处理，则将所述重传数据和先前数据进行合并处理；否则，获取所述编码块的校验状态标识信息，根据所述编码块的校验状态标识信息判断是否将重传数据和先前数据进行合并处理。
17.如权利要求10、11、12、15或16所述的系统，其特征在于，所述校验为循环冗余校验。
CN201010156547.2A 2010-04-02 2010-04-02 一种harq存储器的分层管理方法和系统 Active CN102214144B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201010156547.2A CN102214144B (zh) 2010-04-02 2010-04-02 一种harq存储器的分层管理方法和系统
US13/379,690 US8583976B2 (en) 2010-04-02 2010-10-25 Hierarchy management method and system for HARQ memory
PCT/CN2010/078079 WO2011120298A1 (zh) 2010-04-02 2010-10-25 一种harq存储器的分层管理方法和系统
EP10848757.0A EP2434407B1 (en) 2010-04-02 2010-10-25 Hierarchy management method and system for harq memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010156547.2A CN102214144B (zh) 2010-04-02 2010-04-02 一种harq存储器的分层管理方法和系统

Publications (2)

Publication Number Publication Date
CN102214144A true CN102214144A (zh) 2011-10-12
CN102214144B CN102214144B (zh) 2014-03-12

Family

ID=44711334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010156547.2A Active CN102214144B (zh) 2010-04-02 2010-04-02 一种harq存储器的分层管理方法和系统

Country Status (4)

Country Link
US (1) US8583976B2 (zh)
EP (1) EP2434407B1 (zh)
CN (1) CN102214144B (zh)
WO (1) WO2011120298A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103595513A (zh) * 2012-08-15 2014-02-19 重庆重邮信科通信技术有限公司 一种harq数据存取方法及装置
CN104753652A (zh) * 2013-12-26 2015-07-01 联芯科技有限公司 混合自动重传请求的实现方法及装置
CN108234088A (zh) * 2016-12-22 2018-06-29 三星电子株式会社 调制解调器芯片及调制解调器芯片的操作方法
CN111181696A (zh) * 2018-11-13 2020-05-19 深圳市中兴微电子技术有限公司 信道数据的处理方法和计算机存储介质

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202887175U (zh) * 2012-07-27 2013-04-17 上海晨思电子科技有限公司 缓冲储存装置的控制器
KR102064890B1 (ko) 2013-10-22 2020-02-11 삼성전자 주식회사 내부 및 외부 메모리를 선택적으로 사용하는 harq 데이터 처리 장치 및 그 처리 방법
CN104753653B (zh) * 2013-12-31 2019-07-12 中兴通讯股份有限公司 一种解速率匹配的方法、装置和接收侧设备
EP3105873B1 (en) * 2014-02-14 2019-05-08 Telefonaktiebolaget LM Ericsson (publ) Technique for storing softbits
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
KR102515924B1 (ko) * 2016-04-19 2023-03-30 에스케이하이닉스 주식회사 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
US10067903B2 (en) 2015-07-30 2018-09-04 SK Hynix Inc. Semiconductor device
KR102260369B1 (ko) 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
KR102358177B1 (ko) 2015-12-24 2022-02-07 에스케이하이닉스 주식회사 제어회로 및 제어회로를 포함하는 메모리 장치
US10862630B2 (en) 2015-02-13 2020-12-08 Samsung Electronics Co., Ltd Method and system for contiguous HARQ memory management with memory splitting
DE102015110027B4 (de) 2015-06-23 2017-01-12 Intel IP Corporation Kommunikationsvorrichtung und verfahren zum speichern von daten
CN106411479B (zh) * 2015-07-31 2019-06-18 联芯科技有限公司 基于harq技术的数据接收端及其数据传输方法
US10582754B2 (en) 2017-03-08 2020-03-10 Toly Management Ltd. Cosmetic container
CN109245860B (zh) * 2017-04-28 2020-03-20 华为技术有限公司 数据处理方法和数据处理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1992580A (zh) * 2005-12-26 2007-07-04 中兴通讯股份有限公司 一种混合自动请求重传接收装置
CN101366225A (zh) * 2005-11-01 2009-02-11 诺基亚公司 Hsupa harq处理冲刷
US20090228755A1 (en) * 2008-02-22 2009-09-10 Sequans Communications Method and system for memory management in a harq communications system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6947052B2 (en) * 2001-07-13 2005-09-20 Texas Instruments Incorporated Visual program memory hierarchy optimization
KR100846345B1 (ko) * 2006-06-29 2008-07-15 삼성전자주식회사 광대역무선접속 통신시스템에서 하이브리드 에이알큐메모리 제어 장치 및 방법
CN100574169C (zh) 2007-04-30 2009-12-23 重庆重邮信科通信技术有限公司 Harq技术数据缓存的设计方法及其电路
TW200908603A (en) * 2007-05-04 2009-02-16 Amicus Wireless Technology Co Ltd System and method for performing a HARQ operation in an OFDM-based receiver
US9160496B2 (en) * 2007-06-29 2015-10-13 Qualcomm Incorporated Methods and apparatus for H-ARQ process memory management
US7797605B2 (en) * 2007-08-28 2010-09-14 Beceem Communications Inc. Managing storage of HARQ packets
KR101450759B1 (ko) * 2008-07-07 2014-10-16 삼성전자주식회사 무선 통신시스템에서 복합 재 전송 데이터를 결합하는 방법및 장치
EP2380301A2 (en) * 2008-12-18 2011-10-26 Telefonaktiebolaget LM Ericsson (publ) Dynamic harq buffer management
CN102208966B (zh) * 2010-03-30 2014-04-09 中兴通讯股份有限公司 一种harq合并器和harq数据存储方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101366225A (zh) * 2005-11-01 2009-02-11 诺基亚公司 Hsupa harq处理冲刷
CN1992580A (zh) * 2005-12-26 2007-07-04 中兴通讯股份有限公司 一种混合自动请求重传接收装置
US20090228755A1 (en) * 2008-02-22 2009-09-10 Sequans Communications Method and system for memory management in a harq communications system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103595513A (zh) * 2012-08-15 2014-02-19 重庆重邮信科通信技术有限公司 一种harq数据存取方法及装置
CN104753652A (zh) * 2013-12-26 2015-07-01 联芯科技有限公司 混合自动重传请求的实现方法及装置
CN104753652B (zh) * 2013-12-26 2018-08-03 联芯科技有限公司 混合自动重传请求的实现方法及装置
CN108234088A (zh) * 2016-12-22 2018-06-29 三星电子株式会社 调制解调器芯片及调制解调器芯片的操作方法
CN108234088B (zh) * 2016-12-22 2021-07-02 三星电子株式会社 调制解调器芯片及调制解调器芯片的操作方法
CN111181696A (zh) * 2018-11-13 2020-05-19 深圳市中兴微电子技术有限公司 信道数据的处理方法和计算机存储介质

Also Published As

Publication number Publication date
US20130013970A1 (en) 2013-01-10
CN102214144B (zh) 2014-03-12
EP2434407B1 (en) 2017-08-09
WO2011120298A1 (zh) 2011-10-06
US8583976B2 (en) 2013-11-12
EP2434407A1 (en) 2012-03-28
EP2434407A4 (en) 2016-06-22

Similar Documents

Publication Publication Date Title
CN102214144B (zh) 一种harq存储器的分层管理方法和系统
CN102208966B (zh) 一种harq合并器和harq数据存储方法
CN100574169C (zh) Harq技术数据缓存的设计方法及其电路
CN102271033B (zh) 实现混合自动重传请求内存动态调度的方法及装置
CN102158330B (zh) Harq合并存储空间的处理方法及装置
CN109756308B (zh) 选择性使用内部和外部存储器处理harq数据的装置和方法
CN102186193A (zh) 误检测判决方法及装置
US20200178273A1 (en) Uplink grant-free transmission method in URLLC, terminal side device and network side device
EP3105873B1 (en) Technique for storing softbits
US11323209B2 (en) Modem chips and receivers for performing hybrid automatic repeat request processing
CN102170649A (zh) Pdcch盲检测装置方法及装置
CN103098411A (zh) 用于为harq联合而存储的度量的连续改进的技术
CN102215097B (zh) 一种管理混合自动重传请求缓存的方法及装置
CN103595513A (zh) 一种harq数据存取方法及装置
WO2017193281A1 (zh) 数据发送方法、数据接收方法及发送设备与接收设备
CN103378941B (zh) 用于无线通信系统的循环冗余校验方法和装置
CN116746246A (zh) 确定混合自动重传请求确认harq-ack码本的方法及装置
CN114415946A (zh) 解速率匹配的方法及装置、终端设备、芯片及存储介质
CN101902300A (zh) 译码设备及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151119

Address after: Dameisha Yantian District of Shenzhen City, Guangdong province 518085 Building No. 1

Patentee after: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Patentee before: ZTE Corporation

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20111012

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Hierarchical management method and system for HARQ (Hybrid Automatic Repeat Request) storage

Granted publication date: 20140312

License type: Common License

Record date: 20190619

EE01 Entry into force of recordation of patent licensing contract