CN108231551A - 半导体装置的制作方法 - Google Patents

半导体装置的制作方法 Download PDF

Info

Publication number
CN108231551A
CN108231551A CN201710851861.4A CN201710851861A CN108231551A CN 108231551 A CN108231551 A CN 108231551A CN 201710851861 A CN201710851861 A CN 201710851861A CN 108231551 A CN108231551 A CN 108231551A
Authority
CN
China
Prior art keywords
layer
silicone
crosslinked
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710851861.4A
Other languages
English (en)
Inventor
刘朕与
张庆裕
林进祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108231551A publication Critical patent/CN108231551A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C08G77/16—Polysiloxanes containing silicon bound to oxygen-containing groups to hydroxyl groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/48—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • C08G77/50—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages
    • C08G77/52—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms by carbon linkages containing aromatic rings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/70—Siloxanes defined by use of the MDTQ nomenclature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C09D183/08—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen, and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/22—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen
    • C08G77/26—Polysiloxanes containing silicon bound to organic groups containing atoms other than carbon, hydrogen and oxygen nitrogen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/80—Siloxanes having aromatic substituents, e.g. phenyl side groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供一种半导体装置及其制作方法，包含形成硅基树脂于基板上。在多种实施例中，硅基树脂包含硝基苯甲基。在一些实施例中，进行烘烤制程以交联硅基树脂。之后图案化交联的硅基树脂，并采用图案化的交联的硅基树脂作为蚀刻掩模，并蚀刻下方层。在多种例子中，以射线源照射交联的硅基树脂，使交联的硅基树脂解交联。在一些实施例中，采用有机溶液移除解交联的硅基树脂。

Description

半导体装置的制作方法
技术领域
本发明实施例关于半导体装置的制作方法，更特别关于部份微影制程的材料组成。
背景技术
电子产业对较小与较快的电子装置的需求增加，且电子装置同时提供大量的复杂功能。综上所述，半导体产业的持续趋势为制作低成本、高效能、与低能耗的集成电路。通过缩小半导体的集成电路尺寸(如最小结构尺寸)可达这些远程目标，进而改良产能与降低相关成本。然而缩小尺寸也会增加集成电路制程的复杂性。为了实现半导体集成电路与装置的持续进展，需要在半导体制程与技术上具有类似进展。
举例来说，一般微影制程可包含形成图案化的光阻层于硬掩模层上。接着可进行蚀刻制程，其采用图案化的光阻层作为蚀刻掩模并蚀刻硬掩模层，以将图案转移至硬掩模层。后续步骤可将图案转移至基板。随着集成电路尺寸持续缩小，光阻层亦缩小而面临新的挑战。在一些例子中，光阻图案变的较窄且较高，而高深宽比造成光阻图案易于崩塌。此外，光阻层厚度缩小至不足以将光阻图案充份地转移至下方层。在一些情况下，上述问题可能来自于光阻层的抗蚀刻性不足。多种双层或多层(如三层)光阻结构已用于实施成像薄层，其可克服上述的一或多个问题。然而在至少一些状况下，移除双层或多层光阻结构的一或多层时，亦可能蚀刻(即损伤)下方层。
如此一来，现有技术无法完全满足所有方面。
发明内容
本发明一实施例提供的半导体装置的制作方法，包括：形成硅基树脂于基板上，其中硅基树脂包含硝基苯甲基；进行烘烤制程，以交联硅基树脂；图案化交联的硅基树脂，并采用图案化的交联的硅基树脂作为蚀刻掩模，且蚀刻下方层；以射线源照射交联的硅基树脂，以解交联硅基树脂；以及采用有机溶液移除解交联的硅基树脂。
附图说明
图1是一些实施例中，多层光阻结构的剖视图。
图2A、2B、与2C是一些实施例中，图案化的多层光阻结构的剖视图。
图3与4是一些实施例中，烘烤步骤之前与之后的材料组成。
图5与6是一些实施例中，以射线源照射之前与之后的材料组成。
图7是多种实施例中，半导体制程方法的流程图。
图8A至8H是依据图7的方法制作与处理的装置于中间阶段的剖视图。
【符号说明】
BL 底层
ML 中间层
PR 光阻
302 烘烤步骤
502 紫外线
700 方法
702、704、706、712、714、716、718、720 步骤
800 半导体装置
802 基板
804 底抗反射涂层
804A 图案化的底抗反射涂层
806 中间层材料层
806' 硬掩模层
806A 图案化的硬掩模层
808 光阻层
810 光掩模
812、825 射线
827 溶液
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一结构于第二结构上的叙述包含两者直接接触，或两者的间隔有其他额外结构而非直接接触。此外，本发明的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
亦应注意的是，本发明实施例可用于制作平面的基体金氧半场效晶体管、平面或垂直的多栅晶体管(如鳍状场效晶体管装置、环绕式栅极装置、Ω-栅极装置、或Π-栅极装置)、应力半导体装置、绝缘层上硅装置、部份耗尽绝缘层上硅装置、完全耗尽绝缘层上硅装置、或本技术领域已知的其他装置。此外，此处所述的实施例可用于形成P型及/或N型装置。本技术领域中具有通常知识者应理解，本发明实施例利于形成半导体装置的其他实施例。
本发明关于半导体装置的制作方法，更特别关于部份微影制程的材料组成。在一般的微影图案化制程中，形成光阻层于硬掩模层上，并依集成电路设计布局图案化光阻层。接着采用图案化光阻层作为蚀刻掩模，并蚀刻硬掩模层以将图案转移至硬掩模层。后续步骤可将图案转移至基板。随着集成电路尺寸持续缩小，光阻层亦缩小而面临新的挑战。在一些例子中，光阻图案变的较窄且较高，而高深宽比造成光阻图案易于崩塌。此外，光阻层厚度缩小至不足以将光阻图案充份地转移至下方层。在一些情况下，上述问题可能来自于光阻层的抗蚀刻性不足。
用于双层与多层制程中的含硅材料，可成功实施薄成像层并克服一或多个上述问题(如图案崩塌、抗蚀刻性不足、与类似问题)。在双层结构中，含硅光阻层可形成于底抗反射涂层上。含硅光阻比现有光阻具有更高的抗蚀刻性，因此不必跟现有光阻一样厚。在多层或三层结构中，薄光阻层可形成于含硅的底抗反射涂层(或硬掩模)上，而含硅的底抗反射涂层形成于下方的底抗反射涂层上。在一些实施例中，含硅的底抗反射涂层可形成于有机的下方层(如旋转涂布碳的下方层)上。薄光阻层可用于图案化含硅的底抗反射涂层，接着采用图案化的含硅的底抗反射涂层图案化下方的底抗反射涂层。在多种实施例中，三层如光阻、含硅的底抗反射涂层、与下方的底抗反射涂层的形成方法，均可采用旋转涂布制程或化学气相沉积制程。
上述双层与三层结构得益于含硅材料的高密度，其来自成份中的单体与分子的交联能力。以图1为例，三层结构中每一层所用的材料如图示。举例来说，一些例子中的光阻PR可包含具有一或多个碳、氢、与氧的材料。如图1所示，以KrF激光作为射线源(248nm)或以ArF激光作为射线源(193nm)所用的光阻材料不同。虽然附图提供光阻材料与射线源的一些例子，但在不偏离本发明范畴的情况下亦可采用其他种类的光阻材料与射线源(比如极紫外线或电子束)。在一些例子中，含硅层可称作中间层ML，而中间层ML包含的材料具有一或多个硅、氢、与氧。在一些更详细的例子中，中间层ML可包含OR1基键结至硅，其中O为氧而R1包含有机取代如甲基、乙基、或芳基。含硅材料的单体可非常不稳定，而成份OR1基易于水解，即单体中的OR1可取代为羟基。在一些例子中，这些含硅单体可反应形成交联结构。在多种例子中，移除含硅材料的溶剂(比如烘干制程)后，易于发生上述水解与交联。在一些例子中，中间层ML可包含旋转涂布玻璃层。在一些例子中，下方的底抗反射层可称作底层BL，其中底层BL包含的材料具有一或多个碳、氢、与氧。在一些例子中，底层BL可包含酚醛树脂。在一些实施例中，底层BL可包含旋转涂布碳层。
图1所示的三层结构与其材料的挑战之一，是难以控制相邻层状物(比如光阻PR与中间层ML，以及中间层ML与底层BL)之间的蚀刻选择性。特别的是如图2A、2B、与2C图2A、2B、与2C所示，与图1类似的三层结构的主要挑战，为如何移除中间层ML而不损伤下方基板。举例来说，此例的基板可包含低介电常数膜(比如氧化物层)，其对酸与碱(如湿蚀刻制程)及蚀刻电浆(如干蚀刻制程)非常敏感。举例来说，可先图案化光阻PR如图2A所示，接着将光阻PR的图案依序转移至中间层ML与底层BL如图2B所示，且转移图案的方法可为湿蚀刻制程及/或干蚀刻制成。之后可采用湿蚀刻制程及/或干蚀刻制程移除中间层ML，如图2C所示。然而在至少一些例子中，移除中间层ML的步骤亦蚀刻下方的基板(如低介电常数膜)，即损伤下方基板。换言之，在有效移除中间层ML时非常难以避免损伤下方的基板。虽然此例中下方的基板具有低介电常数膜，但其他种类的下方的基板材料仍可能发生类似的基板损伤。
本发明实施例比现有技术具有更多优点，但应理解其他实施例可具有不同优点，下述内容不必说明所有优点，且所有实施例不需具有特定优点。一般而言，本发明实施例提供替代的中间层材料组成与其相关方法。多种实施例中替代的中间层材料组成与其相关方法，可让之前交联的中间层ML解交联，因此解交联的中间层ML易于去除(比如以溶剂)而不会损伤下方的基板层。
如图3与4所示的一些实施例，替代的中间层材料组成可包含硅基树脂，其具有硝基苯甲基作为交联基。在一些实施例中，硅基树脂包含硅氧烷主链。在多种例子中，硝基苯甲基可包含烷链、C4-C20的芳环、氢、羟基、烷氧基、胺、硝基、氰基、亚硝酰基、异氰基、及/或硫醇基。在一些实施例中，硅基树脂的重均分子量介于约1000至约20000之间。在一些实施例中，替代的中间层材料组成亦包含发色团。在一些例子中，替代的中间层材料组成一开始可溶于溶剂中(见图3)，且在烘烤步骤302之后转为不溶于溶剂中(图4)。换言之，替代的中间层材料组成因烘烤而交联。如图5与6所示的一些实施例，替代的中间层材料组成开始交联而不溶于溶剂中(见图4与5)，经紫外线502照射后解交联(见图6)。举例来说，以波长约150nm至300nm的光源照射替代的中间层材料组成后，可使其解交联。中间层材料组成解交联后，将转为可溶于溶剂。在一些实施例中，解交联的替代的中间层材料组成可由有机溶剂移除，而不会损伤下方的基板材料。
应注意的是本发明实施例的材料组成与方法并不限于特定基板种类、光掩模种类、光阻种类、射线源(如射线波长)、及/或微影系统种类。举例来说，上述材料组成与方法可用于图案化多种基板材料上的结构及/或装置。上述基板可为硅、碳化硅、硅锗、钻石、半导体化合物、或半导体合金，且基板可视情况包含一或多个外延层、可具有应力以增进效能，可包含绝缘层上硅结构、及/或具有其他合适的增进结构。本发明实施例可进一步用于采用反射式光掩模(如用于极紫外线微影)、穿透式光掩模、二元前度光掩模、相移光掩模、以及其他本技术领域已知的其他光掩模的制程。在一些例子中，此处揭露的实施例可应用的制程，其采用多种光阻如聚甲基丙烯酸甲酯、SU-8、极紫外线光阻、正型光阻、负型光阻、或本技术领域已知的其他种类光阻。此外，本发明实施例可应用于多种微影系统/对准机种类，比如接触对准机、近接对准机、投影对准机、或极紫外线微影系统。如此一来，本发明实施例可进一步应用于采用任何种类的射线源(射线波长)的系统，且射线源可为紫外线、深紫外线、极紫外线、或本技术领域已知的其他射线源。
图7是制作半导体的方法700其流程图，其为替代中间层材料组成的多种实施例的一些例示性应用。在方法700之前、之中、与之后可进行额外步骤，且此方法的额外实施例可置换、省略、或调换一些步骤。应注意的是方法700仅为举例，而非用于局限本发明至申请专利范围未限缩的部份。方法700将搭配图A至8H进一步说明如下。
如图7与8A所示，方法700的步骤702提供基板802，其用于制作半导体装置800。在多种实施例中，基板802为半导体晶圆如硅晶圆。此外，一些实施例中的基板802可包含多种层状物，比如形成于半导体基板上的导电层或绝缘层。基板802亦可包含本技术领域已知的多种掺杂设置，端视设计需求而定。基板802亦可包含其他半导体如锗、碳化硅、硅锗、或钻石。在其他实施例中，基板802可包含半导体化合物及/或半导体合金。此外，基板802可视情况包含外延层、可具有应力以增进效能，可包含绝缘层上硅结构、及/或具有其他合适的增进结构。图8A中的半导体装置800亦包含底抗反射涂层804形成于基板802上，以作为三层微影堆叠的底层。在一实施例中，底抗反射涂层804的形成方法为旋转涂布制程后进行烘烤制程。
如图7与8B所示，方法700的步骤704形成替代的中间层材料于底抗反射涂层804上，以形成替代的中间层材料层806。在一实施例中，替代的中间层材料层806其形成方法为旋转涂布制程。举例来说，旋转涂布制程的旋转速度、施液流速、施液时间、与其他参数可控制替代的中间层材料层806其厚度。在形成替代的中间层材料层806于底抗反射涂层804上之后，方法700的步骤706将半导体装置800移动到其他的制程单元以进行后续制程。
在一些实施例中，在形成替代的中间层材料层806于底抗反射涂层804上，并移动半导体装置800以进行后续制程之后，方法700的步骤712烘烤含有底抗反射涂层804与替代的中间层材料层806的基板802。在一些实施例中，在与旋转涂布系统分开的另一制程单元(如烘箱或烘炉)中进行烘烤步骤。在多种实施例中，烘烤步骤装置可移除替代的中间层材料层806中的溶剂，使其干燥固化以形成用于后续蚀刻制程的硬掩模层806'(见图8B)。在一些实施例，干燥移除溶剂的烘烤制程，可启始前述的交联制程。在步骤712的烘烤制程后，硬掩模层806'转为不可溶于溶剂。
方法700的步骤714图案化硬掩模层806'。在一些例子中，图案化硬掩模层806'的方法包含多重步骤，如图8C与8D所示。在图8C中，一实施例的步骤714形成光阻层808于硬掩模层806'上，经由穿过光掩模810的射线812曝光光阻层808，并显影曝光后的光阻层808以形成图案化的光阻层。在多种实施例中，光阻层808可为正型光阻或负型光阻。正型光阻通常不溶于光阻的显影剂中，但射线曝光的部份可溶于显影剂中。负型光阻具有相反特性。举例来说，光掩模810可具有需形成于半导体装置800上的集成电路设计布局图案。射线812可包含深紫外线、极紫外线、电子束、或其他合适射线。如图8D所示，步骤714更包含以图案化的光阻层作为蚀刻掩模并蚀刻硬掩模层，接着移除图案化的光阻层，以保留图案化的硬掩模层806A于底抗反射涂层804上。
方法700的步骤716采用图案化的硬掩模层806A作为蚀刻掩模，并蚀刻底抗反射涂层804。如图8E所示，一实施例的步骤716蚀刻底抗反射涂层804的方法可为湿蚀刻制程、干蚀刻制程、或其他合适的蚀刻制程。在一些实施例中，可采用非等向干蚀刻制程蚀刻底抗反射涂层804，以形成图案化的底抗反射涂层804A。
方法700的步骤718以射线825曝光图案化的底抗反射涂层806A(如替代的中间层组成)，如图8F所示。如前所述，经曝光至射线825后，图案化的硬掩模层806A(如替代的中间层组成)可解交联。图案化的硬掩模层806A(如替代的中间层组成)经解交联后，可转为溶剂可溶的硬掩模层806B。
方法700的步骤720以适当溶剂移除溶剂可溶的硬掩模层806B。在图8G所示的实施例中，步骤720施加溶液827至半导体装置800(比如湿蚀刻制程)。在一些实施例中，溶液827包含有机溶液。在一些例子中，溶液827包含丙酮、醋酸酯、水、上述的组合、或其他合适的有机溶剂。如此一来，溶剂可溶的硬掩模层806B经去交联后的溶解度，可让溶剂827自基板802有效地移除溶剂可溶的硬掩模层806B(见图8H)，而不损伤(如蚀刻)基板802。
如上所述，可在方法700之前、之中、与之后进行额外步骤，且方法的额外实施例可置换、省略、或调换一些步骤。举例来说，一实施例中的基板802为半导体基板，且方法700形成鳍状场效晶体管装置。在此例中，方法700可进一步包含形成多个主动鳍状物于半导体的基板802中。此外，此例的方法700可进一步包含经由图案化的底抗反射涂层804A的开口蚀刻基板802，以形成沟槽于基板802中；将介电材料填入沟槽；进行化学机械研磨制程以形成浅沟槽结构、外延成长及/或使浅沟槽结构凹陷，以形成鳍状主动区。在一些实施例中，方法700包含其他步骤以形成多个栅极、栅极间隔物、掺杂的源极/漏极区、用于栅极/源极/漏极结构的接点、与类似物。在一些实施例中，后续制程可形成多种接点/通孔/线路以及多层内连线结构(如金属层与层间介电物)于基板上，其设置以连接多种结构以形成功能电路。上述功能电路可包含一或多个装置如一或多个鳍状场效晶体管装置。在其他例子中，多层内连线可包含垂直内连线如通孔或接点，以及水平内连线如金属线路。多种内连线结构可采用多种导电材料如铜、钨、及/或硅化物。在一例中，镶嵌制程及/或双镶嵌制程可用以形成铜相关的多层内连线结构。本技术领域中具有通常知识者应理解，在未偏离本发明范畴的情况下可采用中间层材料组成的其他实施例与应用。
本发明实施例比现有技术具有更多优点。应理解上述内容不必说明所有优点，所有实施例不需具有特定优点，且其他实施例可具有不同优点。在一例中，此处所述的实施例包含的方法可改良至少部份的多层光阻结构的图案化与移除，且不损伤(如蚀刻)下方层。举例来说，多种实施例提供替代的中间层材料组成与相关方法，其中先前交联的中间层可经射线源照射曝光而解交联。在上述解交联后，先前不溶的交联的中间层材料组成转为可溶。如此一来，解交联的中间层易于移除(比如以溶剂移除)，而不会损伤下方的基板层。因此本发明实施例可克服至少一些现有光阻组成与方法的多种缺点。
如此一来，本发明一实施例提供半导体装置的制作方法，其包括：形成硅基树脂于基板上。在多种实施例中，硅基树脂包含硝基苯甲基在一些实施例中，对硅基树脂进行烘烤制程以交联硅基树脂。接着图案化交联的硅基树脂，并采用图案化的交联的硅基树脂作为蚀刻掩模，且蚀刻下方层。在多例子中，以射线源照射交联的硅基树脂，以解交联硅基树脂。在一些实施例中，采用有机溶液移除解交联的硅基树脂。
在一些实施例中，上述半导体装置的制作方法中移除解交联的硅基树脂的步骤不会蚀刻基板。
在一些实施例中，上述半导体装置的制作方法更包括：在图案化解交联的硅基树脂前，先形成图案化的光阻层于交联的硅基树脂上；采用图案化的光阻层作为蚀刻掩模，并图案化交联的硅基树脂；以及在图案化交联的硅基树脂后，移除图案化的光阻层。
在一些实施例中，上述半导体装置的制作方法的硅基树脂在烘烤制程前溶于溶剂，在烘烤制程后不溶于溶解，且在射线源照射后溶于溶剂。
在一些实施例中，上述半导体装置的制作方法的硅基树脂包含硅氧烷主链。
在一些实施例中，上述半导体装置的制作方法的硝基苯甲基包含烷链、C4-C20的芳环、氢、羟基、烷氧基、胺、硝基、氰基、亚硝酰基、异氰基、或硫醇基。
在一些实施例中，上述半导体装置的制作方法的硅基树脂的重均分子量介于约1000至约20000之间。
在一些实施例中，上述半导体装置的制作方法的硅基树脂包含发色团。
在一些实施例中，上述半导体装置的制作方法中，照射交联的硅基树脂的射线源波长介于约150nm至300nm之间。
在一些实施例中，上述半导体装置的制作方法的有机溶液包含丙酮、醋酸酯、水、或上述的组合。
在另一实施例中，半导体装置的制作方法包括：形成图案化的不溶材料层于基板上。在一些例子中，采用图案化的不溶材料层作为蚀刻掩模，并蚀刻下方层。在多种实施例中，采用射线源照射图案化的不溶材料层，使其转换成图案化的可溶材料层。在一些实施例中，之后移除图案化的可溶材料层。
在一些实施例中，上述半导体装置的制作方法的图案化不溶材料包含硝基苯甲基。
在一些实施例中，上述半导体装置的制作方法更包括：在形成图案化的不溶材料层于基板上之前，先形成材料层于基板上，其中材料层包含硝基苯甲基；进行烘烤制程使材料层转换成不溶材料层；以及图案化不溶材料层以形成图案化的不溶材料层。
在一些实施例中，上述半导体装置的制作方法的硝基苯甲基包含烷链、C4-C20的芳环、氢、羟基、烷氧基、胺、硝基、氰基、亚硝酰基、异氰基、或硫醇基。
在一些实施例中，上述半导体装置的制作方法采用有机溶剂移除图案化的可溶材料层。
在又一实施例中，半导体装置的制作方法包括形成硬掩模层于底抗反射涂层上。在一些实施例中，图案化硬掩模层，并经由图案化的硬掩模层移除部份的底抗反射涂层。在一些例子中，移除部份的底抗反射涂层之后，以射线源照射图案化的硬掩模层。在一些实施例中，接着采用有机溶剂移除图案化的硬掩模层。
在一些实施例中，上述半导体装置的制作方法更包括：在形成硬掩模层于底抗反射涂层之前，先旋转涂布底抗反射涂层于基板上；形成中间层于底抗反射涂层上；以及烘烤中间层以形成硬掩模层于底抗反射涂层上。
在一些实施例中，上述半导体装置的制作方法移除图案化的硬掩模层的步骤不蚀刻基板。
在一些实施例中，上述半导体装置的制作方法的基板包含低介电常数膜。
在一些实施例中，上述半导体装置的制作方法的硬掩模层包含硝基苯甲基，其中硬掩模层包含硅氧烷主链，且其中硬掩模层的重均分子量介于约1000至约20000之间。
上述实施例的特征有利于本技术领域中具有通常知识者理解本发明实施例。本技术领域中具有通常知识者应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或更动。

Claims (1)

1.一种半导体装置的制作方法，包括：
形成一硅基树脂于一基板上，其中该硅基树脂包含硝基苯甲基；
进行一烘烤制程，以交联该硅基树脂；
图案化交联的该硅基树脂，并采用图案化的交联的该硅基树脂作为一蚀刻掩模，且蚀刻一下方层；
以一射线源照射该交联的硅基树脂，以解交联该硅基树脂；以及
采用一有机溶液移除解交联的该硅基树脂。
CN201710851861.4A 2016-12-15 2017-09-19 半导体装置的制作方法 Pending CN108231551A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662434933P 2016-12-15 2016-12-15
US62/434,933 2016-12-15
US15/628,261 2017-06-20
US15/628,261 US10115585B2 (en) 2016-12-15 2017-06-20 Hardmask composition and methods thereof

Publications (1)

Publication Number Publication Date
CN108231551A true CN108231551A (zh) 2018-06-29

Family

ID=62556338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710851861.4A Pending CN108231551A (zh) 2016-12-15 2017-09-19 半导体装置的制作方法

Country Status (3)

Country Link
US (1) US10115585B2 (zh)
CN (1) CN108231551A (zh)
TW (1) TW201830471A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573519B2 (en) * 2017-09-08 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for performing a photolithography process
KR20210050319A (ko) * 2019-10-28 2021-05-07 삼성전자주식회사 패턴 형성을 위한 포토마스크 세트의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861363B2 (en) * 2002-08-02 2005-03-01 Mems Optical, Inc. Method of making multilevel MEMS structures
US9213234B2 (en) 2012-06-01 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensitive material and method of lithography
US9256133B2 (en) 2012-07-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for developing process
US9028915B2 (en) 2012-09-04 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a photoresist layer
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9012132B2 (en) 2013-01-02 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Coating material and method for photolithography
US9543147B2 (en) * 2013-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist and method of manufacture
US9223220B2 (en) 2013-03-12 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photo resist baking in lithography process
US9146469B2 (en) 2013-03-14 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Middle layer composition for trilayer patterning stack
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
US9536759B2 (en) 2015-05-29 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd Baking apparatus and method

Also Published As

Publication number Publication date
TW201830471A (zh) 2018-08-16
US10115585B2 (en) 2018-10-30
US20180174831A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
EP2279517B1 (en) Methods of forming structures supported by semiconductor substrates
KR100732289B1 (ko) 반도체 소자의 미세 콘택 형성방법
CN104733291A (zh) 用于集成电路图案化的方法
CN104124137B (zh) 半导体器件的形成方法
US9640410B2 (en) Pattern formation method
CN110660733B (zh) 光刻工艺方法和双大马士革工艺方法
US9633847B2 (en) Using sub-resolution openings to aid in image reversal, directed self-assembly, and selective deposition
US20110049680A1 (en) Dual exposure track only pitch split process
WO2013049354A1 (en) Double spacer quadruple patterning with self-connected hook-up
CN107799402A (zh) 二次图形的形成方法
CN107168010B (zh) 光刻掩膜版的制造方法
KR20200063117A (ko) 3층 제거를 위한 화학적 조성물
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
CN108231551A (zh) 半导体装置的制作方法
CN108231548A (zh) 半导体装置的制作方法
TW201438057A (zh) 半導體裝置圖案化結構之製作方法
KR20100102422A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
TW201901806A (zh) 半導體裝置的製作方法
KR20110077484A (ko) 반도체 디바이스의 미세 패턴 형성 방법
KR102507301B1 (ko) 포토리소그래피용 린스액 및 이를 이용한 집적회로 소자의 제조 방법
TWI822307B (zh) 製作選擇閘與字元線的雙重圖案方法
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
CN107731674B (zh) 金属硅化钨栅极制程中多晶硅电阻制作方法及多晶硅电阻
JP2001092152A (ja) 半導体装置の製造方法
KR100299517B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180629

WD01 Invention patent application deemed withdrawn after publication