CN108230977B - 显示设备的时钟恢复系统 - Google Patents

显示设备的时钟恢复系统 Download PDF

Info

Publication number
CN108230977B
CN108230977B CN201711394275.8A CN201711394275A CN108230977B CN 108230977 B CN108230977 B CN 108230977B CN 201711394275 A CN201711394275 A CN 201711394275A CN 108230977 B CN108230977 B CN 108230977B
Authority
CN
China
Prior art keywords
clock signal
clock
delay
option information
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711394275.8A
Other languages
English (en)
Other versions
CN108230977A (zh
Inventor
文龙焕
郑镛益
孔仁锡
金俊镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN108230977A publication Critical patent/CN108230977A/zh
Application granted granted Critical
Publication of CN108230977B publication Critical patent/CN108230977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

公开了显示设备的时钟恢复系统，显示设备的时钟恢复系统包括时钟恢复单元，时钟恢复单元：使用用于恢复时钟信号并且限定占空比的可改变的选项信息，在时钟训练段中生成具有与选项信息对应的占空比的延迟时钟信号，以及输出延迟时钟信号中的一个作为时钟信号。

Description

显示设备的时钟恢复系统
技术领域
本公开涉及显示设备，并且更具体地，涉及显示设备的时钟恢复系统。
背景技术
为了驱动显示面板，显示设备包括时序控制器和源驱动器。
时序控制器传输包括显示数据的传输(Tx)数据。显示设备可包括用于显示面板的多个源驱动器，并且每个源驱动器生成用于使用时序控制器的Tx数据来驱动显示面板的源信号。
时序控制器和源驱动器之间的Tx数据通信可通过多种方式来实现。例如，时序控制器可通过时钟嵌入数据信令(CEDS)将Tx数据传输至源驱动器。CEDS可表示这样的通信方案，在该通信方案中，将Tx数据分封化成具有将时钟嵌入到数据中的格式并且传输分封化的Tx数据。
更具体地，Tx数据可划分为包括时钟的时钟训练段和时钟嵌入到数据中的数据段。
源驱动器使用时钟训练段中的时钟来恢复时钟信号，使用恢复的时钟信号来恢复数据段中的数据，以及使用恢复的时钟信号和数据来输出源信号。
通常，通过源驱动器恢复的时钟信号具有固定的占空比。
因为时钟信号具有固定的占空比，所以源驱动器在支持多种模式或施加多种应用方面具有限制。
发明内容
多个实施方式针对显示设备的时钟恢复系统，显示设备的时钟恢复系统可存储并且提供用于恢复时钟信号并且限定占空比的可改变的选项信息，以及根据选项信息通过源驱动器的时钟恢复单元以不同的占空比恢复时钟信号。
此外，多个实施方式针对显示设备的时钟恢复系统，显示设备的时钟恢复系统可在时钟训练期间将时钟信号恢复成具有对应于选项信息的占空比，并且使用时钟信号的占空比作为选项来表达与时钟信号或数据的恢复有关的附加信息、模式信息和应用信息。
在实施方式中，显示设备的时钟恢复系统可包括：选项源，配置为存储并且提供可改变的选项信息，选项信息用于恢复时钟信号并且限定占空比；时钟恢复单元，配置为接收Tx数据，使用时钟训练段中的时钟生成具有对应于选项信息的占空比的延迟时钟信号，以及输出延迟时钟信号中的一个作为时钟信号。
在另一个实施方式中，显示设备的时钟恢复系统可包括：选项源，配置为存储并且提供可改变的选项信息，选项信息用于恢复时钟信号并且限定占空比；时钟提取单元，配置为接收Tx数据，使用时钟训练段中的时钟输出参考时钟信号，以及根据遮蔽信号确定参考时钟信号的上升点；相位检测器，配置为检测参考时钟信号和反馈时钟信号之间的相位差；电荷泵，配置为：通过执行对应于相位差的上拉操作和下拉操作来提供电压控制信号，以及响应于选项信息控制电压控制信号的电平；以及延迟线路，包括串联连接的多个延迟单元以顺序地延迟参考时钟信号，其中，延迟单元输出对应于参考时钟信号且具有不同相位的延迟时钟信号，延迟时钟信号的占空比由电压控制信号和遮蔽信号确定，反馈时钟信号和时钟信号在延迟时钟信号中选择。
在另一个实施方式中，显示设备的时钟恢复系统可包括：选项源，配置为存储并且提供可改变的选项信息，选项信息用于恢复时钟信号并且限定占空比；时钟提取单元，配置为接收Tx数据，使用时钟训练段中的时钟输出参考时钟信号，以及根据遮蔽信号确定参考时钟信号的上升点；相位检测器，配置为检测参考时钟信号和反馈时钟信号之间的相位差；电荷泵，配置为：执行对应于相位差的上拉操作和下拉操作，以及提供电压控制信号；以及延迟线路，包括串联连接的多个延迟单元以顺序地延迟参考时钟信号，其中，延迟单元输出对应于参考时钟信号且具有不同相位的延迟时钟信号，遮蔽信号、反馈时钟信号和时钟信号在延迟时钟信号中选择，以及用于确定占空比的反馈时钟信号的选择通过选项信息来控制。
附图说明
图1是根据本发明实施方式的时钟恢复系统在其中实施的显示设备的框图。
图2是示出图1的包括时钟恢复单元的源驱动器的框图。
图3是示出与6比特数据对应且具有50：50的占空比的波形图。
图4是示出与6比特数据对应且具有可通过按照4比特选项信息的16个选项基于1DU而改变的占空比的时钟信号的波形图。
图5是示出与6比特数据对应且具有可通过按照3比特选项信息的8个选项基于2DU而改变的占空比的时钟信号的波形图。
图6是示出与6比特数据对应且具有可通过按照3比特选项信息的8个选项基于2DU而改变的占空比的时钟信号。
图7是示出与8比特数据对应且具有可通过按照4比特选项信息的16个选项基于1DU而改变的占空比的时钟信号的波形图。
图8是示出与8比特数据对应且具有可通过按照3比特选项信息的8个选项基于1DU而改变的占空比的时钟信号的波形图。
图9是示出与8比特数据对应且具有可通过按照3比特选项信息的8个选项基于2DU而改变的占空比的时钟信号的波形图。
图10是示出与10比特数据对应且具有可通过按照4比特选项信息的16个选项基于1DU而改变的占空比的时钟信号的波形图。
图11是示出与10比特数据对应且具有可通过按照3比特选项信息的8个选项基于1DU而改变的占空比的时钟信号的波形图。
图12是示出与10比特数据对应且具有可通过按照3比特选项信息的8个选项基于2DU而改变的占空比的时钟信号的波形图。
图13是示出本发明的另一个实施方式的框图。
具体实施方式
在下文中，将参照附图详细描述本发明的实施方式。本说明书和权利要求中使用的术语不限于典型的词典定义，并且必须被解释为与本发明的技术主旨一致的含义和构思。
本说明书中描述的实施方式和附图中示出的配置是本发明的优选实施方式，并且不代表本发明的全部技术构思。因此，在本申请提交时可提供能够替换所述实施方式和配置的各种等同和修改。
图1是根据本发明实施方式的时钟恢复系统在其中实施的显示设备的框图。
根据本发明实施方式的显示设备包括时序控制器100、源驱动器200和显示面板300。
时序控制器100向源驱动器200提供Tx数据CED和选项信息EQ。
Tx数据CED可具有基于CEDS的格式，在该基于CEDS的格式中，时钟嵌入在数据之间并且时钟和数据可具有相同的振幅。
选项信息EQ可存储在非易失存储器(例如，包括在时序控制器100中的EEPROM(未示出))中，并且独立于Tx数据CED通过传输线提供至源驱动器200。在这种情况下，可将时序控制器100或时序控制器100的EEPROM理解为选项源。
在另一个实施方式中，选项源可包括非易失存储器，诸如包括在源驱动器200中的EEPROM(未示出)。在这种情况中，源驱动器200可使用作为选项源的内部EEPROM来操作。
选项信息EQ具有限定要恢复的时钟信号的占空比的值，并且指示可由用户改变的数据。例如，选项信息EQ可表示为包括多个比特(例如2比特或4比特)的数字信息。当数字信息具有3比特时，选项信息EQ可限定8个选项。当数字信息具有4比特时，选项信息EQ可限定16个选项。
显示设备可包括用于时序控制器100和显示面板300的多个源驱动器200。
源驱动器200接收Tx数据CED并且从Tx数据CED恢复时钟信号和数据，并且所述数据包括显示数据和控制数据。源驱动器200使用时钟信号、显示数据和控制数据来驱动源信号Sout，并且向显示面板300提供源信号Sout。
显示面板300可包括诸如液晶(LC)面板、LED面板或OLED面板的平坦显示面板。
源驱动器200可具有图2所示的配置，以恢复时钟信号和数据。
参照图2，源驱动器200包括时钟提取单元210、延迟锁定环路(DLL)220、串行并行转换单元230和锁定检测电路240。
除了图2所示的部件之外，源驱动器200还可包括信号处理单元(未示出)，信号处理单元配置为使用恢复的数据RGB来驱动源信号Sout。然而，本文将省略信号处理单元的配置和描述。
在图2中，时钟提取单元210、DLL 220和锁定检测电路240用于恢复时钟信号，并且串行并行转换单元230用于恢复数据。
串行并行转换单元230使用从延迟线路222提供的作为采样信号SAM的延迟时钟信号对Tx数据CED中包括的串行数据进行采样，并且并行地输出恢复的数据RGB。随后将描述延迟线路222。
DLL 220包括延迟线路222、相位检测器224和电荷泵226。
在本实施方式中，时钟提取单元210、延迟线路222、相位检测器224和电荷泵226对应于时钟恢复单元。
时钟恢复单元接收Tx数据CED、使用时钟训练段中的时钟生成具有与选项信息EQ对应的占空比的延迟时钟信号，并且将延迟时钟信号中的一个作为时钟信号CLK输出。
将更详细地描述时钟恢复单元的操作。
时钟提取单元210输出与Tx数据CED的时钟对应的参考时钟信号CKref。在这种情况下，时钟提取单元210使用作为遮蔽信号MASK的第一延迟时钟信号来确定参考时钟信号CKref的上升点，第一延迟时钟信号从随后描述的延迟线路222的延迟时钟信号DCK1至DCKn中选择。在时钟训练阶段中，时钟提取单元210可在时钟被启用的情况下在遮蔽信号MASK被启用的时间点生成脉冲，以确定参考时钟信号CKref的上升点。由于时钟提取单元210的配置可容易由本领域技术人员实施，所以本文省略其详细描述。
相位检测器224将第二延迟时钟信号用作反馈时钟信号CKfeb、检测时钟提取单元210的参考时钟信号CKref和反馈时钟信号CKfeb之间的相位差并且输出上拉控制信号PU和下拉控制信号PD，其中，第二延迟时钟信号从延迟线路222的延迟时钟信号DCK1至DCKn中选择。
电荷泵226可包括能够执行典型的上拉操作和下拉操作的推拉电路(push-pullcircuit)。电荷泵226通过上拉操作或下拉操作来泵送电荷，并且输出作为电荷泵送结果的电压控制信号Vcont。
更具体地，电荷泵226可通过对应于上拉控制信号PU的电荷泵送操作对电压控制信号Vcont进行推进和提升，或者通过对应于下拉控制信号PD的电荷泵送操作对电压控制信号Vcont进行拉出和降低。
此外，电荷泵226可响应于选项信息EQ来控制电压控制信号Vcont的电平。
为了该操作，电荷泵226可根据选项信息EQ来调整增益，并且响应于上拉控制信号PU和下拉控制信号PD而输出具有与增益对应的电平的电压控制信号Vcont。
更具体地，电荷泵226可配置为：根据选项信息EQ中包含的数字信息的组合结果，基于用于上拉的第一电压和用于下拉的第二电压来控制操作；根据选项信息EQ中包含的数字信息的组合结果，调节上拉控制信号PU和下拉控制信号PD；调节配置为用于电荷泵送的晶体管的输出增益；或者通过电流镜像方法来控制电荷泵送结果。电压控制信号Vcont的电平可通过多种其它方法依据选项信息EQ来控制。然而，本文将省略其详细图示和描述。
延迟线路222包括多个延迟单元DU，该多个延迟单元DU串联连接以顺序地延迟时钟提取单元210的参考时钟信号CKref。延迟线路222的延迟单元DU响应于参考时钟信号CKref输出被延迟为具有不同相位的延迟时钟信号DCK1至DCKn。
在这种情况下，延迟单元DU中的每一个可包括通过CMOS晶体管实现的一对逆变器。延迟单元DU具有针对输入的1UI的单位延迟时间，因此输出具有不同相位的延迟时钟信号DCK1至DCKn。延迟时钟信号DCK1至DCKn的占空比由电压控制信号Vcont确定。也就是说，延迟时钟信号DCK1至DCKn的上升沿由遮蔽信号MASK确定，并且占空比由电压控制信号Vcont确定。
延迟线路222提供延迟时钟信号DCK1至DCKn中的第一延迟时钟信号作为遮蔽信号MASK，提供第二延迟时钟信号作为反馈时钟信号CKfeb，向串行并行转换单元230提供多个延迟时钟信号作为采样信号SAM，以及向用于锁定检测的锁定检测电路240提供一对延迟时钟信号CK1和CK2。第一延迟时钟信号、第二延迟时钟信号、采样信号SAM以及所述一对延迟时钟信号CK1和CK2可配置为包括遮蔽信号MASK、反馈时钟信号CKfeb、采样信号SAM和一对延迟时钟信号CK1和CK2。延迟线路222可输出从延迟时钟信号DCK1至DCKn中选择的一个延迟时钟信号作为恢复的时钟信号CLK。
锁定检测电路240可将Tx数据CED与一对延迟时钟信号CK1和CK2比较。当所述一对延迟时钟信号CK1和CK2对应于预设锁定条件时，锁定检测电路240生成用于锁定时钟信号CLK的恢复的锁定控制信号MBC。
虽然未详细示出，但是锁定控制信号MBC被提供至相位检测器224，并且锁定上拉控制信号PU和下拉控制信号PD，使得稳定地生成时钟信号CLK。
根据本实施方式的配置，时钟信号的占空比可按照多个选项确定。
时钟信号CLK的占空比可由选项信息EQ限定，并且时钟信号CLK具有与选项信息EQ对应的占空比。
从延迟线路222输出的延迟时钟信号DCK1至DCKn的占空比设置成相同的占空比。也就是说，延迟时钟信号DCK1至DCKn具有相同占空比，同时具有不同的相位。因此，从延迟时钟信号DCK1至DCKn中选择的遮蔽信号MASK、采样信号SAM、反馈时钟信号CKfeb和时钟信号CLK可具有相同的占空比，同时具有不同的相位差或相同的相位差。
在下文中，将描述根据本发明实施方式的用于确定时钟信号CLK的占空比的方法。
当在源驱动器200中确定占空比时，如图3所示，时钟信号CLK可具有50：50的占空比比例。图3示出在基于6比特像素数据完成时钟训练之后的时钟信号CLK。在图3中，DMY表示虚比特，CK表示对应于时钟的比特，并且“1”和“0”表示每个比特的逻辑状态。
根据本发明实施方式的时钟信号CLK可具有对应于6比特像素数据和16个选项的占空比，并且占空比可基于一个延迟单位(1UN)而改变。时钟信号CLK可在图4中举例说明。如图4所示，选项信息EQ可设置为4比特，以根据16个选项来改变时钟信号CLK的占空比。
参照图4，用于6比特像素数据的时钟信号CLK的一个周期可总共包括22UI。当时钟信号CLK保持在高电平处的最小宽度被表示成4UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度设置在最小值4UI和最大值19UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P15中的任一个。此外，时钟信号CLK的上升沿可设定在虚比特和时钟之间。
在图4中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是18：82。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是87：13。
在上述配置中，时钟信号CLK的上升沿由遮蔽信号MASK确定。也就是说，参考时钟信号CKref的上升沿应用于延迟时钟信号DCK1至DCKn和时钟信号CLK。延迟时钟信号DCK1至DCKn的上升沿可具有1DU的相位差。
时钟信号CLK的下降沿可由通过选项信息EQ调整的电压控制信号Vcont确定。也就是说，电压控制信号Vcont可响应于选项信息EQ的值而改变成16级的电压电平，并且在此期间从延迟线路222的延迟单元DU输出的延迟时钟信号DCK0至DCKn保持在高电平处，也就是说，时钟信号CLK的占空比可通过16个级进行控制。
时钟信号CLK的上升沿和下降沿按照上述来确定。当通过4比特选项信息EQ基于1UI来控制时钟信号CLK的占空比，时钟信号CLK的占空比可设定为16个选项中的一个。
当响应于6比特像素数据通过3比特选项信息EQ基于1UI来控制时钟信号CLK的占空比时，时钟信号CLK的占空比可设定为图5中的8个选项中的一个。
参照图5，当时钟信号CLK保持在高电平处的最小宽度表示为8UI时，则可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值8UI和最大值15UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图5中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是36：64。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是78：22。
当响应于6比特像素数据通过3比特选项信息EQ基于2UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图6中的8个选项中的一个。
参照图6，当时钟信号CLK保持在高电平处的最小宽度表示为5UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值5UI和最大值19UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图6中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是22：87。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是87：13。
下面，将参照图7至图9描述根据本发明实施方式的响应于8比特像素数据通过选项信息EQ来改变时钟信号CLK的占空比的配置。
参照图7，对应于8比特像素数据的时钟信号CLK的一个周期可总共包括28UI。
当响应于8比特像素数据通过4比特选项信息EQ基于1UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图7中的16个选项中的一个。
参照图7，当时钟信号CLK保持在高电平处的最小宽度表示为7UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值7UI和最大值22UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P15中的任一个。
在图7中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是25：75。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是79：21。
当响应于8比特像素数据通过3比特选项信息EQ基于1UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图8中的8个选项中的一个。
参照图8，当时钟信号CLK保持在高电平处的最小宽度表示为11UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值11UI和最大值18UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图8中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是40：60。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是65：35。
当响应于8比特像素数据通过3比特选项信息EQ基于2UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图9中的8个选项中的一个。
参照图9，当时钟信号CLK保持在高电平处的最小宽度表示为8UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值8UI和最大值22UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图9中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是28：72。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是79：21。
下面，将参照图10至图12描述根据本发明实施方式的响应于10比特像素数据通过选项信息EQ来改变时钟信号CLK的占空比的配置。
参照图10，关于10比特像素数据的时钟信号CLK的一个周期可总共包括24UI。
当响应于10比特像素数据通过4比特选项信息EQ基于1UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图10中的16个选项中的一个。
参照图10，当时钟信号CLK保持在高电平处的最小宽度表示为5UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值5UI和最大值20UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P15中的任一个。
在图10中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是20：80。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是16：84。
当响应于10比特像素数据通过3比特选项信息EQ基于1UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图11中的8个选项中的一个。
参照图11，当时钟信号CLK保持在高电平处的最小宽度表示为9UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值9UI和最大值16UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图11中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是38：62。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是67：33。
当响应于10比特像素数据通过3比特选项信息EQ基于2UI来控制时钟信号CLK的占空比时，时钟信号CLK可设定为图12中的8个选项中的一个。
参照图12，当时钟信号CLK保持在高电平处的最小宽度表示为6UI时，可响应于选项信息EQ将时钟信号CLK的高电平宽度确定在最小值8UI和最大值20UI之间。也就是说，时钟信号CLK的下降沿可设定为位置P0至P7中的任一个。
在图12中，当时钟信号CLK的高电平宽度对应于最小宽度时，时钟信号CLK的占空比比例是25：75。此外，当时钟信号CLK的高电平宽度对应于最大宽度时，时钟信号CLK的占空比比例是84：16。
如图13所示，源驱动器200可配置成使得选项信息EQ提供至延迟线路222，以恢复时钟信号CLK和数据。
在这种情况下，电荷泵226配置为无论选项信息EQ如何都通过上拉或下拉来泵送电荷，并且作为泵送结果输出电压控制信号Vcont。
图13的延迟线路222响应于选项信息EQ选择第二延迟时钟信号，即，延迟时钟信号DCK1至DCKn中的反馈时钟信号CKfeb。延迟时钟信号DCK1至DCKn的占空比由反馈时钟信号CKfeb来确定。这可指示电荷泵226的电压控制信号Vcont响应于参考时钟信号CKref和反馈时钟信号CKfeb之间的相位差而改变，并且，延迟线路222的延迟时钟信号DCK1至DCKn的占空比响应于电压控制信号Vcont的改变而改变。
也就是说，根据图13的实施方式，延迟时钟信号DCK1至DCKn和时钟信号CLK的占空比可由第二延迟时钟信号或反馈时钟信号CKfeb确定，第二延迟时钟信号或反馈时钟信号CKfeb根据选项信息EQ通过延迟线路222被不同地选择。
根据本发明实施方式，在时钟训练期间恢复的时钟信号的占空比可根据选项信息以不同的方式进行改变。可将时钟信号的基于选项信息的占空比识别为并且用作与时钟信号或数据的恢复有关信息。也就是说，时钟信号的占空比可在使用时钟信号的随后处理中用作选项。
根据本发明实施方式的源驱动器可配置为控制与时钟信号的每个占空比的恢复有关的不同功能，或者配置为识别时钟信号的占空比，以及配置为执行预设功能或控制预设操作。
因此，时钟信号的占空比可响应于改变的选项信息EQ而设置为不同的值。因此，源驱动器可支持多种模式，并且可应用于多种应用。
虽然以上描述了多种实施方式，但是本领域技术人员将理解所描述的实施方式仅是示例性的。因此，本文描述的公开内容不应基于所描述的实施方式进行限制。

Claims (17)

1.显示设备的时钟恢复系统，包括：
选项源，配置为存储并且提供可改变的选项信息，所述选项信息用于恢复时钟信号并且限定占空比；以及
时钟恢复单元，配置为接收Tx数据，使用时钟训练段中的时钟生成具有与所述选项信息对应的占空比的延迟时钟信号，以及输出所述延迟时钟信号中的一个作为所述时钟信号，
其中，所述时钟恢复单元响应于与所述Tx数据的时钟对应的参考时钟信号与从所述延迟时钟信号中选择的反馈时钟信号之间的相位差而生成电压控制信号，使用所述选项信息控制所述电压控制信号的电平，以及生成通过所述电压控制信号确定占空比的所述延迟时钟信号。
2.如权利要求1所述的时钟恢复系统，其中，所述选项源包括在提供所述Tx数据的时序控制器中。
3.如权利要求1所述的时钟恢复系统，其中，所述选项源利用包括在时序控制器和源驱动器中的任一个中的非易失存储器来实现。
4.如权利要求1所述的时钟恢复系统，其中，所述选项源包括在提供所述Tx数据的时序控制器中，所述选项信息通过与用于传输所述Tx数据的第一传输线分离的第二传输线从所述时序控制器提供至所述时钟恢复单元。
5.如权利要求1所述的时钟恢复系统，其中，所述选项信息限定为多个比特，以及
响应于所述选项信息的值的改变，所述占空比基于用于生成所述延迟时钟信号的一个或多个延迟单元的延迟时间而改变。
6.如权利要求1所述的时钟恢复系统，其中，所述时钟恢复单元包括：
时钟提取单元，配置为：响应于所述Tx数据的时钟输出所述参考时钟信号，以及使用所述延迟时钟信号中的第一延迟时钟信号作为遮蔽信号以确定所述参考时钟信号的上升点；
相位检测器，配置为将所述延迟时钟信号中的第二延迟时钟信号用作所述反馈时钟信号，以及检测所述参考时钟信号和所述反馈时钟信号之间的相位差；
电荷泵，配置为：通过执行与所述相位差对应的上拉操作和下拉操作来提供所述电压控制信号，以及响应于所述选项信息控制所述电压控制信号的电平；以及
延迟线路，包括串联连接的多个延迟单元以顺序地延迟所述参考时钟信号，其中，所述延迟单元输出与所述参考时钟信号对应的且具有不同相位的延迟时钟信号，以及所述延迟时钟信号的占空比通过所述电压控制信号确定。
7.如权利要求6所述的时钟恢复系统，其中，所述电荷泵通过根据所述选项信息控制上拉操作和下拉操作的增益，控制所述电压控制信号的电平。
8.如权利要求1所述的时钟恢复系统，其中，所述选项信息限定为3比特，以及
所述时钟信号的占空比通过所述选项信息设定为8个选项中的一个。
9.如权利要求1所述的时钟恢复系统，其中，所述选项信息限定为4比特，以及
所述时钟信号的占空比通过所述选项信息设定为16个选项中的一个。
10.如权利要求1所述的时钟恢复系统，其中，所述选项信息限定为多个比特，以及
所述时钟信号的通过所述选项信息设定的占空比与用于生成所述延迟时钟信号的延迟单元中的每一个对应。
11.显示设备的时钟恢复系统，包括：
选项源，配置为存储并且提供可改变的选项信息，所述选项信息用于恢复时钟信号并且限定占空比；以及
时钟恢复单元，配置为接收Tx数据，使用时钟训练段中的时钟生成具有与所述选项信息对应的占空比的延迟时钟信号，以及输出所述延迟时钟信号中的一个作为所述时钟信号，
其中，所述时钟恢复单元根据所述选项信息在所述延迟时钟信号中选择反馈时钟信号，响应于所述反馈时钟信号和与所述Tx数据的时钟对应的参考时钟信号之间的相位差生成电压控制信号，以及生成通过所述电压控制信号控制占空比的所述延迟时钟信号。
12.如权利要求11所述的时钟恢复系统，其中，所述选项信息限定为多个比特，以及
所述占空比响应于所述选项信息的值的改变基于用于生成所述延迟时钟信号的一个或多个延迟单元的延迟时间而改变。
13.如权利要求11所述的时钟恢复系统，其中，所述时钟恢复单元包括：
时钟提取单元，配置为：响应于所述Tx数据的时钟输出所述参考时钟信号，以及使用所述延迟时钟信号的第一延迟时钟信号作为遮蔽信号以确定所述参考时钟信号的上升点；
相位检测器，配置为：将所述延迟时钟信号的第二延迟时钟信号用作所述反馈时钟信号，以及检测所述参考时钟信号和所述反馈时钟信号之间的相位差；
电荷泵，配置为：执行与所述相位差对应的上拉操作和下拉操作，以及提供所述电压控制信号；以及
延迟线路，包括串联连接的多个延迟单元以顺序地延迟所述参考时钟信号，其中，所述延迟单元输出与所述参考时钟信号对应的且具有不同相位的延迟时钟信号，所述第二延迟时钟信号通过所述选项信息来选择，以及所述延迟时钟信号的占空比通过所述第二延迟时钟信号确定。
14.显示设备的时钟恢复系统，包括：
选项源，配置为存储并且提供可改变的选项信息，所述选项信息用于恢复时钟信号并且限定占空比；
时钟提取单元，配置为：接收Tx数据、使用时钟训练段中的时钟输出参考时钟信号、以及根据遮蔽信号确定所述参考时钟信号的上升点；
相位检测器，配置为检测所述参考时钟信号和反馈时钟信号之间的相位差；
电荷泵，配置为：通过执行与所述相位差对应的上拉操作和下拉操作来提供电压控制信号，以及响应于所述选项信息控制所述电压控制信号的电平；以及
延迟线路，包括串联连接的多个延迟单元以顺序地延迟所述参考时钟信号，其中，所述延迟单元输出与所述参考时钟信号对应的且具有不同相位的延迟时钟信号，所述延迟时钟信号的占空比通过所述电压控制信号和所述遮蔽信号确定，所述反馈时钟信号和所述时钟信号在所述延迟时钟信号中选择。
15.如权利要求14所述的时钟恢复系统，其中，所述选项信息限定为多个，以及
响应于所述选项信息的值的改变，所述占空比基于用于生成所述延迟时钟信号的一个或多个延迟单元的延迟时间而改变。
16.显示设备的时钟恢复系统，包括：
选项源，配置为存储并且提供可改变的选项信息，所述选项信息用于恢复时钟信号并且限定占空比；
时钟提取单元，配置为：接收Tx数据、使用时钟训练段中的时钟输出参考时钟信号、以及根据遮蔽信号确定所述参考时钟信号的上升点；
相位检测器，配置为检测所述参考时钟信号和反馈时钟信号之间的相位差；
电荷泵，配置为：执行与所述相位差对应的上拉操作和下拉操作，以及提供电压控制信号；以及
延迟线路，包括串联连接的多个延迟单元以顺序地延迟所述参考时钟信号，其中，所述延迟单元输出与所述参考时钟信号对应的且具有不同相位的延迟时钟信号，所述遮蔽信号、所述反馈时钟信号和所述时钟信号在所述延迟时钟信号中选择，以及用于确定所述占空比的所述反馈时钟信号的选择通过所述选项信息来控制。
17.如权利要求16所述的时钟恢复系统，其中，所述选项信息限定为多个比特，以及
响应于所述选项信息的值的改变，所述占空比基于用于生成所述延迟时钟信号的一个或多个延迟单元的延迟时间而改变。
CN201711394275.8A 2016-12-21 2017-12-21 显示设备的时钟恢复系统 Active CN108230977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160175461A KR20180072170A (ko) 2016-12-21 2016-12-21 디스플레이 장치의 클럭 복원 회로
KR10-2016-0175461 2016-12-21

Publications (2)

Publication Number Publication Date
CN108230977A CN108230977A (zh) 2018-06-29
CN108230977B true CN108230977B (zh) 2023-05-05

Family

ID=62562473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711394275.8A Active CN108230977B (zh) 2016-12-21 2017-12-21 显示设备的时钟恢复系统

Country Status (3)

Country Link
US (1) US10671473B2 (zh)
KR (1) KR20180072170A (zh)
CN (1) CN108230977B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518935B1 (ko) * 2018-07-03 2023-04-17 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102507862B1 (ko) * 2018-07-09 2023-03-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
KR102621926B1 (ko) * 2018-11-05 2024-01-08 주식회사 엘엑스세미콘 인터페이스신호에서 임베디드클럭을 복원하는 클럭복원장치 및 소스드라이버
CN109410881B (zh) * 2018-12-20 2020-06-02 深圳市华星光电技术有限公司 信号传输系统及信号传输方法
KR20210075730A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 클록 복원 회로, 클록 데이터 복원 회로 및 이를 포함하는 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US6081905A (en) * 1998-03-13 2000-06-27 Lucent Technologies Inc. Method and apparatus for generating a clock signal from a plurality of clock phases
US6282210B1 (en) * 1998-08-12 2001-08-28 Staktek Group L.P. Clock driver with instantaneously selectable phase and method for use in data communication systems
CN1666456A (zh) * 2003-05-01 2005-09-07 三菱电机株式会社 时钟数据恢复电路
JP2007325187A (ja) * 2006-06-05 2007-12-13 Nippon Telegr & Teleph Corp <Ntt> Ｃｄｒ回路およびデューティ比制御回路
CN103312344A (zh) * 2012-03-06 2013-09-18 索尼公司 数据接收、发送电路和设备、数据传输系统和接收方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6449017B1 (en) * 1998-12-04 2002-09-10 Ching-Chyi Thomas Chen RGB self-alignment and intelligent clock recovery
US8171332B2 (en) * 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
US8878792B2 (en) * 2009-08-13 2014-11-04 Samsung Electronics Co., Ltd. Clock and data recovery circuit of a source driver and a display device
KR101696458B1 (ko) 2009-12-11 2017-01-16 엘지디스플레이 주식회사 액정표시장치
KR101923718B1 (ko) 2011-12-26 2018-11-29 엘지디스플레이 주식회사 발광제어 드라이버 및 그를 포함한 유기발광 표시장치
KR102011953B1 (ko) 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
KR102129609B1 (ko) 2013-06-25 2020-07-03 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
KR20150026361A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
KR101725193B1 (ko) 2015-08-19 2017-04-11 주식회사 썬다이오드코리아 디스플레이 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494021A (en) * 1982-08-30 1985-01-15 Xerox Corporation Self-calibrated clock and timing signal generator for MOS/VLSI circuitry
US6081905A (en) * 1998-03-13 2000-06-27 Lucent Technologies Inc. Method and apparatus for generating a clock signal from a plurality of clock phases
US6282210B1 (en) * 1998-08-12 2001-08-28 Staktek Group L.P. Clock driver with instantaneously selectable phase and method for use in data communication systems
CN1666456A (zh) * 2003-05-01 2005-09-07 三菱电机株式会社 时钟数据恢复电路
JP2007325187A (ja) * 2006-06-05 2007-12-13 Nippon Telegr & Teleph Corp <Ntt> Ｃｄｒ回路およびデューティ比制御回路
CN103312344A (zh) * 2012-03-06 2013-09-18 索尼公司 数据接收、发送电路和设备、数据传输系统和接收方法
CN104751811A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 显示装置及其驱动方法

Also Published As

Publication number Publication date
KR20180072170A (ko) 2018-06-29
US20180173585A1 (en) 2018-06-21
US10671473B2 (en) 2020-06-02
CN108230977A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN108230977B (zh) 显示设备的时钟恢复系统
US8611484B2 (en) Receiver having clock recovery unit based on delay locked loop
US8878792B2 (en) Clock and data recovery circuit of a source driver and a display device
KR101270916B1 (ko) 클록 데이터 복원 회로 및 디스플레이 디바이스
US10950197B2 (en) Data driver, display device having the same, and method of driving the display device
KR101642833B1 (ko) 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치
CN107769906B (zh) 半导体装置、数据传输系统以及半导体装置的工作方法
US9576550B2 (en) Data interface method and apparatus using de-skew function
US10770026B2 (en) Display device, and source driver and packet recognition method thereof
US9984655B2 (en) Apparatus and method for transmitting display signal having a protocol including a dummy signal and a clock signal
US9300303B2 (en) Method and apparatus for controlling supply voltage of clock and data recovery circuit
KR101438478B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법
US11488521B2 (en) Clock generating circuit for driving pixel
JP5739727B2 (ja) クロック発生回路
US20150279267A1 (en) Phase lock loop based display driver for driving light emitting device and related display apparatus generating internal clock based on external clock
US11791826B2 (en) Clock recovery circuit for display
JP2016021629A (ja) Ｃｄｒ回路及び半導体装置
CN109074780A (zh) 面板驱动系统和源极驱动器
US9071232B2 (en) Integrated circuit with ring oscillator
JP6512835B2 (ja) Ｄｌｌ回路及びディスプレイドライバ
CN110706674A (zh) 时钟恢复装置和源极驱动器
KR101599196B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
KR101546250B1 (ko) 디지털 주파수 검출 방식의 클럭 데이터 복원 장치
KR102223496B1 (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant