CN108173553B - 低频解码集成电路及tpms发射器 - Google Patents

Abstract

本发明实施例提供了一种低频解码集成电路及TPMS发射器，涉及汽车轮胎气压监测技术领域。低频解码集成电路包括：第一放大器，具有第一功耗；第二放大器，与第一放大器电连接，具有大于第一功耗的第二功耗；主控电路，与第一放大器及第二放大器电连接；解码电路，与第二放大器电连接；其中，在第一放大器处于开启状态，第二放大器及解码电路处于关闭状态时，第一放大器用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至主控电路，在主控电路判断所述第一放大信号不满足第一预设条件时，保持第二放大器及解码电路处于关闭状态。设置主控电路，控制第二放大器和解码电路的关或开状态，从而降低功耗，节省电。

Description

低频解码集成电路及TPMS发射器

技术领域

本发明涉及汽车轮胎气压监测技术领域，具体而言，涉及一种低频解码集成电路及TPMS发射器。

背景技术

汽车轮胎气压监测系统TPMS会随着2019年1月1日国家强制标准的实施，在汽车上装配的比例越来越高，成为和ABS、安全气囊并列的主动安全三大件。汽车轮胎气压监测系统TPMS系统包括TPMS发射器和无线接收器两个部分。无线接收器主要作用是接受TPMS发射器的无线信号，并且进行信号处理，对压力和温度异常进行警报。目前TPMS发射器装入汽车轮毂后，无法进行有线通信，不方便进行调试和检测TPMS是否正常工作的缺点。对于安装在汽车轮毂上的TPMS发射器，供电一般是由电池来实现，所以对TPMS发射器的功耗是有严格要求的。

发明内容

本发明的目的在于提供一种低频解码集成电路及TPMS发射器，以改善上述问题。为了实现上述目的，本发明采取的技术方案如下：

第一方面，本发明实施例提供了一种低频解码集成电路，包括：第一放大器，具有第一功耗；第二放大器，与所述第一放大器电连接，具有大于所述第一功耗的第二功耗；主控电路，与所述第一放大器及所述第二放大器电连接；解码电路，与所述第二放大器电连接；其中，在所述第一放大器处于开启状态，所述第二放大器及所述解码电路处于关闭状态时，所述第一放大器用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路，在所述主控电路判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态。在所述主控电路判断所述第一放大信号满足所述第一预设条件时，控制所述第二放大器及所述解码电路处于所述开启状态，以使所述解码电路对所述第二放大器对所述第一放大信号进行放大后获得的第二放大信号进行解码。

进一步地，上述低频解码集成电路还包括定时器和自动增益控制电路。所述自动增益控制电路与所述第一放大器、所述定时器电连接。其中，在所述自动增益控制电路处于所述开启状态时，所述自动增益控制电路将接收到的所述无线低频信号输出至所述第一放大器；所述主控电路开启所述定时器，若所述主控电路检测到所述第一放大信号不满足所述第一预设条件的持续时间超过所述定时器的溢出时间时，所述定时器输出溢出标志至所述自动增益控制电路，所述自动增益控制电路基于所述溢出标志处于所述关闭状态。

进一步地，上述主控电路包括第一比较器和载波监测电路。所述第一比较器与所述第一放大器、所述自动增益控制电路、所述载波监测电路电连接。所述载波监测电路与所述定时器、所述解码电路电连接。所述第一比较器将接收到的所述第一放大信号与第一预设阈值进行比较，获得第一比较结果并判断所述第一比较结果满足第二预设条件时，输出所述第一比较结果至所述载波监测电路。所述载波监测电路判断所述第一比较结果不满足所述第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态。所述载波监测电路判断所述第一比较结果满足所述第一预设条件时，控制所述第二放大器及所述解码电路处于所述开启状态。所述第一比较器判断所述第一比较结果不满足所述第二预设条件时，输出第一过载标志至所述自动增益控制电路。所述自动增益控制电路用于基于所述第一过载标志，调整所述第一放大器的增益，以使所述第一放大器对接收到的所述无线低频信号进行重新放大。

进一步地，上述解码电路包括整形滤波电路、第二比较器和解码处理电路。所述第二比较器通过所述整形滤波电路与所述第二放大器电连接，所述第二比较器与所述自动增益控制电路、所述解码处理电路电连接。所述整形滤波电路对接收到的所述第二放大信号进行整形、滤波处理，获得并输出滤波信号至所述第二比较器。所述第二比较器对接收到的所述滤波信号和第二预设阈值进行比较，获得第二比较结果并判断所述第二比较结果满足第三预设条件时，输出所述第二比较结果至所述解码处理电路。所述解码处理电路对所述第二比较结果进行解码。所述第二比较器判断所述第二比较结果不满足所述第三预设条件时，获得并输出第二过载标志至所述自动增益控制电路。所述自动增益控制电路用于基于所述第二过载标志调整所述第二放大器的增益，以使所述第二放大器对接收到的所述滤波信号进行重新放大。

进一步地，上述解码处理电路包括毛刺处理电路和自同步纠错解码电路。所述自同步纠错解码电路通过所述毛刺处理电路与所述第二放大器电连接，所述自同步纠错解码电路与所述定时器电连接。所述毛刺处理电路对接收到的所述第二比较结果进行去毛刺处理，获得并输出串行数据至所述自同步纠错解码电路，以使所述自同步纠错解码电路对所述串行数据进行解码获得对应编码前的原始数据。

进一步地，上述解码处理电路还包括解码数据存储控制电路。所述解码数据存储控制电路与所述自同步纠错解码电路电连接。所述解码数据存储控制电路存储所述自同步纠错解码电路输出的所述原始数据。

进一步地，上述自同步纠错解码电路包括数据复位终止控制电路、自同步时钟恢复电路、串行纠错数据恢复电路、计数译码电路和校验电路。

所述校验电路依次通过所述串行纠错数据恢复电路、所述自同步时钟恢复电路、所述数据复位终止控制电路与所述定时器、所述毛刺处理电路电连接。所述数据复位终止控制电路与所述串行纠错数据恢复电路、所述自同步时钟恢复电路、所述计数译码电路电连接。所述自同步时钟恢复电路与所述串行纠错数据恢复电路、所述计数译码电路电连接。所述串行纠错数据恢复电路与所述计数译码电路电连接。所述数据复位终止控制电路记录接收到的所述串行数据中的上升和下降的跳变信息，对所述计数译码电路进行复位，以及将所说串行数据输出至所述自同步时钟恢复电路及所述串行纠错数据恢复电路。所述自同步时钟恢复电路在所述计数译码电路在采样数据状态下对所述串行数据进行时钟采样控制下，恢复并输出所述串行数据中的时钟信号至所述串行纠错数据恢复电路。所述串行纠错数据恢复电路基于接收到的所述时钟信号，在通过所述计数译码电路在采样数据状态下对所述串行数据进行采样控制下，恢复并输出所述串行数据中的所述原始数据至所述校验电路。

进一步地，上述校验电路包括串并转换电路、纠错码校验电路和设定格式比较电路。所述设定格式比较电路依次通过所述纠错码校验电路、串并转换电路与所述串行纠错数据恢复电路电连接。所述计数译码电路与所述串并转换电路、所述纠错码校验电路电连接。所述串并转换电路对接收到的所述原始数据进行串并转换，获得并输出并行数据至所述解码数据存储控制电路及所述纠错码校验电路。所述纠错码校验电路基于接收到的所述计数译码电路输出的校验信息，对接收到的所述并行数据进行校验且纠错处理，获得并输出纠错结果至所述设定格式比较电路。所述设定格式比较电路基于所述纠错结果，输出匹配成功标志。

进一步地，上述计数译码电路包括计数器和译码状态机电路。所述计数器与所述数据复位终止控制电路、所述自同步时钟恢复电路、所述串行纠错数据恢复电路、所述译码状态机电路电连接。所述译码状态机电路与所述数据复位终止控制电路、所述串并转换电路、所述纠错码校验电路电连接。所述计数器对时钟采样及数据采样进行计数，所述译码状态机电路输出所述校验信息。

第二方面，本发明实施例提供了一种TPMS发射器，包括上述的低频解码集成电路、微处理器、传感器电路和高频调制电路。所述微处理器与所述解码电路、所述传感器电路和所述高频调制电路电连接。

本发明实施例提供了一种低频解码集成电路及TPMS发射器，低频解码集成电路包括：第一放大器，具有第一功耗；第二放大器，与所述第一放大器电连接，具有大于所述第一功耗的第二功耗；主控电路，与所述第一放大器及所述第二放大器电连接；解码电路，与所述第二放大器电连接；其中，在所述第一放大器处于开启状态，所述第二放大器及所述解码电路处于关闭状态时，所述第一放大器用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路，在所述主控电路判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态。设置主控电路，控制第二放大器和解码电路的关或开状态，从而降低功耗，节省电。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的应用环境；

图2为本发明实施例提供的一种低频解码集成电路的结构框图；

图3为本发明实施例提供的另一种低频解码集成电路与无线发射端的连接示意图；

图4为本发明实施例提供的低频解码集成电路中的自同步纠错解码电路的结构框图；

图5为本发明实施例提供的低频解码集成电路中应用实例反曼彻斯特的3.9kbps的波特率信号示意图；

图6为图4中自同步恢复数据起始数据为1的时序说明示意图；

图7为图4中自同步恢复数据起始数据为0的时序说明示意图；

图8为本发明实施例提供的TPMS发射器的结构框图。

图中：100-低频解码集成电路；110-第一放大器；120-第二放大器；130-主控电路；132-第一比较器；134-载波监测电路；140-解码电路；142-整形滤波电路；144-第二比较器；146-解码处理电路；1462-毛刺处理电路；1464-自同步纠错解码电路；14641-数据复位终止控制电路；14642-自同步时钟恢复电路；14643-串行纠错数据恢复电路；14644-计数译码电路；14644a-计数器；14644b-译码状态机电路；14645-校验电路；14645a-串并转换电路；14645b-纠错码校验电路；14645c-设定格式比较电路；1466-解码数据存储控制电路；150-定时器；160-自动增益控制电路；200-无线发射端；210-电感；220-电容；400-TPMS发射器；410-高频调制电路；420-微处理器；430-传感器电路。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”、“电连接”应做广义理解，例如，可以是固定电电连接，也可以是可拆卸电电连接，或一体地电电连接；可以是机械电电连接，也可以是电电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明下述各实施例如无特别说明均可应用于如图1所示的环境中，如图1所示，无线发射端200与低频解码集成电路100连接。无线发射端200发送无线低频信号。无线发射端200可以包括电感210和电容220。电感210与电容220并联后，与所述低频解码集成电路100连接。电感210和电容220的共振频率为125KHz附近，最大峰峰值是±3伏。

请参照图2，本发明实施例提供一种低频解码集成电路100，包括：第一放大器110，具有第一功耗；第二放大器120，与所述第一放大器110电连接，具有大于所述第一功耗的第二功耗；主控电路130，与所述第一放大器110及所述第二放大器120电连接；解码电路140，与所述第二放大器120电连接；其中，在所述第一放大器110处于开启状态，所述第二放大器120及所述解码电路140处于关闭状态时，所述第一放大器110用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路130，在所述主控电路130判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器120及所述解码电路140处于所述关闭状态；在所述主控电路130判断所述第一放大信号满足所述第一预设条件时，控制所述第二放大器120及所述解码电路140处于所述开启状态，以使所述解码电路140对所述第二放大器120对所述第一放大信号进行放大后获得的第二放大信号进行解码。

进一步地，请参阅图3，所述低频解码集成电路100还可以包括定时器150和自动增益控制电路160。所述自动增益控制电路160与所述第一放大器110、所述定时器150电连接。电感210与电容220并联后，与自动增益控制电路160连接。其中，在所述自动增益控制电路160处于所述开启状态时，所述自动增益控制电路160将接收到的所述无线低频信号输出至所述第一放大器110；所述主控电路130开启所述定时器150，若所述主控电路130检测到所述第一放大信号不满足所述第一预设条件的持续时间超过所述定时器150的溢出时间时，所述定时器150输出溢出标志至所述自动增益控制电路160，所述自动增益控制电路160基于所述溢出标志处于所述关闭状态。以进一步降低功耗。

进一步地，所述主控电路130可以包括第一比较器132和载波监测电路134。所述第一比较器132与所述第一放大器110、所述自动增益控制电路160、所述载波监测电路134电连接。所述载波监测电路134与所述定时器150、所述解码电路140电连接。所述第一比较器132将接收到的所述第一放大信号与第一预设阈值进行比较，获得第一比较结果并判断所述第一比较结果满足第二预设条件时，输出所述第一比较结果至所述载波监测电路134。所述载波监测电路134判断所述第一比较结果不满足所述第一预设条件时，保持所述第二放大器120及所述解码电路140处于所述关闭状态。所述载波监测电路134判断所述第一比较结果满足所述第一预设条件时，控制所述第二放大器120及所述解码电路140处于所述开启状态。所述第一比较器132判断所述第一比较结果不满足所述第二预设条件时，输出第一过载标志至所述自动增益控制电路160。所述自动增益控制电路160用于基于所述第一过载标志，调整所述第一放大器110的增益，以使所述第一放大器110对接收到的所述无线低频信号进行重新放大。

所述第一预设条件为预先设置需要匹配的数据格式。该预先设置需要匹配的数据格式是一个需要快速通过最先发送的前导数据(一般是固定的重复序列数据)就可以解析到的数据格式。载波监测电路134可以预先设置需要匹配的数据格式来表明第一比较器132输出的第一比较结果是否是真的信号而不是噪声。

第二预设条件为不为全0或全1。第一比较器132中存储有第一预设阈值。第一预设阈值可以为调节档位范围，即Vcarmin-Vcarmax。使得电容220两端的无线信号经过第一比较器132输出的第一比较结果能满足信号最小定义毫伏即Vcarmin以下被舍弃为电平“0”，而信号最大定义毫伏即Vcarmax被认为是有效电平“1”，其最大最小值Vcarmin和Vcarmax均在2毫伏和60毫伏中可以调整，其每个步是10毫伏，Vcarmax至少高于Vcarmin 10毫伏。

进一步地，所述解码电路140可以包括整形滤波电路142、第二比较器144和解码处理电路146。所述第二比较器144通过所述整形滤波电路142与所述第二放大器120电连接，所述第二比较器144与所述自动增益控制电路160、所述解码处理电路146电连接。所述整形滤波电路142对接收到的所述第二放大信号进行整形、滤波处理，获得并输出滤波信号至所述第二比较器144。所述第二比较器144对接收到的所述滤波信号和第二预设阈值进行比较，获得第二比较结果并判断所述第二比较结果满足第三预设条件时，输出所述第二比较结果至所述解码处理电路146。所述解码处理电路146对所述第二比较结果进行解码。所述第二比较器144判断所述第二比较结果不满足所述第三预设条件时，获得并输出第二过载标志至所述自动增益控制电路160。所述自动增益控制电路160用于基于所述第二过载标志调整所述第二放大器120的增益，以使所述第二放大器120对接收到的所述滤波信号进行重新放大。

第三预设条件为不为全0或全1。第二比较器144中存储有第二预设阈值。第二预设阈值可以为调节档位范围，即Vdatmin-Vdatmax。使得电容220两端的无线信号经过第二比较器144输出的第二比较结果具有如下特性：幅度为Vdatmax毫伏以上的被认为是电平“1”，而低于Vdatmin毫伏的一定认为是电平“0”。Vdatmax的值在3到4毫伏之间，而Vdatmin的值在2到3毫伏之间。

进一步地，所述解码处理电路146包括毛刺处理电路1462和自同步纠错解码电路1464。所述自同步纠错解码电路1464通过所述毛刺处理电路1462与所述第二放大器120电连接，所述自同步纠错解码电路1464与所述定时器150电连接。所述毛刺处理电路1462对接收到的所述第二比较结果进行去毛刺处理，获得并输出串行数据至所述自同步纠错解码电路1464，以使所述自同步纠错解码电路1464对所述串行数据进行解码获得对应编码前的原始数据。

毛刺处理电路1462将所述第二比较结果中宽度小于1个125KHz载波长度(8us)的信号认为是毛刺信号而进行滤除，获得并输出串行数据至所述自同步纠错解码电路1464。以确保输入到自同步纠错解码电路1464的串行数据比较有规律，从而降低解码复杂性。

进一步地，所述解码处理电路146还可以包括解码数据存储控制电路1466。所述解码数据存储控制电路1466与所述自同步纠错解码电路1464电连接。所述解码数据存储控制电路1466存储所述自同步纠错解码电路1464输出的所述原始数据。

解码数据存储控制电路1466中存储的原始数据自动存储到片内RAM存储区，不需要开启芯片内的微处理器和特别占用专门的寄存器单元。

进一步地，请参阅图4，所述自同步纠错解码电路1464可以包括数据复位终止控制电路14641、自同步时钟恢复电路14642、串行纠错数据恢复电路14643、计数译码电路14644和校验电路14645。

自同步纠错解码电路1464带有相位纠错算法，对输入到该部分的信号幅度变形在±25％以内的信号都具有恢复功能。

所述校验电路14645依次通过所述串行纠错数据恢复电路14643、所述自同步时钟恢复电路14642、所述数据复位终止控制电路14641与所述定时器150、所述毛刺处理电路1462电连接。所述数据复位终止控制电路14641与所述串行纠错数据恢复电路14643、所述自同步时钟恢复电路14642、所述计数译码电路14644电连接。所述自同步时钟恢复电路14642与所述串行纠错数据恢复电路14643、所述计数译码电路14644电连接。所述串行纠错数据恢复电路14643与所述计数译码电路14644电连接。所述数据复位终止控制电路14641记录接收到的所述串行数据中的上升和下降的跳变信息，对所述计数译码电路14644进行复位，以及将所说串行数据输出至所述自同步时钟恢复电路14642及所述串行纠错数据恢复电路14643。所述自同步时钟恢复电路14642在所述计数译码电路14644在采样数据状态下对所述串行数据进行时钟采样控制下，恢复并输出所述串行数据中的时钟信号至所述串行纠错数据恢复电路14643。所述串行纠错数据恢复电路14643基于接收到的所述时钟信号，在通过所述计数译码电路14644在采样数据状态下对所述串行数据进行采样控制下，恢复并输出所述串行数据中的所述原始数据至所述校验电路14645。

进一步地，所述校验电路14645包括串并转换电路14645a、纠错码校验电路14645b和设定格式比较电路14645c。所述设定格式比较电路14645c依次通过所述纠错码校验电路14645b、串并转换电路14645a与所述串行纠错数据恢复电路14643电连接。所述计数译码电路14644与所述串并转换电路14645a、所述纠错码校验电路14645b电连接。所述串并转换电路14645a对接收到的所述原始数据进行串并转换，获得并输出并行数据至所述解码数据存储控制电路1466及所述纠错码校验电路14645b。所述纠错码校验电路14645b基于接收到的所述计数译码电路14644输出的校验信息，对接收到的所述并行数据进行校验且纠错处理，获得并输出纠错结果至所述设定格式比较电路14645c。所述设定格式比较电路14645c基于所述纠错结果，输出匹配成功标志。

进一步地，所述计数译码电路14644可以包括计数器14644a和译码状态机电路14644b。所述计数器14644a与所述数据复位终止控制电路14641、所述自同步时钟恢复电路14642、所述串行纠错数据恢复电路14643、所述译码状态机电路14644b电连接。所述译码状态机电路14644b与所述数据复位终止控制电路14641、所述串并转换电路14645a、所述纠错码校验电路14645b电连接。所述计数器14644a对时钟采样及数据采样进行计数，所述译码状态机电路14644b输出所述校验信息。

为了更进一步地说明本发明实施例提供的低频解码集成电路100的有益效果，对于自同步纠错解码电路1464，采用编码数据是反曼彻斯特(图5)的3.9kbps的波特率进行说明其解码过程，其时序图如图6和图7所示。毛刺处理电路1462输出串行数据(图6的Serial_data_in)首先经过数据复位终止控制电路14641，数据复位终止控制电路14641可以记录串行数据每回上升和下降的跳变，如图6中的信号data_in_xor，通过对时钟采样进行计数的计数器14644a进行复位，可以达到进行一个数据和采样时钟的自同步效果，确保采样时钟(图6中的Sample_clk)是随着输入串行数据进行相位调整之后的结果，避免固定时钟计数导致相位误差。自同步时钟恢复电路14642通过译码状态机电路14644b的状态在采样数据状态对串行纠错数据恢复电路14643进行采样得到原始数据送入到串并转换电路14645a。串并转换电路14645a对接收到的所述原始数据进行串并转换，获得并输出并行数据发送给解码数据存储控制电路1466，同时将并行数据发送给纠错码校验电路14645b及译码状态机电路14644b。所述纠错码校验电路14645b基于接收到的所述计数译码电路14644输出的校验信息，对接收到的所述并行数据进行校验所述并行数据是否有错误，若有错误，对并行数据进行纠错，获得并输出纠错结果至所述设定格式比较电路14645c。所述设定格式比较电路14645c基于所述纠错结果，输出匹配成功标志。当所述设定格式比较电路14645c连接有高功耗电源域电路时，所述设定格式比较电路14645c将所述匹配成功标志输出至高功耗电源域电路，以开启高功耗电源域电路。高功耗电源域电路可以为微处理器MCU，可以为传感器采集电路或者是高频调制电路。

图6中的时序图是针对的是起始数据为1进行恢复出串行数据，如下假设输入波形形变不超过30％，也就是说每个bit编码之后的每段长度Tbaud(图5中的Tbaud)长度为128us±128us*0.3＝128us±38.4us。计数器14644a(Data_Len_cnt)进行计数，其频率是芯片内部的频率为125KHz/4＝31.25KHz的时钟(clk_div4_free)，周期32us，其计数规则是遇到输入的串行异步数据(Serial_data_in)的跳边沿就清0开始重新计数，否则就执行加1操作，考虑到反曼彻斯特编码的特点，波特率为3.9kbps的数据必定为1/3.9KHz*(1±形变系数)之内有跳变，此处因为指定最大形变为30％，则最大值333us必定有跳变。那么图6中的信号(Data_Len_cnt)的表示长连续值的L3或者L4那么范围就是在6到10之间。表示短波形值的L1或者L2的范围就是在2到5之间。那么利用这个特点从L1，L2，L3，L4这两种类型的计数值中恢复出采样时钟(Sample_clk)，其规则是遇到计数值为最小端的计数为2的时候采样时钟进行翻转，或者遇到2个bit数据拼接不跳变(也就是长连续值)的最小端的计数为6的时候进行翻转。图5所示的恢复的串行数据(serial_data_out)依次就是1101，其采样时刻分别是图6中的S1、S2、S3、S4。

图7是针对起始数据是0的进行译码说明，同样波形形变考虑的也是±30％。图7中的①表示输入的数据在通过clk_div4_free进行计数，计数值反应在Data_Len_cnt上；Data_Len_cnt计数受到输入串行数据Serial_data_in的跳变的清0影响，所以也同时具有自同步作用，保证了在有形变的情形下，采样时钟会在数据每次跳变开始，不会因为持续计数累积太多误差，Data_Len_cnt计数器的值L1、L4、L5的范围是2到5之间，而L2、L3范围是6到10之间。和图6所示的说明一样，每个2或者6的计数会引起一次Sample_pulse的产生，如②所示，选择的计数2和6的选择是根据形变范围而定的，确保这两个计数是最小的一个bit段和两个bit段的计数值。如③所示，根据每个Sample_pulse的上沿产生翻转得到数据采样时钟Sample_clk。数据采样时钟Sample_clk的每个上沿(这也是认为的恢复出的比特率的周期)对串行输入数据Serial_data_in进行采样得到恢复出的串行数据serial_data_out，S1，S2，S3，S4分别是采样时刻，恢复出的数据序列serial_data_out为0101。

对于低频发送的长数据帧(64字节或者128字节)，串行数据在经过串并转换电路14645a之后输出到纠错码校验电路14645b，纠错码校验电路14645b是对传输中或者译码中产生的错误进行纠正，达到更好的解码效果。本实施例中，考虑长度为128字节的信息码，采用适合无线通信的BCH码，综合实现面积和纠错能力考虑，采用(31,16,3)这个本原二进制BCH码，其生成多项式g(x)＝x¹⁵+x¹¹+x¹⁰+x⁹+x⁸+x⁷+x⁵+x³+x²+x+1。其纠错能力是3比特，校验位是15比特，那么128字节的长度就分为64次发送完成，总帧数据长度就是31*64＝1984比特。综上，考虑到长帧模式应用场景的可靠性要求高而操作频率很少(目前只有出厂模式调试使用)，所选取的对于每16位的原信息码有3位的突发纠错能力，再结合串行纠错数据恢复电路14643，其纠错能力是非常高的，而操作时间相比原有未编码之前有较多的增加，这也是充分考虑了汽车电子的可靠性而做出的决策。利用两级放大器和两个比较器，不同放大器和比较器阈值分开的电路，使得大部分时间的低频接收电路都维持在只有一级放大器和一级比较器工作极低功耗模式，对于TPMS这个对低频调试使用频率不高的场景非常合适，从而大大节省了功耗。提出的自同步纠错解码电路由于及时对相位误差的处理和带有纠错位校验信息对于更新TPMS发射器程序内容这种长帧模式容易累积相位偏差的耗时耗电操作的成功率提高是非常有效的。

本发明实施例提供一种低频解码集成电路100，包括：第一放大器110，具有第一功耗；第二放大器120，与所述第一放大器110电连接，具有大于所述第一功耗的第二功耗；主控电路130，与所述第一放大器110及所述第二放大器120电连接；解码电路140，与所述第二放大器120电连接；其中，在所述第一放大器110处于开启状态，所述第二放大器120及所述解码电路140处于关闭状态时，所述第一放大器110用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路130，在所述主控电路130判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器120及所述解码电路140处于所述关闭状态。设置主控电路，控制第二放大器和解码电路的关或开状态，低频解码集成电路在大部分时间都保持在一级放大器即第一放大器工作的极低功耗模式，从而降低功耗，节省电。

请参阅图8，本发明实例提供了一种TPMS发射器400，包括上述的低频解码集成电路100、微处理器420、传感器电路430和高频调制电路410。所述微处理器420与所述解码电路140、所述传感器电路430和所述高频调制电路410电连接。传感器电路430可以包括传感器和采集电路。降低功耗，节省电。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的TPMS发射器的具体工作过程，可以参考前述低频解码集成电路实施例。

综上，本发明实施例提供了一种低频解码集成电路及TPMS发射器，低频解码集成电路包括：第一放大器，具有第一功耗；第二放大器，与所述第一放大器电连接，具有大于所述第一功耗的第二功耗；主控电路，与所述第一放大器及所述第二放大器电连接；解码电路，与所述第二放大器电连接；其中，在所述第一放大器处于开启状态，所述第二放大器及所述解码电路处于关闭状态时，所述第一放大器用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路，在所述主控电路判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态，无需开启第二放大器和解密电路，从而降低功耗，节省电。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种低频解码集成电路，其特征在于，应用于汽车轮胎气压监测系统TPMS的TPMS发射器，所述低频解码集成电路包括：

第一放大器，具有第一功耗；

第二放大器，与所述第一放大器电连接，具有大于所述第一功耗的第二功耗；

主控电路，与所述第一放大器及所述第二放大器电连接；

解码电路，与所述第二放大器电连接；

其中，在所述第一放大器处于开启状态，所述第二放大器及所述解码电路处于关闭状态时，所述第一放大器用于对接收到的无线低频信号进行放大，获得并输出第一放大信号至所述主控电路，在所述主控电路判断所述第一放大信号不满足第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态；在所述主控电路判断所述第一放大信号满足所述第一预设条件时，控制所述第二放大器及所述解码电路处于所述开启状态，以使所述解码电路对所述第二放大器对所述第一放大信号进行放大后获得的第二放大信号进行解码；

所述低频解码集成电路还包括定时器和自动增益控制电路；所述自动增益控制电路与所述第一放大器、所述定时器电连接；其中，在所述自动增益控制电路处于所述开启状态时，所述自动增益控制电路将接收到的所述无线低频信号输出至所述第一放大器；所述主控电路开启所述定时器，若所述主控电路检测到所述第一放大信号不满足所述第一预设条件的持续时间超过所述定时器的溢出时间时，所述定时器输出溢出标志至所述自动增益控制电路，所述自动增益控制电路基于所述溢出标志处于所述关闭状态；

所述解码电路包括解码处理电路；所述解码处理电路包括自同步纠错解码电路；所述自同步纠错解码电路对串行数据进行解码获得对应编码前的原始数据；

所述自同步纠错解码电路包括校验电路，所述校验电路包括纠错码校验电路；所述纠错码校验电路用于对接收到的并行数据进行校验且纠错处理。

2.根据权利要求1所述的低频解码集成电路，其特征在于，所述主控电路包括第一比较器和载波监测电路，所述第一比较器与所述第一放大器、所述自动增益控制电路、所述载波监测电路电连接，所述载波监测电路与所述定时器、所述解码电路电连接；

所述第一比较器将接收到的所述第一放大信号与第一预设阈值进行比较，获得第一比较结果并判断所述第一比较结果满足第二预设条件时，输出所述第一比较结果至所述载波监测电路；

所述载波监测电路判断所述第一比较结果不满足所述第一预设条件时，保持所述第二放大器及所述解码电路处于所述关闭状态；所述载波监测电路判断所述第一比较结果满足所述第一预设条件时，控制所述第二放大器及所述解码电路处于所述开启状态；

所述第一比较器判断所述第一比较结果不满足所述第二预设条件时，输出第一过载标志至所述自动增益控制电路；所述自动增益控制电路用于基于所述第一过载标志，调整所述第一放大器的增益，以使所述第一放大器对接收到的所述无线低频信号进行重新放大。

3.根据权利要求2所述的低频解码集成电路，其特征在于，所述解码电路包括整形滤波电路和第二比较器，所述第二比较器通过所述整形滤波电路与所述第二放大器电连接，所述第二比较器与所述自动增益控制电路、所述解码处理电路电连接；

所述整形滤波电路对接收到的所述第二放大信号进行整形、滤波处理，获得并输出滤波信号至所述第二比较器；

所述第二比较器对接收到的所述滤波信号和第二预设阈值进行比较，获得第二比较结果并判断所述第二比较结果满足第三预设条件时，输出所述第二比较结果至所述解码处理电路；所述解码处理电路对所述第二比较结果进行解码；

所述第二比较器判断所述第二比较结果不满足所述第三预设条件时，获得并输出第二过载标志至所述自动增益控制电路；所述自动增益控制电路用于基于所述第二过载标志调整所述第二放大器的增益，以使所述第二放大器对接收到的所述滤波信号进行重新放大。

4.根据权利要求3所述的低频解码集成电路，其特征在于，所述解码处理电路包括毛刺处理电路，所述自同步纠错解码电路通过所述毛刺处理电路与所述第二放大器电连接，所述自同步纠错解码电路与所述定时器电连接；

所述毛刺处理电路对接收到的所述第二比较结果进行去毛刺处理，获得并输出串行数据至所述自同步纠错解码电路，以使所述自同步纠错解码电路对所述串行数据进行解码获得对应编码前的原始数据。

5.根据权利要求4所述的低频解码集成电路，其特征在于，所述解码处理电路还包括解码数据存储控制电路，所述解码数据存储控制电路与所述自同步纠错解码电路电连接，所述解码数据存储控制电路存储所述自同步纠错解码电路输出的所述原始数据。

6.根据权利要求5所述的低频解码集成电路，其特征在于，所述自同步纠错解码电路包括数据复位终止控制电路、自同步时钟恢复电路、串行纠错数据恢复电路、计数译码电路；

所述校验电路依次通过所述串行纠错数据恢复电路、所述自同步时钟恢复电路、所述数据复位终止控制电路与所述定时器、所述毛刺处理电路电连接；所述数据复位终止控制电路与所述串行纠错数据恢复电路、所述自同步时钟恢复电路、所述计数译码电路电连接，所述自同步时钟恢复电路与所述串行纠错数据恢复电路、所述计数译码电路电连接，所述串行纠错数据恢复电路与所述计数译码电路电连接；

所述数据复位终止控制电路记录接收到的所述串行数据中的上升和下降的跳变信息，对所述计数译码电路进行复位，以及将所说串行数据输出至所述自同步时钟恢复电路及所述串行纠错数据恢复电路；

所述自同步时钟恢复电路在所述计数译码电路在采样数据状态下对所述串行数据进行时钟采样控制下，恢复并输出所述串行数据中的时钟信号至所述串行纠错数据恢复电路；

所述串行纠错数据恢复电路基于接收到的所述时钟信号，在通过所述计数译码电路在采样数据状态下对所述串行数据进行采样控制下，恢复并输出所述串行数据中的所述原始数据至所述校验电路。

7.根据权利要求6所述的低频解码集成电路，其特征在于，所述校验电路包括串并转换电路和设定格式比较电路，所述设定格式比较电路依次通过所述纠错码校验电路、串并转换电路与所述串行纠错数据恢复电路电连接，所述计数译码电路与所述串并转换电路、所述纠错码校验电路电连接；

所述串并转换电路对接收到的所述原始数据进行串并转换，获得并输出并行数据至所述解码数据存储控制电路及所述纠错码校验电路；所述纠错码校验电路基于接收到的所述计数译码电路输出的校验信息，对接收到的所述并行数据进行校验且纠错处理，获得并输出纠错结果至所述设定格式比较电路；

所述设定格式比较电路基于所述纠错结果，输出匹配成功标志。

8.根据权利要求7所述的低频解码集成电路，其特征在于，所述计数译码电路包括计数器和译码状态机电路，所述计数器与所述数据复位终止控制电路、所述自同步时钟恢复电路、所述串行纠错数据恢复电路、所述译码状态机电路电连接，所述译码状态机电路与所述数据复位终止控制电路、所述串并转换电路、所述纠错码校验电路电连接；所述计数器对时钟采样及数据采样进行计数，所述译码状态机电路输出所述校验信息。

9.一种TPMS发射器，其特征在于，包括如权利要求1-8任一项所述的低频解码集成电路、微处理器、传感器电路和高频调制电路，所述微处理器与所述解码电路、所述传感器电路和所述高频调制电路电连接。