CN101662289A - 无源超高频射频识别芯片解码器及解码方法 - Google Patents

Abstract

本发明公开了一种无源超高频射频识别芯片解码器及解码方法，主要解决现有解码方法功耗较大的问题。本发明在第二积分器和反相器的输入端并联第一积分器和模拟解码控制电路来检测输入的PIE信号，产生与Tari的高电平长度相关的两个电压作为比较电压；同时控制第二积分器产生与输入信号高电平长度相关的电压，并将该电压与比较电压分别通过第一比较器和第二比较器比较，在起始分界符delimiter之后的第三个下降沿将第一比较器的输出结果写入寄存器；用寄存器保存的数据来判断前同步码和帧同步，将每个下降沿到来时第二比较器的输出作为PIE信号的解码结果。本发明具有功耗低的优点，可用于无源超高频射频识别芯片的解码电路。

Description

无源超高频射频识别芯片解码器及解码方法

技术领域

本发明属于电子电路技术领域，涉及无源超高频射频识别(UHF RFID)芯片解码器及解码方法，可用于无源超高频射频识别芯片的解码电路。

背景技术

射频识别(RFID)包括将唯一的识别信息存储到IC芯片中，以及使用射频识别、追踪或者管理附着于此IC芯片的物体的技术。RFID系统基本结构包括RFID标签，用于存储唯一的识别信息；以及RFID读取器，用于读取或写入存储于标签的信息。

图1是现有的RFID系统的基本结构图，其中读写器按照一定的编码方式发送包含命令的激励信号，标签从激励信号中获取能量并解码来自读写器的信息，同时根据解码结果对读写器命令做出响应，以反向散射的方式将信号传递给读写器。读写器接收并解码标签的反向散射信号，从而完成和芯片的一次通信。

在ISO/IEC18000-6C标准中对读写器发送命令的编码方式以及标签的响应方式都做了详细的规定。R(读写器)＝＞T(标签)链路应采用PIE编码方式。读写器应以前同步码或帧同步开始所有R＝＞T通信。前同步码应先于Query命令，表明盘存周期的开始。其它命令则以帧同步开始。

图2示出了ISO/IEC18000-6C标准中规定的PIE编码，其中数据0和数据1由不同长度的高电平和一定长度的低电平PW构成。数据0的长度为Tari，数据1的长度介于1.5Tari与2Tari之间。Tari的长度介于6.5us与25us之间，该长度与读写器的具体实现有关。

图3示出了ISO/IEC18000-6C标准中规定的前同步码和帧同步。其中，图(a)为前同步码，由固定长度的起始分界符(delimiter)、数据0(Tari)、R＝＞T校准符(RTcal)和T＝＞R校准符(TRcal)组成；图(b)为帧同步，由固定长度的起始分界符(delimiter)、数据0(Tari)和R＝＞T校准符(RTcal)组成。

目前，公知的无源UHF RFID芯片基本结构由模拟前端电路、数字基带电路和存储器构成。图4是传统的无源UHF RFID芯片基本结构。

参照图4，传统的无源UHF RFID芯片结构包括：模拟前端电路410、数字基带电路420和存储器430。其中，模拟前端电路410包括：电荷泵电路411、电源管理电路412、解调电路413、调制电路414和时钟产生电路415；数字基带电路420包括：逻辑控制单元421、反向散射时钟判断模块422、计数器423和数字比较器424；存储器430，通常为读写的EEPROM或者MTP。

电荷泵电路411从天线所接收的读写器发射的高频载波中获取能量，并通过电源管理电路412为芯片其它电路提供电源；时钟产生电路415利用电源管理电路412提供的电源产生频率为1.92M或1.28M的时钟信号，提供给数字基带电路420；同时，解调电路413从天线接收的高频载波中将读写器发送的信号解调出来，并将解调出的PIE信号传递给计数器423；计数器423在时钟产生电路415产生的时钟信号的控制下，对解调电路413解调出的信号进行计数，并将计数结果通过数字比较器424进行判断，完成对解调电路413所解调出的信号的解码；反向散射时钟判断模块422根据数字比较器的比较结果以及逻辑控制单元的控制，对时钟产生电路415产生的时钟信号进行分频，产生符合ISO/IEC18000-6C标准的反向散射链路频率BLF；逻辑控制单元421根据数字比较器424的解码结果来判断读写器所发送的命令，并根据判断的命令利用BLF对需要返回给读写器的数据进行编码，产生反向散射编码信号，来控制调制电路414，通过改变芯片的阻抗来改变天线返回至读写器的信息，从而完成和读写器的一次通信。这种方法存在的问题是采取1.92M或1.28M时钟对PIE编码信号计数会导致芯片功耗增加，降低芯片的读写距离。

Udo Karthaus于2003年在Fully Integrated Passive UHF RFID Transponder ICWith 16.7-uW Minimum RF Input Power一文中提到了一种利用模拟电路来进行解码的方法，但是该方法无法应对ISO/IEC18000-6C标准所规定的变化的Tari长度，采用该方法会导致芯片可能无法响应不同的读写器发送的命令。

Sung-Jin Kim等人于2008年在An Ultra Low Power UHF RFID Tag Front-end forEPCglobal 6en2with Novel Clock-Free Decoder一文中提出了另外一种可适用于可变通信速率的模拟解码方法，但是实现比较复杂，并且无法通过简单的步骤完成对命令的判断，致使芯片判断命令时的功耗变大，降低了芯片的读写距离。

发明内容

本发明的目的在于克服上述已有技术的不足，提出了一种无源超高频射频识别芯片解码器及方法，以实现用简单的电路及步骤完成对命令的判断，提高芯片的读写距离。

为实现上述目的，本发明的解码器包括第二积分器、反相器和第二比较器，其中：第二积分器和反相器的输入端并联连接有第一积分器和模拟解码控制电路，用于检测输入的命令信号，产生与Tari的高电平长度相关的两个电压；第一积分器的输出端和第二积分器的输出端连接有第一比较器，用来判断命令中delimiter之后的第三个码元是否为TRcal；第一比较器的输出端连接有寄存器，用于保存在delimiter之后的第三个码元的下降沿到来时第一比较器的输出；第二比较器的输出端以及寄存器的输出端作为解码电路的数据输出。

所述的第一积分器的第一输入端与模拟解码控制电路的输入端均连接到输入的PIE信号；第一积分器的第二输入端与模拟解码控制电路的第一输出端相连；第一积分器的第一输出端和第二输出端分别与第二比较器的反相输入端和第一比较器的反相输入端相连。

所述的模拟解码控制电路的第二输出端与寄存器的第一输入端相连。

所述的第一比较器的同向输入端与第二积分器的输出端相连。

为实现上述目的，本发明的解码方法包括如下步骤：

1)检测PIE编码信号；

2)检测到起始分界符delimiter之后的上升沿，控制第一积分器开始积分；同时利用PIE信号控制第二积分器在PIE信号的高电平期间进行积分；

3)检测到起始分界符delimiter之后的第一个下降沿，控制第一积分器停止积分，同时生成与命令基准长度Tari的高电平长度相关的两个电压作为比较电压；

4)将第二积分器的输出电压与第一积分器的两个输出电压分别通过第一比较器和第二比较器进行比较，同时检测PIE信号的下降沿，并产生输出结果：

如果检测到下降沿，并且判定该下降沿为起始分界符delimiter之后的第三个下降沿，则将第一比较器的比较结果写入寄存器并输出；如果寄存器的输出为1，则判断起始分界符delimiter之后的第三个码元是T＝＞R校准符TRcal；如果寄存器的输出为0，并且第二比较器的输出为1，则判断起始分界符delimiter之后的第三个码元为数据1；如果寄存器的输出为0，并且第二比较器的输出为0，则判断起始分界符delimiter之后的第三个码元为数据0；

如果检测到下降沿，并且判定该下降沿不是起始分界符delimiter之后的第三个下降沿，则将第二比较器的比较结果输出；如果第二比较器的输出为0，则判断当前码元为数据0；如果第二比较器的输出为1，则判断当前码元为数据1；

5)在PIE信号的下降沿到来后复位第二积分器；

6)重复执行步骤2)-5)，直至命令结束。

通过上述步骤，解码电路完成了对读写器发送命令的前同步码和帧同步的判断以及对PIE编码信号的解码。数字基带电路利用解码电路的输出即可以完成对读写器发送命令的判断。

本发明由于采用利用模拟解码控制电路检测PIE信号产生控制逻辑来控制积分器进行解码，因而无需高频时钟对PIE信号进行计数，降低了电路的功耗，增加了芯片的工作距离；而且解码电路能够在标准规定的任何数据率下工作，提高了芯片对不同读写器的适应能力；同时由于本发明采用两个比较器来进行解码，可以直接判断出命令中的前同步码和帧同步，降低了后级电路设计的复杂度。

附图说明

图1是现有的RFID系统的基本结构图；

图2是ISO/IEC18000-6C标准中规定的PIE编码图；

图3是ISO/IEC18000-6C标准中规定的前同步码和帧同步图；

图4是现有的UHF RFID芯片的整体结构图；

图5是本发明的无源UHF RFID芯片整体结构图；

图6是图5中模拟解码电路的结构图；

图7是图5中模拟解码控制电路产生的模拟解码控制逻辑示意；

图8是本发明的解码方法流程图。

具体实施方式

参照图5，本发明的无源UHF RFID芯片结构包括模拟前端电路510、数字基带电路520和存储器530。其中，模拟前端电路510用于产生芯片工作电源以及时钟信号，并将读写器发送的命令从高频载波中解调出来；数字基带电路520，用于分析模拟前端电路510解调出来的数据并执行相应的操作；存储器530，用于存储信息或由数字基带电路520写入信息。

所述的模拟前端电路510包括：电荷泵电路511、电源管理电路512、解调电路513、调制电路514、模拟解码电路515、时钟产生电路516和模拟解码控制电路517。其中，电荷泵电路511和电源管理电路512用于为芯片其它电路提供电源；解调电路513，用于将读写器所发送的命令从高频载波中解调出来，提供PIE信号给模拟解码电路；调制电路514，用于调制芯片阻抗，改变天线反向散射至读写器的信号；模拟解码电路515，用于对解调电路513解调出的PIE信号进行解码；模拟解码控制电路517，用于根据调制电路514解调出的PIE信号产生控制模拟解码电路515工作的控制逻辑；时钟产生电路516，用于产生时钟信号，供数字基带电路520工作。

所述的数字基带电路520包括：逻辑控制单元521和反向散射时钟生成电路522。其中，逻辑控制单元521用于命令分析，存储器530的读写以及反向散射数据编码；反向散射时钟生成电路522，用于根据时钟产生电路516和数字基带电路520的控制生成所要求频率的反向散射时钟，提供给逻辑控制单元521进行反向散射数据编码。

存储器530，采用可读写的EEPROM或者MTP。

参照图6，本发明的模拟解码电路515包括第一积分器611、第二积分器612、反相器614、第一比较器615、第二比较器616、寄存器617和模拟解码控制电路517。其中，第二积分器612的输入端、反相器614的输入端、第一积分器611的第一输入端A和模拟解码控制电路517的输入端均连接到输入的PIE信号。第一积分器611用来在命令开始后产生与Tari的高电平长度相关的两个电压，第二积分器612用来将PIE信号的高电平长度转化成与之对应的电压；反相器614用于将PIE信号反相，在PIE信号的下降沿到来时将第二积分器612复位。

第一比较器615和第二比较器616的同相输入端与第二积分器612的输出端E相连，第二比较器616和第一比较器615的反相输入端分别与第一积分器611的第一输出端C和第二输出端D相连，第一比较器615的输出端和寄存器617的第二输入端G相连。第一比较器615和第二比较器616用来比较第一积分器611和第二积分器612的输出。

模拟解码控制电路517的第一输出端和第二输出端分别与第一积分器611的第二输入端B和寄存器617的第一输入端F相连，用来产生控制逻辑控制第一积分器611生成与Tari的高电平长度相关两个电压，以及产生控制逻辑在delimiter之后的第三个下降沿到来时将第一比较器615的输出写入寄存器617。

第二比较器616的输出端以及寄存器617的输出端作为解码电路的数据输出。

参照图7，模拟解码控制电路517产生的控制逻辑如下：

时刻701，命令开始，复位所有电路。

时刻702，控制第一积分器611开始工作。

时刻703，控制第一积分器611停止工作。

时刻706，将此时第一比较器615的输出写入寄存器617。

时刻708，命令结束，控制寄存器617置0。

在ISO/IEC18000-6C标准中，对图2以及图3中所示的命令中的各部分的长度关系做了详细的规定，它们满足以下公式所列出的关系：

Tari＝data_0    (1)

1.5Tari≤data_1≤2.0Tari   (2)

2.5Tari≤RTcal≤3.0Tari    (3)

1.1RTcal≤TRcal≤3RTcal    (4)

其中，Tari、data_1、data_0、TRcal、RTcal、PW分别代表命令中对应部分的长度。

在ISO/IEC18000-6C标准中规定的PW的长度与Tari长度的关系为：

Max(0.265Tari，2)≤PW≤0.525Tari    (5)

根据公式(1)-(5)，可以得到命令的各个部分之间的高电平长度满足公式(6)和公式(7)所示的关系。其中，Tari-PW、data_1-PW、TRcal-PW分别代表数据0、数据1和TRcal的高电平长度。

$\frac{0.5\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}+1\≤\frac{\mathrm{data}\_1-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}\≤\frac{\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}+1---\left(6\right)$

$\frac{2.75\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}\≤\frac{\mathrm{TRcal}-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}---\left(7\right)$

即

$2.4\≤\frac{\mathrm{data}\_1-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}\≤3.1---\left(8\right)$

$3.4\≤\frac{\mathrm{TRcal}-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}---\left(9\right).$

参照图8，本发明的解码方法包括如下步骤：

步骤1，检测PIE编码信号。

利用组合逻辑电路检测PIE编码信号，如果检测到下降沿，则判定检测到delimiter，命令开始，同时将所有电路复位。

步骤2，控制第一积分器和第二积分器积分。

利用组合逻辑电路检测PIE信号，如果检测到上升沿，并且判定该上升沿为delimiter之后的第一个上升沿，则产生使能信号，控制第一积分器的使能端，使第一积分器开始工作；

用PIE信号控制第二积分器的使能端，在PIE信号的高电平期间，控制第二积分器进行积分。

步骤3，控制第一积分器停止积分，生成比较电压。

利用组合逻辑电路检测PIE信号，如果检测到下降沿，并且判定该下降沿为delimiter之后的第一个下降沿，则将使能信号取反，控制第一积分器停止积分，同时产生两个电压Vref、Vref2；此时第二积分器的输出电压为Vtari。根据公式(8)-(9)，设置Vref、Vref2和Vtari满足如下关系：

Vtari＜Vref＜2.4Vtari

(10)

3.1Vtari＜Vref2＜3.4Vtari

(11)。

步骤4，比较第一积分器和第二积分器的输出电压，输出比较结果。

将第一积分器的输出电压Vref2、Vref分别送入第一比较器和第二比较器的反相输入端，将第二积分器的输出电压Vtari分别送入第一比较器和第二比较器的同相输入端与第一积分器的输出电压Vref2、Vref进行比较，同时用组合逻辑电路检测PIE信号，如果检测到下降沿，并且判定该下降沿为delimiter之后的第三个下降沿，则将第一比较器的比较结果写入寄存器并输出；

如果寄存器的输出为1，则判断delimiter之后的第三个码元是TRcal；如果寄存器的输出为0，并且第二比较器的输出为1，则判断delimiter之后的第三个码元为数据1；如果寄存器的输出为0，并且第二比较器的输出为0，则判断delimiter之后的第三个码元为数据0；

如果检测到下降沿，并且判定该下降沿不是delimiter之后的第三个下降沿，则将第二比较器的比较结果输出；如果第二比较器的输出为0，则判断当前码元为数据0；如果第二比较器的输出为1，则判断当前码元为数据1。

步骤5，在PIE信号的下降沿到来后复位第二积分器。

PIE信号经过反相器之后直接连接到第二积分器的复位端，在PIE信号的低电平到来后，控制第二积分器复位。

步骤6，重复执行步骤2到步骤5，直至命令结束。

经过上述步骤，解码电路完成了对读写器发送命令的前同步码和帧同步的判断以及对PIE编码信号的解码，利用解码电路的输出后级电路即可完成对读写器发送命令的判断。

虽然在前面的详细说明中已经提出了至少一个示例性实施例，但是本领域的技术人员应该明白，在不背离本发明的精神和范围的情况下，可以做出各种形式的修改。

Claims (5)

1.一种无源超高频射频识别芯片解码电路，包括：第二积分器(612)、反相器(614)和第二比较器(616)，其特征在于：第二积分器(612)和反相器(614)的输入端并联连接有第一积分器(611)和模拟解码控制电路(517)，用于检测输入的命令信号，产生与Tari的高电平长度相关的两个电压；第一积分器(611)的输出端和第二积分器(612)的输出端连接有第一比较器(615)，用来判断命令中起始分界符delimiter之后的第三个码元是否为T＝＞R校准符TRcal；第一比较器(615)的输出端连接有寄存器(617)，用于保存在起始分界符delimiter之后的第三个码元的下降沿到来时第一比较器(615)的输出；第二比较器(616)的输出端以及寄存器(617)的输出端作为解码电路的数据输出。

2.根据权利要求1所述的无源超高频射频识别芯片解码电路，其特征在于：第一积分器(611)的第一输入端(A)与模拟解码控制电路(517)的输入端均连接到输入的PIE信号；第一积分器(611)的第二输入端(B)与模拟解码控制电路(517)的第一输出端相连；第一积分器(611)的第一输出端(C)和第二输出端(D)分别与第二比较器(616)的反相输入端和第一比较器(615)的反相输入端相连。

3.根据权利要求1所述的无源超高频射频识别芯片解码电路，其特征在于：模拟解码控制电路(517)的第二输出端与寄存器(617)的第一输入端(F)相连。

4.根据权利要求1所述的无源超高频射频识别芯片解码电路，其特征在于：第一比较器(615)的同向输入端与第二积分器(612)的输出端相连。

5.一种无源超高频射频识别芯片解码的方法，包括如下步骤：

1)检测PIE编码信号；

2)检测到起始分界符delimiter之后的上升沿，控制第一积分器开始积分；同时利用PIE信号控制第二积分器在PIE信号的高电平期间进行积分；

3)检测到起始分界符delimiter之后的第一个下降沿，控制第一积分器停止积分，同时生成与命令基准长度Tari的高电平长度相关的两个电压作为比较电压；

4)将第二积分器的输出电压与第一积分器的两个输出电压分别通过第一比较器和第二比较器进行比较，同时检测PIE信号的下降沿，并产生输出结果：

如果检测到下降沿，并且判定该下降沿为起始分界符delimiter之后的第三个下降沿，则将第一比较器的比较结果写入寄存器并输出；如果寄存器的输出为1，则判断起始分界符delimiter之后的第三个码元是T＝＞R校准符TRcal；如果寄存器的输出为0，并且第二比较器的输出为1，则判断起始分界符delimiter之后的第三个码元为数据1；如果寄存器的输出为0，并且第二比较器的输出为0，则判断起始分界符delimiter之后的第三个码元为数据0；

如果检测到下降沿，并且判定该下降沿不是起始分界符delimiter之后的第三个下降沿，则将第二比较器的比较结果输出；如果第二比较器的输出为0，则判断当前码元为数据0；如果第二比较器的输出为1，则判断当前码元为数据1；

5)在PIE信号的下降沿到来后复位第二积分器；

6)重复执行步骤2)-5)，直至命令结束。

Images