CN101655923B - 无源超高频射频识别芯片模拟前端电路 - Google Patents

Abstract

本发明公开了一种无源超高频射频识别芯片模拟前端电路，主要解决现有电路解码功耗较大及生成反向散射链路频率时需要对时钟频率进行校准的问题。本发明通过模拟解码控制电路检测输入的PIE信号，控制第一积分器、第二积分器和第三积分器分别在设定的时间内积分，并将第一积分器和第二积分器的积分结果通过比较器进行比较，完成对PIE信号的解码；在起始定界符delimiter之后的第三个下降沿，根据第一寄存器保存的数据以及第一比较器的输出来产生使能信号，与第三积分器产生的电压共同来控制弛张振荡器，可得到读写器要求的反向散射链路频率。本发明具有功耗低及无需进行频率校准的优点，可用于无源超高频射频识别芯片设计。

Description

无源超高频射频识别芯片模拟前端电路

技术领域

本发明属于电子电路技术领域，涉及无源超高频射频识别(UHF RFID)芯片模拟前端电路，可用于无源超高频射频识别芯片。

背景技术

射频识别(RFID)包括将唯一的识别信息存储到IC芯片中，以及使用射频识别、追踪或者管理附着于此IC芯片的物体的技术。RFID系统基本结构包括RFID标签，用于存储唯一的识别信息；以及RFID读取器，用于读取或写入存储于标签的信息。

图1是现有的RFID系统的基本结构，其中读写器按照一定的编码方式发送包含命令的激励信号，标签从激励信号中获取能量并解码来自读写器的信息，同时根据解码结果对读写器命令做出响应，以反向散射的方式将信号传递给读写器。读写器接收并解码标签的反向散射信号，从而完成和芯片的一次通信。

在ISO/IEC18000-6C标准中对读写器发送命令的编码方式以及标签的响应方式都做了详细的规定。读写器R＝＞标签T链路应采用PIE编码方式。Tari为读写器对标签发信的基准时间间隔，其值即为数据0的持续时间。读写器应以前同步码或帧同步开始所有R＝＞T通信。前同步码应先于Query命令，表明盘存周期的开始。其它命令则以帧同步开始。

图2示出了ISO/IEC18000-6C标准中规定的PIE编码，其中数据0和数据1由不同长度的高电平和一定长度的低电平PW构成。数据0的长度为Tari，数据1的长度介于1.5Tari与2Tari之间。Tari的长度介于6.5us与25us之间，该长度与读写器的具体实现有关。

图3示出了ISO/IEC18000-6C标准中规定的前同步码和帧同步。其中，图(a)为前同步码，由固定长度的起始分界符(delimiter)、数据0(Tari)、R＝＞T校准符(RTcal)和T＝＞R校准符(TRcal)组成；图(b)为帧同步，由固定长度的起始分界符(delimiter)、数据0(Tari)和R＝＞T校准符(RTcal)组成。读写器利用启动盘存周期的Query命令的前同步码中的TRcal和有效载荷中的分频率(DR)来规定标签的反向散射链路频率。公式(1)规定了反向散射链路频率(BLF)、TRcal和DR之间的关系。标签测定TRcal的长度，计算BLF，并将其T＝＞R链路速率调节至等于BLF。

$\mathrm{BLF}=\frac{\mathrm{DR}}{\mathrm{TRcal}}---\left(1\right)$

目前，公知的无源UHF RFID芯片基本结构由模拟前端电路、数字基带电路、存储器构成。图4是传统的无源UHF RFID芯片基本结构。

参照图4，传统的无源UHF RFID芯片结构包括：模拟前端电路410、数字基带电路420和存储器430。其中，模拟前端电路410包括：电荷泵电路411、电源管理电路412、解调电路413、调制电路414和时钟产生电路415；数字基带电路420包括：逻辑控制单元421、反向散射时钟判断模块422、计数器423和数字比较器424；存储器430，通常为读写的EEPROM或者MTP。

电荷泵电路411从天线所接收的读写器发射的高频载波中获取能量，并通过电源管理电路412为芯片其它电路提供电源；时钟产生电路415利用电源管理电路412提供的电源产生频率为1.92M或1.28M的时钟信号，提供给数字基带电路420；同时，解调电路413从天线接收的高频载波中将读写器发送的信号解调出来，并将解调出的PIE信号传递给计数器423；计数器423在时钟产生电路415产生的时钟信号的控制下，对解调电路413解调出的信号进行计数，并将计数结果通过数字比较器424进行判断，完成对解调电路413所解调出的信号的解码；反向散射时钟判断模块422根据数字比较器的比较结果以及逻辑控制单元的控制，对时钟产生电路415产生的时钟信号进行分频，产生符合ISO/IEC18000-6C标准的反向散射链路频率BLF；逻辑控制单元421根据数字比较器424的解码结果来判断读写器所发送的命令，并根据判断的命令利用BLF对需要返回给读写器的数据进行编码，产生反向散射编码信号，来控制调制电路414，通过改变芯片的阻抗来改变天线返回至读写器的信息，从而完成和读写器的一次通信。

这种结构的电路存在的问题是：

1)利用频率为1.92M或1.28M的时钟信号对解调电路413解调出的PIE信号进行计数来实现解码，导致芯片功耗较大，降低了芯片的读写距离；

2)在芯片中时钟产生电路415产生的时钟频率与制造工艺以及芯片工作环境有关，不同批次的芯片在不同的工作环境下产生的时钟频率会有不同。这会导致不同芯片或同一芯片在不同工作环境下对于同一TRcal计数得到的计数值不同，由此判断得到的BLF会有不同。这需要在读写器与芯片的通信开始时利用起始定界符delimiter对时钟电路进行频率校准，会降低芯片的读写速率。

发明内容

本发明的目的在于克服上述已有技术的不足，提出了一种无源超高频射频识别芯片模拟前端电路，以降低芯片功耗，提高芯片读取速率以及读写距离，增强芯片对制造工艺以及不同环境的适应能力。

为实现上述目的，本发明的无源超高频射频识别芯片模拟前端电路包括：电荷泵电路、电源管理电路、解调电路和调制电路，该电荷泵电路、解调电路和调制电路的输入端与天线连接，电荷泵电路的输出端与电源管理电路连接，电源管理电路的输出端与芯片的其它电路相连，解调电路的输出端连接有模拟解码控制电路，以产生控制逻辑；模拟解码控制电路的输出端连接有解码及反向散射链路频率生成电路，以完成PIE信号的解码以及产生反向散射链路频率。

所述的解码及反向散射链路频率生成电路包括弛张振荡器、第二积分器、反相器和第二比较器，该张弛振荡器的输入端连接有第三积分器和第一寄存器；第一寄存器的输入端连接有第二寄存器和第一比较器；第一比较器的输入端连接有第一积分器；弛张振荡器的输出端OUT1、第二寄存器的输出端OUT2和第二比较器的输出端OUT3作为模拟前端电路的输出；

所述的第一积分器的输入端与模拟解码控制电路的第二输出端相连，第一积分器的第一输出端与第一比较器的反向输入端相连，第一积分器的第二输出端与第二比较器的反向输入端相连；

所述的第二积分器的第一输入端与输入的PIE信号相连，第二积分器的第二输入端与反相器的输出端相连，第二积分器的输出端与第一比较器的同相输入端以及第二比较器的同相输入端相连；

所述的第一比较器的输出端与第一寄存器的第二输入端以及第二寄存器的第二输入端相连；

所述的第三积分器的输入端与模拟解码控制电路的第一输出端相连，第三积分器的输出端与弛张振荡器的第一输入端相连；

所述的弛张振荡器的第二输入端与第一寄存器的输出端相连；

所述的模拟解码控制电路的第三输出端与第二寄存器的第一输入端相连，模拟解码控制电路的第四输出端与第一寄存器的第一输入端相连；

所述的模拟解码控制电路产生的控制逻辑如下：

1)检测到读写器发送命令的第一个下降沿，判定检测到起始分界符delimiter，命令开始，将第一寄存器以及第二寄存器置0；

2)检测到起始分界符delimiter之后的第一个上升沿，在其第二输出端产生使能信号；

3)检测到起始分界符delimiter之后的第一个下降沿，将其第二输出端的使能信号取反；

4)检测到起始分界符delimiter之后的第二个下降沿，在其第一输出端产生使能信号；

5)检测到起始分界符delimiter之后的第三个下降沿，将其第一输出端的使能信号取反；若此时第一比较器的输出为1，则将第一比较器的输出分别写入第一寄存器和第二寄存器；若此时第一比较器的输出为0，则检测第二寄存器保存的数据，如果第二寄存器保存的数据为0，则将第一比较器的输出结果分别写入第一寄存器和第二寄存器；如果第二寄存器保存的数据为1，则将第一比较器的输出结果写入第一寄存器。

本发明由于利用模拟解码控制电路检测PIE信号产生控制逻辑控制第一积分器在设定的时间内积分产生与Tari的高电平长度相关的两个电压，通过PIE信号控制第二积分器在PIE信号的高电平时积分，在PIE信号的低电平时复位，并将第二积分器的积分产生的电压与第一积分器积分产生的两个电压进行比较，完成了对PIE信号的解码以及对前同步码和帧同步的判断，因而无需高频时钟对PIE信号进行计数来解码，降低了电路的功耗，增加了芯片的工作距离；同时由于采用模拟解码控制电路控制第三积分器在设定的时间内积分，并根据第一比较器的结果产生使能信号写入第一寄存器，通过第三积分器积分产生的电压以及第一寄存器保存的数据控制弛张振荡器，因而可以在模拟前端电路的输出端直接得到符合ISO/IEC18000-6C标准的反向散射链路频率，无需进行频率校准，提高了芯片的读取速率，增强了芯片对不同工作环境的适应能力。

附图说明

图1是现有RFID系统的基本结构图；

图2是ISO/IEC18000-6C标准中规定的PIE编码图；

图3是ISO/IEC18000-6C标准中规定同步码图；

图4是现有的UHF RFID芯片的整体结构图；

图5是本发明应用的无源UHF RFID芯片整体结构图；

图6是本发明的模拟解码控制电路与解码及反向散射链路频率生成电路的结构图；

图7是图5中模拟解码控制电路产生的模拟解码控制逻辑示意图；

图8是图6中第三积分器的结构图；

图9是图6中弛张振荡器的结构图。

具体实施方式

参照图5，本发明应用的无源UHF RFID芯片结构包括：模拟前端电路510、数字基带电路520和存储器530。其中：

模拟前端电路510用于产生芯片工作电源，完成对读写器发送命令的解码以及生成反向散射链路频率BLF，同时根据数字基带电路520的控制来改变芯片阻抗，该电路包括：电荷泵电路511、电源管理电路512、解调电路513、调制电路514、模拟解码控制电路515和解码及反向散射链路频率生成电路516，该电荷泵电路511的输入端与天线相连；电源管理电路512的输入端与电荷泵电路511的输出端相连，电源管理电路512的输出端与芯片其它所有电路相连；解调电路513的输入端与天线相连，解调电路513的输出端和模拟解码控制电路515的输入端以及解码及反向散射链路频率生成电路516的输入端相连。电荷泵电路511从天线所接收的来自读写器发射的高频载波中获取能量，并通过电源管理电路512为芯片其它电路提供电源；解调电路513从天线接收的高频载波中将读写器发送的命令解调出来，并将解调出的PIE信号传递给模拟解码控制电路515和解码及反向散射链路频率生成电路516；解码及反向散射链路频率生成电路516在模拟解码控制电路515的控制下，完成对解调电路513所解调出的PIE信号的解码，同时产生读写器要求的反向散射链路频率BLF，提供给数字基带电路520。

数字基带电路520，用于根据模拟前端电路510解码出来的数据判断命令并在BLF控制下产生相应的反向散射编码数据；该数字基带电路520的第一输入端、第二输入端和第三输入端分别与反向散射链路频率生成电路516的第一输出端OUT1、第二输出端OUT2和第三输出端OUT3相连，该数字基带电路520的输出端与调制电路514的输出端相连；该数字基带电路520用于根据解码及反向散射链路频率生成电路516产生的解码数据来判断读写器发送的命令，同时在解码及反向散射链路频率生成电路516产生的BLF的控制下，根据所判断出的命令生成相应的反向散射编码数据控制调制电路514，改变芯片的阻抗，从而改变天线反向散射至读写器的信号，完成和读写器的通信；

存储器530，采用可读写的EEPROM或者MTP，用于存储信息或由数字基带电路520 写入信息。

参照图6，本发明的解码及反向散射链路频率生成电路516包括：第一积分器611、第二积分器612、第三积分器613、反相器614、第一比较器615、第二比较器616、第一寄存器617、第二寄存器618和弛张振荡器619。其中：

第一积分器611的输入端与模拟解码控制电路515的第二输出端C2相连，第一积分器611的第一输出端A1与第一比较器615的反向输入端相连，第一积分器611的第二输出端A2和第二比较器616的反向输入端相连；

第二积分器612的第一输入端B1与输入的PIE信号相连，第二积分器612的第二输入端B2与反相器614的输出端相连，第二积分器612的输出端与第一比较器615的同相输入端以及第二比较器616的同相输入端相连；

第一比较器615的输出端与第一寄存器617的第二输入端F2以及第二寄存器618的第二输入端E2相连；

第三积分器613的输入端与模拟解码控制电路515的第一输出端C1相连，第三积分器613的输出端与弛张振荡器619的第一输入端D1相连；

第二寄存器618的第一输入端E1与模拟解码控制电路515的第三输出端C3相连，第一寄存器617的第一输入端F1与模拟解码控制电路515的第四输出端C4相连；

弛张振荡器619的输出端OUT1、第二寄存器618的输出端OUT2和第二比较器616的输出端OUT3作为该电路的输出。

弛张振荡器619的第二输入端D2与第一寄存器617的输出端相连。

参照图7，模拟解码控制电路515的控制逻辑如下：

时刻701，检测到下降沿，将所有电路复位；

时刻702，检测到命令开始后的第一个上升沿，在其第二输出端C2产生使能信号；

时刻703，将其第二输出端C2的使能信号取反；

时刻704，检测到命令开始后的第二个下降沿，在其第一输出端C1产生使能信号；

时刻706，将其第一输出端C1的使能信号取反；同时检测第一寄存器617所保存的数据；如果第一寄存器617所保存的数据为1，则将第一比较器615的输出写入第二寄存器618；如果第一寄存器617所保存的数据为0，则将第一比较器615的输出分别写入第一寄存器617和第二寄存器618。

时刻708，命令结束，将第一寄存器617以及第二寄存器618复位。

参照图8，第三积分器613由电流源801、开关管803和电容802依次串联连接构成。

参照图9，弛张振荡器619由电流源913、第一充放电回路911、第二充放电回路912、第一电容914、第二电容915、开关管916、第三比较器921、第四比较器922和RS触发器930构成。如果电流源913的电流大小为I₁，第一电容914和第二电容915的大小均为C₁，第三比较器921的反相输入端和第四比较器922的反相输入端D1的电压为Vref3，则该结构产生的时钟频率f满足：

$f=\frac{I_1}{2\×C_1\×\mathrm{Vref}3}---\left(2\right).$

在ISO/IEC18000-6C标准中，对图2以及图3中所示的命令中的各部分的长度关系做了详细的规定，它们满足以下公式所列出的关系：

Tari＝data_0               (3)

1.5Tari≤data_1≤2.0Tari   (4)

2.5Tari≤RTcal≤3.0Tari    (5)

1.1RTcal≤TRcal≤3RTcal    (6)

其中，Tari、data_1、data_0、TRcal、RTcal和PW分别代表命令中对应部分的长度。

在ISO/IEC18000-6C标准中规定的PW的长度与Tari长度的关系为：

Max(0.265Tari，2)≤PW≤0.525Tari    (7)。

根据公式(3)-(7)，可以得到命令的各个部分之间的高电平长度满足公式(8)和公式(9)所示的关系。其中，Tari-PW、data_1-PW、TRcal-PW分别代表数据0、数据1和TRcal的高电平长度。

$\frac{0.5\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}+1\≤\frac{\mathrm{data}\_1-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}\≤\frac{\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}+1---\left(8\right)$

$\frac{2.75\mathrm{Tari}}{\mathrm{Tari}-\mathrm{PW}}\≤\frac{\mathrm{TRcal}-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}---\left(9\right)$

即

$2.4\≤\frac{\mathrm{data}\_1-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}\≤3.1---\left(10\right)$

$3.4\≤\frac{\mathrm{TRcal}-\mathrm{PW}}{\mathrm{Tari}-\mathrm{PW}}---\left(11\right).$

根据模拟解码控制电路515的控制逻辑，本发明的模拟前端电路510的工作过程如下：

电荷泵电路511从天线所接收的来自读写器发射的高频载波中获取能量，并通过电源管理电路512为芯片其它电路提供电源；解调电路513从天线接收的高频载波中将读写器发送的命令解调出来，并将解调出的PIE信号传递给模拟解码控制电路515和解码及反向散射链路频率生成电路516；

时刻701，模拟解码控制电路515检测到解调电路513解调出的信号的下降沿，判定检测到delimiter，命令开始，将所有电路复位；

时刻702，模拟解码控制电路515检测到delimiter之后的第一个上升沿，在其第二输出端C2产生使能信号，控制第一积分器611开始积分；

同时，PIE信号控制第二积分器612在PIE信号的高电平期间积分；

时刻703，模拟解码控制电路515检测到delimiter之后的第一个下降沿，将其第二输出端C2的使能信号取反，控制第一积分器611停止积分；此时，第一积分器611的第一输出端A1与第二输出端A2的输出电压分别为Vref2、Vref；此时第二积分器612的输出电压为Vtari。根据公式(10)和公式(11)，设置Vref、Vref2和Vtari满足如下关系：

Vtari＜Vref＜2.4Vtari

(12)

3.1Vtari＜Vref2＜3.4Vtari

(13)。

同时，PIE信号控制第二积分器612在PIE信号的低电平期间复位；

时刻704，模拟解码控制电路515检测到delimiter之后的第二个下降沿，在其第一输出端C1产生使能信号，控制第三积分器613开始积分；

时刻706，模拟解码控制电路515检测到delimiter之后的第三个下降沿，将其第一输出端C1的使能信号取反，控制第三积分器613停止积分；若此时第一比较器615的输出为1，则判定检测到TRCal，并将第一比较器615的输出分别写入第一寄存器617和第二寄存器618；若此时第一比较器615的输出为0，则检测第二寄存器618保存的数据，如果第二寄存器618保存的数据为0，则将第一比较器615的输出分别写入第一寄存器617和第二寄存器618；如果第二寄存器618保存的数据为1，则将第一比较器615的输出写入第一寄存器617。如果比较器的输出结果为1时，第三积分器613的电流源801的电流大小为I₂，第三积分器613的电容802的大小为C₂，第三积分器613的输出端的电压为Vref3，则Vref3满足：

$\mathrm{Vref}3=\frac{I_2\×\mathrm{TRcal}}{C_2}---\left(14\right).$

当判断到TRcal之后，设置弛张振荡器的电流源电流I₁与第三积分器613的电流源电流I₂满足：

I₁＝2×DR×I₂    (15)，

其中，DR为读写器发送的Query命令中的有效载荷中的分频率；

设置弛张振荡器中的充放电电容C₁与第三积分器613的充电电容C₂满足：

C₁＝C₂    (16)，

根据公式(2)和公式(14)-公式(16)，弛张振荡器的输出端0UT1的信号频率f_clk满足：

$f_{\mathrm{clk}}=\frac{I_1}{2\×C_1\×\mathrm{Vref}3}=\frac{2\×\mathrm{DR}\×I_2}{2\×C_2\×\frac{I_2\×\mathrm{TRcal}}{C_2}}=\frac{\mathrm{DR}}{\mathrm{TRcal}}---\left(17\right);$

时刻706之后的PIE信号的每个下降沿，数字基带电路520根据第二比较器616的输出端OUT3的输出来判断数据；如果第二比较器616的输出端OUT3的输出结果为1，则判断当前码元为数据1；如果第二比较器616的输出端OUT3的输出结果为0，则判断当前码元为数据0；同时，数字基带电路520利用模拟前端电路510的输出端OUT2来判断命令中所包含的是前同步码还是帧同步，即可完成对读写器发送命令的判断。数字基带电路520根据判断出的命令利用模拟前端电路510的输出端OUT1输出的信号生成相应的反向散射编码数据，来控制调制电路514，改变芯片的阻抗，从而改变天线反向散射至读写器的信号，完成和读写器的通信。

上述电路是本发明的一个具体实例，并不构成对本发明的任何限制，显然，本领域的技术人员可以根据本发明的思想做出各种形式上的修改，但这些均在本发明的保护范围之内。

Claims (8)

1.一种无源超高频射频识别芯片模拟前端电路，包括电荷泵电路(511)、电源管理电路(512)、解调电路(513)和调制电路(514)，电荷泵电路(511)、解调电路(513)和调制电路(514)的输入端与天线连接，电荷泵电路(511)的输出端与电源管理电路(512)连接，电源管理电路(512)的输出端与芯片的其它电路相连，其特征在于，解调电路(513)的输出端连接有模拟解码控制电路(515)，模拟解码控制电路(515)的输出端连接有解码及反向散射链路频率生成电路(516)，该解码及反向散射链路频率生成电路(516)，包括弛张振荡器(619)、第二积分器(612)、反相器(614)和第二比较器(616)，该张弛振荡器(619)的输入端连接有第三积分器(613)和第一寄存器(617)；第一寄存器(617)的输入端连接有第二寄存器(618)和第一比较器(615)；第一比较器(615)的输入端连接有第一积分器(611)；弛张振荡器(619)的输出端OUT1、第二寄存器(618)的输出端OUT2和第二比较器(616)的输出端OUT3作为模拟前端电路的输出；利用模拟解码控制电路(515)检测PIE信号产生控制逻辑控制解码及反向散射链路频率生成电路的第一积分器在设定的时间内积分产生与Tari的高电平长度相关的两个电压，通过PIE信号控制解码及反向散射链路频率生成电路的第二积分器在PIE信号的高电平时积分，在PIE信号的低电平时复位，并将第二积分器的积分产生的电压与第一积分器积分产生的两个电压进行比较，完成对PIE信号的解码以及对前同步码和帧同步的判断；同时，采用模拟解码控制电路(515)控制解码及反向散射链路频率生成电路的第三积分器在设定的时间内积分，并根据解码及反向散射链路频率生成电路的第一比较器的结果产生使能信号写入解码及反向散射链路频率生成电路的第一寄存器，通过第三积分器积分产生的电压以及第一寄存器保存的数据控制解码及反向散射链路频率生成电路的弛张振荡器。

2.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：第一积分器(611)的输入端与模拟解码控制电路(515)的第二输出端C2相连，第一积分器(611)的第一输出端(A1)与第一比较器(615)的反向输入端相连，第一积分器(611)的第二输出端(A2)与第二比较器(616)的反向输入端相连。

3.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：第二积分器(612)的第一输入端(B1)与输入的PIE信号相连，第二积分器(612)的第二输入端B2与反相器(614)的输出端相连，第二积分器(612)的输出端与第一比较器(615)的同相输入端以及第二比较器(616)的同相输入端相连。

4.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：第一比较器(615)的输出端与第一寄存器(617)的第二输入端(F2)以及第二寄存器(618)的第二输入端(E2)相连。

5.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：第三积分器(613)的输入端与模拟解码控制电路(515)的第一输出端(C1)相连，第三积分器(613)的输出端与弛张振荡器(619)的第一输入端(D1)相连。

6.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：弛张振荡器(619)的第二输入端(D2)与第一寄存器(617)的输出端相连。

7.根据权利要求1所述的无源超高频射频识别芯片模拟前端电路，其特征在于：模拟解码控制电路(515)的第三输出端(C3)与第二寄存器(618)的第一输入端(E1)相连，模拟解码控制电路(515)的第四输出端(C4)与第一寄存器(617)的第一输入端(F1)相连。

8.根据权利要求1所述的所述的无源超高频射频识别芯片模拟前端电路，其特征在于模拟解码控制电路(515)产生的控制逻辑如下：

1)检测到读写器发送命令的第一个下降沿，判定检测到起始分界符delimiter，命令开始，将第一寄存器(617)以及第二寄存器(618)置0；

2)检测到起始分界符delimiter之后的第一个上升沿，在其第二输出端(C2)产生使能信号；

3)检测到起始分界符delimiter之后的第一个下降沿，将其第二输出端(C2)的使能信号取反；

4)检测到起始分界符delimiter之后的第二个下降沿，在其第一输出端(C1)产生使能信号；

5)检测到起始分界符delimiter之后的第三个下降沿，将其第一输出端(C1)的使能信号取反；若此时第一比较器(615)的输出为1，则将第一比较器(615)的输出分别写入第一寄存器(617)和第二寄存器(618)；若此时第一比较器(615)的输出为0，则检测第二寄存器(618)保存的数据，如果第二寄存器(618)保存的数据为0，则将第一比较器(615)的输出结果分别写入第一寄存器(617)和第二寄存器(618)；如果第二寄存器保存的数据为1，则将第一比较器(615)的输出结果写入第一寄存器(617)。

Images