CN108173250B

CN108173250B - 电源箝制电路

Info

Publication number: CN108173250B
Application number: CN201710171360.1A
Authority: CN
Inventors: 陈界廷; 林群祐; 柯明道; 黄如琳; 林自强; 曾子建
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2016-12-07
Filing date: 2017-03-21
Publication date: 2020-02-07
Anticipated expiration: 2037-03-21
Also published as: US20180159318A1; CN108173250A

Abstract

本发明公开一种电源箝制电路，耦接于一系统供应电源与一接地间，用来降低一静电放电效应，该电源箝制电路包括一第一导通电路、一第二导通电路、一与门模块以及一开关模块，该与门模块接收一来自该第一导通电路产生的一第一导通信号以及来自该第二导通电路产生的一第二导通信号，以产生一使能信号，该开关模块根据该使能信号导通该电源箝制电路，以处理一静电放电操作。该第一导通电路用来防止该系统供应电源的一高电压值，且该第二导通电路用来防止该系统供应电源的一短启动周期。

Description

电源箝制电路

技术领域

本发明涉及一种电源箝制电路，尤其涉及可同时防止一系统供应电源的一高电压值与一短启动周期的电源箝制电路，以避免误触。

背景技术

随着电子装置尺寸大幅度地缩小，静电放电(Electrostatic Discharge，ESD) 效应将显着影响电子装置的效能表现。据此，现有技术提出了静电放电电源箝制电路，用来防止静电放电效应。静电放电电源箝制电路大致可分为两种常规架构：一种是电阻电容基础的电源箝制电路，而另一种是含有二级管串的电源箝制电路。然而，电阻电容基础的电源箝制电路容易受到系统供应电源的短启动周期所影响，导致电阻电容基础的电源箝制电路被误触。此外，含有二级管串的电源箝制电路在正常模式下会有漏电流的缺点，如此也会导致含有二级管串的电源箝制电路被误触。

因此，提出一种在系统供应电源同时供应高电压值以及短启动周期的情况下而不被误触的优化电源箝制电路，实为本领域的重要课题。

发明内容

因此，本发明的主要目的即在于提供一种电源箝制电路，用来同时防止系统供应电源的高电压值与短启动周期，以避免误触。

为了缓解静电放电效应，本发明提出一种电源箝制电路，耦接于一系统供应电源与一接地之间。该电源箝制电路包括一第一导通电路、一第二导通电路、一与门模块以及一开关模块。该第一导通电路耦接于该系统供应电源，用来产生一第一导通信号。该第二导通电路耦接于该系统供应电源，并用来产生一第二导通信号。该与门模块耦接于该系统供应电源、该第一导通电路及该第二导通电路，用来接收该第一导通信号及该第二导通信号以产生一使能信号。该开关模块耦接于该系统供应电源及该与门模块，用来根据该使能信号，导通该电源箝制电路，以处理一静电放电操作。该第一导通电路用来防止该系统供应电源的一高电压值，且该第二导通电路用来防止该系统供应电源的一短启动周期。

通过该电源箝制电路，本发明可同时防止系统供应电源的高电压值与短启动周期，以缓解静电放电效应，避免误触或产生漏电流。

附图说明

图1为本发明实施例一电源箝制电路的示意图。

图2为本发明实施例一电源箝制电路的细节示意图。

图3至图6为本发明实施例电源箝制电路的不同实现方式的示意图。

图7为本发明实施例另一电源箝制电路的示意图。

图8至图10为本发明实施例一电源箝制电路的实验结果示意图。

图11为本发明实施例一电源箝制电路实现方式的示意图。

具体实施方式

本发明的说明书与权利要求书中指称一组件使用的特定名称，或许会由于不同制造者而产生不同的名称，因此本发明依组件的功能而非名称以辨识，本说明书与权利要求书中使用的「包括」意指「包容性的或开放式的而非排除附加的、未列举的组件或方法步骤」，除此之外，「电性连接」或「耦接」意指以一直接性或间接电性连接的任何方式，因此，「一第一装置电性连接或耦接于一第二装置」意指该第一装置直接地，或以间接地经由其他组件的方法或手段连接至该第二装置。

请参考图1，图1为本发明实施例一电源箝制电路10的示意图，如图1 所示，电源箝制电路10耦接于一系统供应电源VDD与一接地GND之间，包括一第一导通电路100、一第二导通电路102、一与门(AND Gate)模块 104及一开关模块106。详细来说，系统供应电源VDD是一电压源，用来供应电压给第一导通电路100、第二导通电路102、与门模块104及开关模块106。第一导通电路100用来产生一第一导通信号，而第二导通电路102用来产生一第二导通信号。较佳地，第一导通电路100用来防止系统供应电源VDD 的一高电压值，而第二导通电路102用来防止系统供应电源VDD的一短启动周期。如果第一导通电路100侦测到系统供应电源VDD的一高电压值，则产生第一导通信号。并且，如果第二导通电路102侦测到系统供应电源VDD的短启动周期，则产生第二导通信号。

与门模块104耦接于第一导通电路100及第二导通电路102，用来接收第一导通信号及第二导通信号，以产生一使能信号。开关模块106以一n型金属氧化物半导体晶体管实现，此并非限制本发明的专利范围。开关模块106 包括一第一端耦接于系统供应电源VDD，一第二端耦接于与门模块104以及一第三端耦接于接地GND。在此情形下，如果开关模块106通过接收使能信号而开启，则电源箝制电路10可被导通来处理一静电放电操作，以缓解静电放电(Electrostatic Discharge，ESD)效应。

请参考图2，图2为本发明实施例一电源箝制电路20的示意图，电源箝制电路20为图1中电源箝制电路10的一种实施方式，因此将相同的元件以相同的符号代表。在电源箝制电路20中，第一导通电路100包括一第一电阻单元R1及一导通单元1000，且第一电阻单元R1及导通单元1000串联连接于系统供应电源VDD与接地GND之间。第二导通电路102包括一第二电阻单元R2及一电容单元C，且第二电阻单元R2及电容单元C串联连接于系统供应电源VDD与接地GND之间。与门模块104包括一第一p型金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管1040、一第二p型金属氧化物半导体晶体管1042以及一第三电阻单元R3。第一p型金属氧化物半导体晶体管1040包括一源极(即一第一端)耦接于系统供应电源VDD，一栅极(即一第二端)耦接于第二电阻单元R2与电容单元C之间的一节点，以及一漏极(即一第三端)。第二p型金属氧化物半导体晶体管1042包括一源极(即一第一端)耦接于第一p型金属氧化物半导体晶体管1040的漏极，一栅极(即一第二端)耦接于第一电阻单元R1与导通单元1000之间的一节点，以及一漏极(即一第三端)耦接于开关模块106。第三电阻单元R3耦接于第二p型金属氧化物半导体晶体管1042的漏极与接地GND之间。

换句话说，如果侦测到系统供应电源VDD的一高电压值(即一类似静电放电的波型)，则导通第一导通电路100，因此，第一导通信号开启第二p型金属氧化物半导体晶体管1042。并且，如果侦测到系统供应电源VDD的短启动周期(即10纳秒的一骤升周期)，则导通第二导通电路102，因此，第二导通信号开启第一p型金属氧化物半导体晶体管1040。在此情形下，如果第一导通电路100与第二导通电路102皆导通，则与门模块104会相对应地开启以导通开关模块106以释放静电电流。或者，如果第一导通电路100及第二导通电路102其中一个没有被开启，则与门模块104与开关模块106将不被开启，如此可在电源箝制电路运作在正常模式下(即提供一稳定电压)，有效防止误触以及减少漏电流。

进一步地，请参考图3至图6和图11，其中图3至图6和图11为本发明实施例30、40、50、60、110与电源箝制电路30、40、50、60、110的示意图。电源箝制电路30、40、50、60为电源箝制电路20的不同实现方式，因此将相同的元件以相同的符号代表。如图3所示的电源箝制电路30，一第一导通电路300的一导通单元3000是一串接n型金属氧化物半导体晶体管单元，且取代图2中电源箝制电路20的导通单元1000。如图4所示的电源箝制电路40，一第一导通电路400的一导通单元4000是一串接p型金属氧化物半导体晶体管单元，且取代图2中电源箝制电路20的导通单元1000。如图5所示的电源箝制电路50，一第一导通电路500的一导通单元5000是一齐纳二极管单元，且取代图2中电源箝制电路20的导通单元1000。如图6 所示的电源箝制电路60，一开关模块606是一电流触发的可控硅整流器，且取代图2中电源箝制电路20的开关模块106。如图11所示的电源箝制电路 110，一开关模块1106是一偏压触发的可控硅整流器，且取代图2中电源箝制电路20的开关模块106。值得注意的是，图6所示的开关模块606及图11 所示的开关模块1106皆为可控硅整流器。图6的开关模块606是一电流触发元件，且移除电源箝制电路60中的第三电阻单元R3。而图11的开关模块1106 是一偏压触发组件，且电源箝制电路110包括第三电阻单元R3。

请参考图7，图7为本发明实施例电源箝制电路70的示意图。如图7所示，电源箝制电路70包括一第一导通电路700、一第二导通电路702、一与门模块704、一开关模块706及导通单元Mp1、Mp2、Mn1、Mn2。第一导通电路700、第二导通电路702与开关模块706相似于图2至图6的本发明实施例，主要不同在于，开关单元Mp1、Mn1相串接连接以形成一互补式金属氧化半导体晶体管(CMOS)，耦接于第一导通电路700与第二导通电路702 之间；且导通单元Mp2、Mn2相串接连接以形成另一互补式金属氧化半导体晶体管，耦接于第一导通电路700与与门模块704之间。此外，与门模块704 包括三个n型金属氧化物半导体晶体管Mna、Mnb、Mn_trigger及二个电阻Ra，用以实现图2至图6中本发明实施例的与门功能。

此外，请参考图8至图10，其中图8至图10为本发明实施例电源箝制电路20的实验结果示意图。如图8所示，当电源箝制电路20运作在一正常电源开启下，代表系统供应电源VDD的电压值逐渐增加。如图8 所示，开关模块106第二端的一量测电压值Vg很小，且流过开关模块106的一量测电流值I_MESD在一初始周期(即110微秒)内消失。如图9所示，当电源箝制电路 20运作在一类似静电放电的波型下，据此，电源箝制电路20的运作功能释放了流经开关模块106的量测电流I_MESD，以有效地缓解静电放电效应。如图 10所示，电源箝制电路20运作在一快速开启(即10纳秒)的情形下，电源箝制电路20的运作功能成功地减低了静电放电效应。因此，本发明实施例电源箝制电路可被实验证明，在不产生漏电流且误触下，有效地减低静电放电效应。

值得注意的是，本发明电源箝制电路包括第一导通电路与第二导通电路，以避免系统供应电源的一高电压值与短启动周期的情况。而熟习本领域者可视情况修改，调整或合并图2至图7中所述的电路实现方式，以较低成本与更有弹性的应用达到同样的功能，如此相对应变化也属本发明的范围。

综上所述，本发明提供可预防系统供应电源的一高电压值与系统供应电源的一短启动周期的电源箝制电路。据此，电源箝制电路可有效地运作而缓解静电放电效应，以避免误触或产生漏电流。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种电源箝制电路，耦接于一系统供应电源与一接地之间，其特征在于，该电源箝制电路包括：

一第一导通电路，耦接于该系统供应电源，用来产生一第一导通信号；

一第二导通电路，耦接于该系统供应电源，用来产生一第二导通信号；

一与门模块，耦接于该系统供应电源、该第一导通电路及该第二导通电路，用来接收该第一导通信号及该第二导通信号，以产生一使能信号，其中，该与门模块包括两个串联的p型金属氧化物半导体晶体管或两个串联的n型金属氧化物半导体晶体管；以及

一开关模块，耦接于该系统供应电源及该与门模块，用来根据该使能信号，导通该电源箝制电路，以处理一静电放电操作；

其中，该第一导通电路用来防止该系统供应电源的一高电压值，且该第二导通电路用来防止该系统供应电源的一短启动周期。

2.如权利要求1所述的电源箝制电路，其特征在于，该第一导通电路包括一第一电阻单元及一导通单元，且该第一电阻单元及该导通单元串联于该系统供应电源与该接地之间。

3.如权利要求2所述的电源箝制电路，其特征在于，该导通单元是一多晶硅二极管串单元、一串接p型金属氧化物半导体晶体管单元、一串接n型金属氧化物半导体晶体管单元或一齐纳二极管单元。

4.如权利要求1所述的电源箝制电路，其特征在于，该第二导通电路包括一第二电阻单元及一电容单元，且该第二电阻单元及该电容单元串联于该系统供应电源与该接地之间。

5.如权利要求1所述的电源箝制电路，其特征在于，该与门模块包括：

一第一p型金属氧化物半导体晶体管，包括一第一端，耦接于该系统供应电源，一第二端，耦接于该第二导通电路，以及一第三端；

一第二p型金属氧化物半导体晶体管，包括一第一端，耦接于该第一p型金属氧化物半导体晶体管的第三端，一第二端，耦接于该第一导通电路，以及一第三端，耦接于该开关模块；以及

一第三电阻单元，耦接于该第二p型金属氧化物半导体晶体管的第三端与该接地之间。

6.如权利要求5所述的电源箝制电路，其特征在于，该开关模块包括：

一第一端，耦接于该系统供应电源；

一第二端，耦接于该第二p型金属氧化物半导体晶体管的第三端；以及

一第三端，耦接于该接地。

7.如权利要求5所述的电源箝制电路，其特征在于，该开关模块为一n型金属氧化物半导体晶体管或一可控硅整流器。