CN101533830A - 高压垫的静电放电保护装置 - Google Patents

高压垫的静电放电保护装置 Download PDF

Info

Publication number
CN101533830A
CN101533830A CN200810082887A CN200810082887A CN101533830A CN 101533830 A CN101533830 A CN 101533830A CN 200810082887 A CN200810082887 A CN 200810082887A CN 200810082887 A CN200810082887 A CN 200810082887A CN 101533830 A CN101533830 A CN 101533830A
Authority
CN
China
Prior art keywords
voltage
cushion
electrostatic discharge
protective equipment
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810082887A
Other languages
English (en)
Other versions
CN101533830B (zh
Inventor
谢武聪
周明俊
柯明道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elan Microelectronics Corp
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Priority to CN2008100828878A priority Critical patent/CN101533830B/zh
Publication of CN101533830A publication Critical patent/CN101533830A/zh
Application granted granted Critical
Publication of CN101533830B publication Critical patent/CN101533830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种高压垫的静电放电保护装置，其包括高压NMOS晶体管连接在所述高压垫及低压端之间，所述高压NMOS晶体管具有一寄生元件在所述高压NMOS晶体管的源漏极之间，触发器在所述高压垫上的电压达到一临界值时，导通所述寄生元件以使所述高压垫上静电放电的能量释放至所述低压端。

Description

高压垫的静电放电保护装置
技术领域
本发明是有关一种高压垫的静电放电(ElectroStatic Discharge；ESD)保护装置，特别是关一种具有良好ESD保护能力且可以让高压垫具有开漏极(open-drain)输出能力的ESD保护装置。
背景技术
静电放电是造成大多数的电子元件或电子系统受到过度电性应力(Electrical Overstress，EOS)破坏的主要因素。这种破坏会影响集成电路的电路功能，而使得集成电路工作不正常。为了避免ESD对集成电路的影响，因此在集成电路的输入/输出垫(I/O pad)上将设置ESD保护装置以防止ESD破坏集成电路。然而，由于高压I/O垫须具备承受高于电源电压的能力，故在设计上对电源电压不能有PMOS元件，因而高压I/O垫的ESD保护能力难以提升。
因此，一种有别于传统I/O垫的ESD保护装置，乃为所冀。
发明内容
本发明的目的之一，在于提出一种高压垫的ESD保护装置，其利用NMOS寄生元件达到ESD保护。
本发明的目的之一，在于提出一种高压垫的ESD保护装置，其可以使所述高压垫具有开漏极(open-drain)输出能力。
本发明的目的之一，在于提出一种高压垫的ESD保护装置，其能防止在正常工作时被误启动。
根据本发明，一种高压垫的ESD保护装置包括高压NMOS晶体管连接在所述高压垫及一低压端之间，所述高压NMOS晶体管具有一寄生元件在所述高压NMOS晶体管的源漏极之间，反相触发器在输入所述高压垫上的电压高于一临界值时，导通所述寄生元件以将所述高压垫上ESD的能量释放至所述低压端，进而达到ESD保护，一开漏极输出控制器切换所述高压NMOS晶体管以使所述高压垫具有开漏极输出能力，以及一防止误启动电路用以防止所述反相触发器在正常工作时误启动所述ESD保护机制。
附图说明
图1是本发明的第一实施例；
图2是本发明的第二实施例；
图3是本发明的第三实施例；
图4显示高压NMOS晶体管106的结构；
图5显示实际量测到ESD保护装置100中高压垫102对地端GND的电流/电压曲线；以及
图6显示没有ESD保护装置100时高压垫102对地端GND的电流/电压曲线。
附图标号：
100    ESD保护装置
102    高压垫
104    开漏极输出控制器
106    高压NMOS晶体管
108    BJT元件
110    防止误启动电路
112    反相触发器
114    PMOS晶体管
116    NMOS晶体管
118    节点
120    节点
200    ESD保护装置
202    节点
204    PMOS晶体管
206    NMOS晶体管
208    节点
210    节点
300    ESD保护装置
302    高压NMOS晶体管
304    BJT元件
400    衬底
402    P型阱
404    N型阱
406    N型阱
408    氧化层
410    金属层
具体实施方式
图1是本发明的第一实施例，在ESD保护装置100中，高压NMOS晶体管106连接在高压垫102及地端GND之间，高压NMOS晶体管106具有一寄生的NPN的BJT元件108，反相触发器112的输出连接BJT元件108的基极，反相触发器112在高压垫102上的电压VPP高于一临界值时导通BJT元件108以使高压垫上ESD的能量释放至地端GND，进而达到ESD保护。反相触发器112包括PMOS晶体管114连接在高压垫102及节点118之间，NMOS晶体管116连接在节点118及地端GND之间，节点118连接BJT元件108的基极，电阻R1连接在高压垫102及节点120之间，电容C1连接在节点120及地端GND之间。在ESD期间，节点120上的电压一开始为0，故PMOS晶体管114导通(turnon)而NMOS晶体管116截止(turn off)，当电压VPP加至高压垫102上时，由于电阻R1及电容C1的关系，节点120上的电压不会立即被拉高至高准位，因此晶体管114维持导通状态以将高压垫102上的电压VPP连接至BJT元件108的基极，当电压VPP高于一临界值时，BJT元件108将被导通以使高压垫上ESD的能量释放至地端GND。
在ESD保护装置100中，还包括一开漏极输出控制器104将切换高压NMOS晶体管106，当高压NMOS晶体管106导通时，高压垫102连接至地端GND，故高压垫102的电压变为低准位，当NMOS晶体管106截止时，高压垫102将被外部的电压(图中未示)拉回高准位，因此当开漏极输出控制器104切换高压NMOS晶体管106时，高压垫102上的电压将跟着改变，故高压垫102除了可以当作耐高压的输入垫外，还可以当作开漏极的输出垫。此外，防止误启动电路110用以防止在正常工作时误启动所述ESD保护机制，所述防止误启动电路110包括NMOS晶体管M1连接在反相触发器112的输出及地端GND之间，受控于电源电压VDD，在ESD期间，电源电压VDD为0，故NMOS晶体管M1截止，因此不影响ESD保护功能，在正常工作时，电源电压VDD将使NMOS晶体管M1导通，进而让反相触发器112的输出接地以避免寄生的BJT元件108被导通而误启动ESD保护机制。
图2是本发明的第二实施例，ESD保护装置200包括反相触发器202在ESD期间若高压垫102上的电压VPP大于一临界值时，导通高压NMOS晶体管106的寄生BJT元件108以使高压垫上ESD的能量释放至地端GND，开漏极输出控制器104用以切换高压NMOS晶体管106，进而使高压垫102具有开漏极输出能力，防止误启动电路110用以在正常工作时防止所述ESD保护机制被误启动。在反相触发器202中，二极管D1连接在电压V1及节点202之间，二极管D2连接在节点202及高压垫102之间，PMOS晶体管204连接在高压垫102及节点208之间，NMOS晶体管206连接在节点208及地端GND之间，节点208连接BJT元件108的基极，电阻R1连接在高压垫102及节点210之间，电容C1连接在节点210及地端GND之间。在ESD期间，节点210上的电压一开始为(V1-VF)，故与图1的反相触发器112相比，反相触发器202需要较高的电压VPP才能导通BJT元件108。
图3是本发明的第三实施例，ESD保护装置300包括高压NMOS晶体管106连接在高压垫102及地端GND之间，高压NMOS晶体管302连接在电源电压VDD及高压垫之间，其闸极接地，反相触发器112的输出连接高压NMOS晶体管的寄生BJT元件108及304的基极，在ESD期间，若高压垫102上的电压VPP大于临界值时，反相触发器112将导通BJT元件108及304以使高压垫上ESD的能量释放至地端GND及电源电压VDD，进而达到ESD保护，开漏极输出控制器104用以切换高压NMOS晶体管106，进而使高压垫102具有开漏极输出能力，防止误启动电路110用以在正常工作时防止所述ESD保护机制被误启动。
图4显示高压NMOS晶体管106的结构，其包括P型衬底400，P型阱402在衬底400中，连接反相触发器的输出，N型阱404及406在衬底400中，分别连接地端GND及高压垫102，氧化层408在衬底400上覆盖在N型阱404及406之间，金属层410在所述氧化层408上，连接开漏极输出控制器104的输出S1，其中衬底400、N型阱404及406、氧化层408及金属层410形成高压NMOS晶体管106，而衬底400以及N型阱404及406之间同时也形成寄生的NPN的BJT元件108。当高压垫102上的电压高于临界值时，反相触发器的输出将导通BJT元件108，也就是说N型阱404及406之间将出现一通道，使得高压垫上的能量IESD由N型阱406流向N型阱404，最后再释放至地端GND。
图5显示实际量测到ESD保护装置100中高压垫102对地端GND的电流/电压曲线。图6是没有ESD保护装置时高压垫对地端GND的电流/电压曲线。由图5及图6的电流/电压曲线可看出，ESD保护装置100消除了曲回(snakeback)现象，故具有良好的ESD保护功能。

Claims (13)

1.一种高压垫的静电放电保护装置，其特征在于，所述装置包括：
高压NMOS晶体管，连接在所述高压垫及低压端之间，在所述高压NMOS晶体管的源漏极之间具有一寄生元件；以及
触发器，在输入所述高压垫上的电压高于一临界值时，导通所述寄生元件以将所述高压垫上静电放电的能量释放至所述低压端。
2.如权利要求1所述的静电放电保护装置，其特征在于，所述装置还包括一控制器切换所述高压NMOS晶体管以使所述高压垫具有开漏极输出能力。
3.如权利要求1所述的静电放电保护装置，其特征在于，所述寄生元件包括一NPN的BJT晶体管。
4.如权利要求1所述的静电放电保护装置，其特征在于，所述触发器为一反相触发器。
5.如权利要求4所述的静电放电保护装置，其特征在于，所述触发器包括：
第一晶体管，在所述高压垫及一节点之间，所述节点连接所述寄生元件；以及
第二晶体管，在所述节点及所述低压端之间，所述第一及第二晶体管受控于第一电压以将所述高压垫上的第二电压或所述低压端上的第三电压提供给所述寄生元件。
6.如权利要求4所述的静电放电保护装置，其特征在于，所述触发器包括：
第一二极管，具有一正端连接在第一电压以及一负端连接第一节点；
第二二极管，具有一正端连接所述高压垫以及一负端连接所述第一节点；
第一晶体管，在所述第一节点及第二节点之间，所述第二节点连接所述寄生元件；以及
第二晶体管，在所述第二节点及所述低压端之间，所述第一及第二晶体管受控于第二电压以将所述高压垫上的第三电压或所述低压端上的第四电压提供给所述寄生元件。
7.如权利要求1所述的静电放电保护装置，其特征在于，所述装置还包括防止误启动电路用以防止所述触发器在正常工作时导通所述寄生元件。
8.如权利要求7所述的静电放电保护装置，其特征在于，所述防止误启动电路包括：
开关，连接在所述触发器的输出及低压端之间；以及
电压源，控制所述开关的切换。
9.如权利要求1所述的静电放电保护装置，其特征在于，所述装置还包括第二高压NMOS晶体管，连接在所述高压垫及第二低压端之间，所述第二高压NMOS晶体管具有第二寄生元件在所述第二高压NMOS晶体管的源漏极之间，在所述高压垫上的电压高于所述临界值时，所述触发器导通所述第二寄生元件以将所述高压垫上静电放电的能量释放至所述第二低压端。
10.一种高压垫的静电放电保护装置，其特征在于，所述装置包括：
第一导电型的第一区域；
第一导电型的第二区域，形成在所述第一区域内；
第二导电型的第三区域，形成在所述第一区域内，连接低压端；
第二导电型的第四区域，形成在所述第一区域内，连接所述高压垫；以及
触发器，提供正比与所述高压垫上第一电压的第二电压给所述第二区域；
其中，在所述第二电压大于一临界值时，所述第三及第四区域之间将形成一通道以使所述高压垫上静电放电的能量经由所述通道释放至所述低压端。
11.如权利要求10所述的静电放电保护装置，其特征在于，所述装置还包括：
氧化层，在所述第一区域上，覆盖在所述第三及第四区域之间；以及
金属层，在所述氧化层上，与所述第一、第二及第三区域以及所述氧化层形成一高压NMOS晶体管。
12.如权利要求10所述的静电放电保护装置，其特征在于，所述装置还包括一控制器连接所述金属层，用以切换所述高压NMOS晶体管以使所述高压垫具有开漏极输出能力。
13.如权利要求10所述的静电放电保护装置，其特征在于，所述触发器为一反相触发器。
CN2008100828878A 2008-03-11 2008-03-11 高压垫的静电放电保护装置 Active CN101533830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100828878A CN101533830B (zh) 2008-03-11 2008-03-11 高压垫的静电放电保护装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100828878A CN101533830B (zh) 2008-03-11 2008-03-11 高压垫的静电放电保护装置

Publications (2)

Publication Number Publication Date
CN101533830A true CN101533830A (zh) 2009-09-16
CN101533830B CN101533830B (zh) 2012-05-09

Family

ID=41104327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100828878A Active CN101533830B (zh) 2008-03-11 2008-03-11 高压垫的静电放电保护装置

Country Status (1)

Country Link
CN (1) CN101533830B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097796A (zh) * 2014-05-12 2015-11-25 旺宏电子股份有限公司 高压半导体元件及其制造方法
CN108732436A (zh) * 2017-04-21 2018-11-02 瑞昱半导体股份有限公司 静电放电保护装置与其检测电路
WO2020182072A1 (zh) * 2019-03-13 2020-09-17 惠科股份有限公司 显示面板的静电防护装置、方法及显示装置
CN113381394A (zh) * 2020-03-10 2021-09-10 新唐科技股份有限公司 用于启动电路的静电放电保护电路
CN113468089A (zh) * 2021-09-03 2021-10-01 上海类比半导体技术有限公司 输出驱动电路、gpio电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329692B1 (en) * 1998-11-30 2001-12-11 Motorola Inc. Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
US6952333B1 (en) * 2003-09-15 2005-10-04 National Semiconductor Corporation ESD protection circuit for high-voltage, high DV/DT pads

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097796A (zh) * 2014-05-12 2015-11-25 旺宏电子股份有限公司 高压半导体元件及其制造方法
CN105097796B (zh) * 2014-05-12 2018-06-29 旺宏电子股份有限公司 高压半导体元件及其制造方法
CN108732436A (zh) * 2017-04-21 2018-11-02 瑞昱半导体股份有限公司 静电放电保护装置与其检测电路
WO2020182072A1 (zh) * 2019-03-13 2020-09-17 惠科股份有限公司 显示面板的静电防护装置、方法及显示装置
US11966129B2 (en) 2019-03-13 2024-04-23 HKC Corporation Limited Display panel static electricity protection device, display panel static electricity protection method, and display device
CN113381394A (zh) * 2020-03-10 2021-09-10 新唐科技股份有限公司 用于启动电路的静电放电保护电路
CN113468089A (zh) * 2021-09-03 2021-10-01 上海类比半导体技术有限公司 输出驱动电路、gpio电路

Also Published As

Publication number Publication date
CN101533830B (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
US6147538A (en) CMOS triggered NMOS ESD protection circuit
JP4008744B2 (ja) 半導体装置
US5907462A (en) Gate coupled SCR for ESD protection circuits
US8564065B2 (en) Circuit architecture for metal oxide semiconductor (MOS) output driver electrical overstress self-protection
US7394631B2 (en) Electrostatic protection circuit
US6912109B1 (en) Power-rail ESD clamp circuits with well-triggered PMOS
KR101006827B1 (ko) 저 전압 ｎｍｏｓ－기반 정전기 방전 클램프
JP5540801B2 (ja) Ｅｓｄ保護回路及び半導体装置
US7982523B2 (en) Electro static discharge clamping device
US7889469B2 (en) Electrostatic discharge protection circuit for protecting semiconductor device
US7282767B2 (en) Guardwall structures for ESD protection
US8208234B2 (en) Circuit with ESD protection for a switching regulator
CN101533830B (zh) 高压垫的静电放电保护装置
US20080144244A1 (en) Well potential triggered esd protection
TWI427765B (zh) 具縱向結構的靜電放電保護元件
US7242558B2 (en) ESD protection module triggered by BJT punch-through
KR100790445B1 (ko) 정전기 방전 보호 회로
US10749336B2 (en) ESD protection circuit with passive trigger voltage controlled shut-off
JP6384223B2 (ja) 静電気保護回路および集積回路
US20020063313A1 (en) ESD protection device with island-like distributed p+ diffusion regions
JP2008172216A (ja) ウェル電位トリガによるｅｓｄ保護
KR100907894B1 (ko) 정전기 방전 보호회로
KR100818086B1 (ko) 정전기 방전 보호 회로
KR101159114B1 (ko) Ｅｓｄ 보호 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant