CN108155634B - 限流器、对应装置和方法 - Google Patents

Abstract

本申请涉及限流器、对应装置和方法。限流器电路包括：输入端子，用于接收电源电压；电流输出端子，耦合至通过该功率晶体管的电流路径；以及控制输出端子，与该功率晶体管的控制端子耦合。差分放大器使得能够检测感测电压与参考电压之间的差异，该感测电压指示该电流输出端子处的电流，该参考电压由参考电压发生器供应并且该控制输出端子将根据以上提到的差异而被驱动。该电路包括：电压钳位单元，与该输入端子耦合，以提供针对该电路的悬浮地；和/或反应时间单元，插入在该差分放大器与该电流输出端子之间，以限制该电流输出端子处的短路电流；和/或短路保护单元，插入在该差分放大器与该控制输出端子之间，以向该差分放大器的输出端提供短路保护。

Description

限流器、对应装置和方法

相关申请的交叉引用

本申请要求2016年12月5日提交的意大利专利申请No.102016000123267的优先权权益，据此通过参考并入其全部公开内容。

技术领域

本说明书涉及限流器。

一个或多个实施例可应用于例如被设计成用于在太空环境中或者一般地在电流吸收路径的设计较为重要的应用背景中(例如，在操作期间存在超负荷或甚至短路的情况下)操作的装置。

例如在由电池供电的车辆或系统领域中，包括可编程限流器电路构成这些可能应用的示例。

背景技术

由于装置(诸如，例如，用于太空任务的装置)所处的环境，这些装置会经受各种应力。

例如，由于辐射或TID(总电离剂量)的累积而导致的现象会增加电子电路或甚至整个系统的电流消耗，从而短时间内耗尽卫星中存在的能量资源，而这些资源在进行任务期间难以再生。重离子(SET)的影响可在电源下游的装置中生成电流峰值，其方式使得装置本身受损，从而改变电流消耗或形成短路，还带来一些重要的后果。

限流器可被视为智能熔丝。熔丝的目的可以是保护电源和/或负载不受由于例如短路或负载的过量电流需求而导致的不利影响。

熔丝可被证明反应时间太慢，从而不足以保证系统的完整性，具有损坏系统的装置或部件的风险。

限流器因此可被视为“智能”熔丝，该熔丝在正常操作状况下展现出可忽略不计的阻抗并且当流过其的电流超过编程限制大小时切换成高阻抗状态。

限流器的快速反应时间例如从故障开始的第一时刻起降低了下游装置受损的概率，因为它限制了电流，从而减少了部件上的应力。

在故障已被修复之后，限流器(如果被恰当编程)可能能够甚至在没有恢复干预的情况下自发地返回至低阻抗状态。

当限流电路处于操作中时，可为感测电阻器R_感测的端子两端的电压提供各种解决方案，以用于供应关于流过负载的电流(I_感测)的值的信息。

在系统的典型操作的情况下或者在限流条件下，可将电阻器R_感测的端子两端的电压VR_感测与例如借助于运算放大器固定的参考电压进行比较，该运算放大器驱动例如功率晶体管(例如，功率P_MOS晶体管)的控制电极(例如，栅极)，将其分别偏置成三极管区或有源区。

在此解决方案中，例如，根据以下类型的关系，可通过R_感测的端子两端的压降与运算放大器的输入端处的参考电压(高电压)之间的(电压的)平衡来施加限流值I_限制：

I_限制＝参考电压/R_感测

当负载要求比编程限制值高的电流值时，电阻器R_感测的端子两端的电压往往会变得高于参考电压，负反馈回路起作用，其方式使得运算放大器的输出增加功率P_MOS的栅极电势，其方式使得确定系统引出最大编程限制电流I_限制的均衡情形。在这个新均衡状况下，电压VR_感测和参考值相等并且运算放大器的输出可驱动功率P_MOS的栅极从线性区到饱和区。

文献US 7245113 B2和US 7728655 B2是以上的示例。

发明内容

尽管该部分中的扩展活动性，仍然需要提供针对限流器的改进解决方案。

一个或多个实施例的一个目的将有助于满足这种需要。

根据一个或多个实施例，可以借助于具有所附权利要求书中呈现的特征的限流器来满足这个目标。

一个或多个实施例可以涉及一种对应的装置和一种对应的方法。

权利要求书形成在此关于实施例提供的技术教导的完整部分。

一个或多个实施例可在诸如例如以下各方面提供改进解决方案：

-例如为了引起悬浮地系统借助于串联的齐纳二极管与电阻器而形成的电压钳位，和/或

-具有针对反应时间的自举系统的A类运算放大器(例如，高压)，和/或

-布置在运算放大器与功率晶体管(例如，功率P_MOS)之间的短路保护。

一个或多个实施例可以包括电源和负载二者，因为干预时间快速，例如，大约几微秒。

一个或多个实施例可以提供以下优点中一个或多个优点：

-限流器电路(例如，集成的(集成限流器——ICL))不以系统的地为基准，这就是为什么如果将短路，它们不装载电源总线；

-在使吸收电流极限取决于短路施加限制的情况下，运算放大器的输出(高电压)有可能可短路至地；

-可以考虑以下事实：通过确定齐纳二极管电压的大小，使放大器的输出端可经受短路至悬浮地，从而不造成功率晶体管(例如，功率P_MOS)击穿；例如，可以选择电压VZ，以便不将电路部件暴露而冒险受太空环境相关现象(例如，SEL和SES)损害；

-整体架构可具有快速反应时间并且可保护负载和电源二者；

-电路在电压方面是通用的并且可被偏置成甚至高于100V；

-有可能使用较小的附加架构；

-简化了实现方式；

-减小了在硅上占用的空间占据；

-整个系统的反应时间加快。

例如，在一个或多个实施例中，可以考虑如下因素：

-在正常操作期间，负载电流的陡增可造成电压发生器的电流响应的惯性，有可能带来电源电压下降的后果，电源电压下降能够触发功率晶体管(例如，功率P_MOS)的开关循环；

-在电路部分受重离子影响时，这些可触发能够使卫星的电源放电的电流锁存器，从而可能有损任务结果。

附图说明

现在将仅通过非限制性示例的方式，参照附图来描述一个或多个实施例，在附图中：

-图1是一个或多个实施例的示例性示图，

-图2是图1的一部分的示例性示图，

-图3是一个或多个实施例的示例性视图，以及

-图4是一个或多个实施例的示例性电路图。

具体实施方式

在随后的描述中，为了提供对本说明书中的示例性实施例的更深入的理解，展示了一个或多个具体细节。可以在没有这些特定细节中的一个或多个细节的情况下或用其他方法、部件、材料等等来获得实施例。在其他情况下，为了将不致使实施例的某些方面不清楚，已知的操作、材料或结构并没有被详细地例示或描述。

在本说明的框架中，对“实施例”的引用旨在指示参照该实施例描述的具体配置、结构、特征被包括在至少一个实施例中。因此，可以出现于本说明书的一个或多个地方的诸如“在一个实施例中”这种短语不一定是指同一个实施例。另外，具体配置、结构或特征可以以任何合适的方式组合在一个或多个实施例中。

在此使用的引用仅为了方便而被提供，并且因此未限定保护范围或实施例的范围。

在图1中，参考值VS指示被设计成用于经由功率晶体管T(例如，功率P_MOS晶体管)向在此例示的(其意图并非是限制性的)作为RC网络的负载L供电的供电电源(电压值例如为VCC)。

然而，应该理解，源VS、晶体管T和/或负载L可自身构成与各实施例不同的元件。

在图1中，限流器电路10的一个示例被示出为插入在源VS与晶体管T之间。

如已经说过的，限流器可被视为一种“智能”熔丝，该熔丝在正常操作条件下展现出可忽略不计的阻抗并且当流过其的电流超过编程限制水平时进入高阻抗状态。

例如，在电路10中，可存在感测电阻器R_感测，电流I_感测可通过该感测电阻器R_感测从源VS流向晶体管T，例如，电流I_感测(因此电阻器R_感测的端子两端的电压VR_感测)的值能够指示通过晶体管T的电流路径(在晶体管T是诸如P_MOS晶体管的场效应晶体管的情况下，源极-漏极路径)流入负载L中的电流I_负载的值。

在电路图(诸如，图1中例示的电路图)中，可存在借助于参考电压电阻器14耦合至源VS与电阻器R_感测之间的中间点的参考电流发生器12(本身已知类型)。

参考电流发生器12(在面对电阻器14的一侧)耦合至差分放大器(例如，诸如高压运算放大器的运算放大器)16的输入端(例如，非反相输入端)，差分放大器16的另一个输入端耦合至电阻器R_感测与为负载L供电的晶体管T之间的中间点。

例如，在运算放大器16的输出端直接连接到晶体管T的栅极(控制端子)的情况下，运算放大器16的输出端本身可用于直接驱动晶体管T。

采用此配置，在将电路通电时，精确电流参考(即，发生器12)可设置运算放大器16的非反相输入端处的参考电压，而运算放大器16的反相端子处于与源VS的电势接近的电势(减小了R_感测的端子两端的压降)。

在这些条件下，运算放大器16的差分输入端的初始偏置可使得晶体管T的源极-栅极电势差(Vsg)上升，从而将其导通并且使电流I_负载流过负载L和电阻器R_感测。

如果负载中的电流I_负载小于限流值I_限制，则系统保持不受影响。

如果相反地，负载中的电流I_负载增大并且电阻器R_感测的端子两端的电压接近电阻器14的端子两端的参考电压，则运算放大器16往往会达到均衡状况，并且如果直接连接到晶体管T的栅极，则往往会减小晶体管T的栅极-源极电压，从而使晶体管处于饱和区，反馈系统据此找到晶体管T的电压Vsg、被负载吸收的电流和运算放大器16的差分输入端处存在的电压之间的均衡点。

然而，在负载L短路而导致电流突然消耗从而使电阻器R_感测的端子两端的电压升高得比参考电压高得多的情况下，使用运算放大器16的输出来直接驱动晶体管T的常规系统将需要一定时滞，以便将其本身稳定成限制电流值。

此解决方案(直接用于驱动晶体管T的运算放大器16的输出)可呈现若干缺点。

例如，限流器(ICL)的电路如果以电源的同一地为基准，则可展现出如下各故障方面：

-在存在快速瞬态事件的情况下的短路，

-因例如轨道中进行任务期间的重离子影响而开始的电流锁存现象。

这两种现象可造成电源放电或者可造成它们向地G塌陷。

再次，在正常操作期间，负载电流的陡增可导致电压发生器的电流响应的惯性，其结果可能使电源电压下降，电源电压下降能够促使晶体管T的通断循环。

最后，这种类型的电路将没有被证明在电压方面是非常通用的：当电源电压增大时，电路例如通过与太空环境关联的现象(SEL和SES)暴露于击穿风险。

更一般地，上文中假定的架构(即，差动放大器16的输出端直接驱动晶体管T)可具有相对于保护敏感负载的需要较缓慢的反应时间。例如，在运算放大器16的输出端没有保护的情况下，此节点可导致比晶体管T的电压Vgs的AMR(绝对最大范围)高的电压值，从而造成其击穿。在极端情况(例如，晶体管T的栅极与漏极之间短路)下，运算放大器16的输出端可达到系统的地电势G，从而造成电流被不期望地吸收。

一个或多个实施例可提供考虑上文中阐述的缺点的各种措施。

如在本说明书中例示的，这些措施可相互组合地实现，没有经受以下事实：在一个或多个实施例中，这些措施还可独立地实现或相对于在此提供的那些措施进行子组合。

在一个或多个实施例中，如在此例示的，这些措施可以包括：

-电压钳位单元100，该电压钳位单元布置在被施加电压VS和地G的限流器10的输入端子之间，其中，例如，可借助于至少一个齐纳二极管102与电阻器104(其可包括电阻器网络)串联以引起悬浮地FG来形成钳位，和/或

-自举电路200，该自举电路针对运算放大器16(能够在A类下操作)的反应时间，其中，此电路可包括驱动级202，该驱动级耦合至差分放大器16并且驱动布置在运算放大器16的输出端与其上存在电流I_负载的限流器10的输出端子之间的开关204(例如，诸如MOSFET的电子开关)，和/或

-短路保护单元300，该短路保护单元布置在运算放大器16与功率晶体管T(例如，功率P_MOS)之间，此保护单元能够包括驱动级302，该驱动级耦合至运算放大器16和悬浮地FG，并且驱动布置在运算放大器16的输出端与功率晶体管T的控制端子(例如，栅极)之间的开关304(例如，诸如MOSFET的电子开关)。

在一个或多个实施例中，齐纳二极管102(其可被布置成使阴极朝向被施加例如等于VCC的电压VS的限流器10的输入端子)与电阻器104(其可连接到二极管102的阳极)的耦合提供了固定参考电压(VCC-V_Z)——其中，V_Z是齐纳二极管102上的压降——并且可以引起(在插入二极管102和电阻器104之间的位置)用于限流器电路的参考悬浮地FG。

在一个或多个实施例中，实现此悬浮地FG允许避免由于限流器10的块的可能短路而导致电源线相对于地G的塌陷。

在一个或多个实施例中，电阻器104(其可插入二极管102与地G之间)可包括具有相互串联的多个电阻单元(例如，两个电阻单元104a、104b)的电阻网络，电阻单元可进而包括相互并联的多个(例如，两个)电阻器。以此方式，在一个或多个实施例中，可以确保如果网络104a、104b的电阻器短路或烧坏从而变成开路，则仍然由其他电阻器来提供保护。

在一个或多个实施例中，可通过考虑由限流器10的整个电路组件吸收的最大电流来确定这些电阻器的尺寸，该最大电流包括齐纳二极管102的启动电流。

在一个或多个实施例中，限流器10的电流消耗主要可归因于被限流器的“核”(换言之，被运算放大器16)吸收的静态电流和流过二极管102的电流Iz。

串联/并联电阻器104a、104b可被视为单个电阻器(电阻器104)，可以确定其尺寸，以便能够耗散取决于以下来自电源总线的值VCC的功率，例如：

R_F＝(VCC–V_Z)/(ICC+I_Z)≈(VCC–V_Z)/2ICC

其中，

VCC＝系统的电源电压(源VS)；

V_Z＝VCC–VFG，其中，VFG是悬浮地FG的电压；

ICC＝被限流器电路所吸收的静态电流；

I_Z＝被确定尺寸以类似于ICC的齐纳二极管的启动电流。

在一个或多个实施例中，悬浮地FG例如通过串联/并联电阻器104a、104b与系统的地G分开，其方式使得在限流器10经历内部短路的情况下能够保护电源，具有引入对电源系统的永久性或不可逆损害的风险(例如，其可能会影响太空任务的结果)。

具有悬浮地FG的配置可向限流器系统提供多用途，例如，允许系统与以超过V_Z几伏到超过100V之间的范围内的电压进行操作的负载一起工作，还能够为限流器的内部电路提供几乎恒定的偏置电压。

在一个或多个实施例中，二极管102的齐纳电压V_Z可被选定在功率晶体管T(例如，功率P_MOS)的VGS之间的最大电压容量与电路相对于SES和SEL现象的最大电压容量之间的范围内，这还考虑到了以下事实：V_Z越高，短路的反应速度(反应时间)越低。

在一个或多个实施例中，电阻器104a、104b(换言之，电阻器104)可被确定大小，其方式使得齐纳二极管102一直以与ICC相同大小的内部电流起作用。

在一个或多个实施例中，这个解决方案允许避免电源的波动(由于例如因负载汲取的电流的徒增和/或使限流器电路开始消耗额外电流的潜在SET)对驱动可开始潜在不稳定循环的功率晶体管T(将其例如驱动成三极管区域)的电路具有反响。以这种方式，基本上，随着调节悬浮地FG的电压的齐纳二极管102的电流变化，输入端子上的电压(电压VCC)的变化可产生影响，而没有明显地影响限流器本身的电路中的电流(例如，ICC)。电路的电流消耗因此可基本上相对于限流器的ON/OFF状态的状况是不相关的，并且保持基本上相同，而与操作状况(ON或OFF)无关。

图3中的电路图例示了已经在图1中的电路中提供的以下可能性：在一个或多个实施例中，反应时间电路或单元200(能够加速功率晶体管T的消光并因此快速限制负载L的短路电流)和短路保护电路或单元300(保护运算放大器16的输出端免受短路至地)经由分别用NETA和NETB指示的两个输出端而非经由单个输出端耦合至运算放大器16(还参见图4中的电路图)：由于以上设置，过滤网络(例如，RC网络400)可插入在这些输出端NETA与NETB之间。

在一个或多个实施例中，在接通电源时，块100(齐纳二极管102和电阻器104)将限流器10的电路的操作电压设置成齐纳电压V_Z。

功率晶体管T导通(换言之，变成导电)，并且存在流向在R_感测的端子两端生成电压VR_感测的负载的电流I_负载。

如果被吸收的电流减小或者缓慢变化成接近预期限制值的值，则图1和图4中例示的的电路以与常规限流器类似的方式表现。

在负载L因为电流陡增而短路使得R_感测的端子两端的电压VR_感测大于与所提供的电流限制值对应的参考电压的情况下，块或单元200被启动(开关204变得导电)、被感测运算放大器16的输出端处的电压(进而VR_感测与由发生器12以及由电阻器14提供的参考电压之间的差异函数)的级202驱动，从而将短时间段(大约微秒)内的电流I_负载限制成所提供的限制值。

在一个或多个实施例中，限流器电路此外可以被保护免受晶体管T中的潜在短路(例如，在功率P_MOS的情况下栅极与漏极之间的短路)，这可以促使不期望的电流消耗，其方式使得危害系统的操作。

图4中的电路图例示了之前描述的电路图的可能电路实现方式。为了简单起见，在图4中的电路图中，插入输出端NETA与NETB之间的钳位单元100和网络400的细节不可见。

在图4中例示的电路图中，通过另外的运算放大器来生成运算放大器16的静态电流，该另外的运算放大器整体上用NETC指示并且可被视为基本上对应于图1和图3中的发生器12。

在一个或多个实施例中，运算放大器可属于本身已知类型的电压/电流类型，并且包括晶体管(例如，MOSFFET)N₉、N10、N11、P₉、P₁₀(N＝NMOS；P＝PMOS)、补偿电容器C₁和两个电阻器R₂、R₃，该电路以凭借电压钳位单元100而产生的悬浮地FG为基准。

晶体管P₉、P₁₀形成电流镜，该电流镜产生强度为IR₃的电流，该电流强度由以下关系式限定：

IR₃＝(VBG-VGS₁₁)/R₃

其中，VBG是施加到N11的栅极的电压，栅极-源极电压由VGS₁₁给出并且R₃是对应电阻器的电阻值。

通过NMOS N₉来缓冲电阻器R₂上的电压VBG。

例如，可根据以下关系式在典型条件下施加电流I_参考，例如为1mA：

I_参考＝VBG/R₂～1mA

通过运算放大器16的反射镜P₁、P₂、P₃、P₄、P₅、P₆、P₇、P₈，电流I_参考可使得电阻器14(还参见图1、图3和图4中的电路图)的端子两端的电压V_参考能够被固定(例如，固定为100mV)。

V_参考＝I_参考*R₁＝VBG/R₂*R₁

这种处理方式促进获得V_参考，该V_参考在温度方面并且相对于可能的工艺变化是精确的。这种结果可通过选择相互匹配(在其值/特性匹配的意义上)的电子部件而被进一步促进，从而避免减小尺度的参考电压的变化能够引起负载电流敏感度的可察觉的变化。

图4中例示的电路图的主要核心是运算放大器(高电压)16，该运算放大器被设计成用于将电阻器R_感测的端子两端的电压降VR_感测与电阻器14的端子两端的电压降V_参考进行比较。

在图4中的示例(其如是)中，运算放大器16的输入端是晶体管(例如，MOS)P₁、P₂(非反相输入端)和P₃、P₄(反相输入端)的源极。如已经指示的，用NETA和NETB来表示两个输出。

晶体管(例如，MOS)N₁、N₂、N₃、N₄、P₅、P₆、P₇、P₈使电路的低压部分与具有被布置成高电压的运算放大器的输入端的电流参考装置解耦。

在一个或多个实施例中，能够借助于施加到N₁、N₂的ON/OFF信号(例如，ON＝“高”；OFF＝“低”)来启用/禁用电路10。

例如，如果N₁、N₂的栅上的ON/OFF信号为低，则在布置在运算放大器16左侧的两个分支(换言之，P₁、P₂、P₅、P₆)中，没有电流流动；通过参考装置施加的所有电流流入电流镜的两个右分支(换言之，P₃、P₄、P₇、P₈)中。因此，输出端NETA和NETB将接近VCC(输入端子上的电压VS的值)，使晶体管T的栅上的电压VG处于VCC，因此使得晶体管T截止(换言之，非导电)。

如果装置导通(例如，ON＝N₁、N₂的栅上的高电势)，则可存在三种电路操作模式：

-负载L要求比限制电流低的电流(正常模式)；

-负载电流缓慢增加并且接近限制电流(限制模式)；

-在负载短路或突然过载的情况下，电路的反馈在非常短的时间(例如，1毫秒)内限制电流I_负载，从而避免下游装置受损(具有反应时间的限制模式)。

例如，在正常模式下，如果数字ON/OFF信号变高，则运算放大器16左侧的两个分支被启动并且电流I_参考被划分成放大器16本身的四个分支。

用表示齐纳二极管DZ1的齐纳电压的VDZ1将运算放大器16的输出端NETA和NETB驱动成给定电势(VCC-VDZ1)，从而在正常操作模式下启动晶体管T的栅并且为负载L供电，齐纳二极管DZ1插入通入晶体管T的电流路径(源极-漏极，在FET的情况下)的输出线与输出端NETB之间。

被负载吸收的电流I_负载实际上是与正流过感测电阻器R_感测相同的电流，换言之，I_感测＝I_负载。

在一个或多个实施例中，可以确定电压(VCC-VDZ1)的大小，其方式使得有助于晶体管T的沟道正确饱和。

现在考虑限制模式，如果在操作期间，负载L要求电流与被施加限制相当，则运算放大器16往往达到均衡条件，使电压V_参考等于R_感测的端子两端的电压降，使运算放大器16的输出端增大晶体管T的栅极电压，从而将它偏置成饱和区域(A类操作)。

在这种模式下，负载L将不能够要求超过限制电流，使晶体管T的漏极电压往往将会减小，直到它达到均衡条件使电阻器14上的参考电压V_参考往往会等于电阻器R_感测上的电压VR_感测。

最后考虑具有反应时间的限制模式，在存在负载L短路或突然过载的情况下，可以凭借运算放大器16的输出节点NETA和NETB的不同电容负载来实现快速反应时间，其中，相比于节点NETA，节点NETB有可能被晶体管T的栅极与源极之间存在的(杂散)电容“重重地”加载。

当电阻器R_感测上的电压降VR_感测超过参考电压V_参考时，节点NETA和NETB变得不平衡，并且输出端NETA可比输出端NETB更快地跳到VCC，因为在NETB处存在的电容负载更大。

在电路图(诸如，图4中例示的电路图)中，输出端NETA和NETB的电压不平衡可升高晶体管(例如，N_MOS)N₈(实际上，对应于图1、图3和图4中的开关204)的栅极-源极电势，在一个或多个实施例中，晶体管N₈可处于自举配置，使得栅极耦合在另外的齐纳二极管DZ2(其一个端子连接到通入晶体管T的电流路径的输出线)与并联的并且参照放大器16的输出端NETB的连接到二极管的晶体管(例如，MOSFET)N₅、N₆、N₇与电阻器R₄的级联之间，放大器16具有节点NETB上供应高电流峰的能力。此电流峰可突然地加载(病因此快速地升高)晶体管T的栅极，从而将它偏置成饱和区，因此将电路驱动成电流限制模式。

减小的反应时间(例如，几毫秒)对应于大带宽，这可能是不稳定性的缘由。在一个或多个实施例中，因此可用短反应时间(例如，几毫秒)达到折衷，而不影响稳定性标准。

在电路图(诸如，图4中例示的电路图)中：

-齐纳二极管DZ1和DZ2的功能是分别限制输出端NETA和NETB的电压的漂移，后者的电势能够有可能在电压降至低于栅极-源极电压的击穿电平的情况下使晶体管T受损；

-晶体管N₅、N₆、N₇的功能是保护晶体管N₈，将栅极与源极之间的电压限制于例如低于3.3V；

-电阻器R₄的任务是：一旦输出端NETA和NETB已通过反应变不平衡为短路，就重新平衡输出端NETA和NETB的电势。

图4的右下部中的部分例示了在晶体管T的控制端子(例如，在FET的情况下的栅极)意外地变为短路至G的情况下或者通过与晶体管T的“击穿”(也可能与晶体管T本身的个体事件或应力有关联的现象而出现的击穿)有关联的成因能够保护运算放大器16的单元300的可能实现方式。

在图4中例示的电路图中，运算放大器16的输出端NETB借助于晶体管P₁₃与晶体管T的控制端子(例如，栅极)解耦，该晶体管P₁₃用作传输门(换言之，作为参照图1、图3和图4中的电路图的开关304)。

在电路的正常操作期间，晶体管(例如，MOSFET)N₁₂和电阻器R₅根据类型IR₅＝(VDD-VGS_N₁₂)/R₅的关系式使用发生器NETC上的电压VDD，通过电压钳位电路的电阻器R₅施加参考电流IR₅，该电压钳位电路包括三个晶体管(例如，MOSFET)N₁₃、P₁₂、P₁₁，

其中，VGS_N₁₂指示N₁₂的栅极-源极电压。

例如，晶体管N₁₃、P₁₂和P₁₃可将传输门P₁₃“钳位”至处于低于大约2.2V的运算放电器16的输出节点，例如，

VGS_P₁₃＝VGS_N₁₃+VGS_P₁₂+VGS_P₁₁＝2.2V，

其中，VGS_P₁₃、VGS_N₁₃、VGS_P₁₂和VGS_P₁₁指示P₁₃、N₁₃、P₁₂和P₁₁的栅极-源极电压。

VGS_P₁₃的端子两端的参考电压确保了，在晶体管T的栅极与漏极短路的情况下，传输门P₁₃饱和并且可容许的最大电流例如是大约100mA(其中，在没有保护的情况下，可获得大约几十安的短路电路)。

本申请人已经使用以下各项来执行各种实验：

-处于15V的VCC值处的电源电压VS；

-在200欧的电阻器14上的1mA的参考电流I_参考和100mV的对应参考电压V_参考；

-20毫欧的感测电阻器R_感测；

-限制电流I_限制＝5A；

-欧姆值等于6欧的负载L；

-等于2.5A的负载电流I_负载。

在所施加负载的短路条件下，在1毫秒之后，将没有反应时间单元的电路与具有反应时间单元200的电路进行比较。

在吸收是2.5A的情况下在负载短路之前测量电流的特性，并且在吸收是大约5A的情况下之后，施加限制的值，前提是所实现的负载L的短路在1毫秒之后取负载的从15V到地的电压，以便能够比较这两个电路的反应。

已经观察到，在出现短路时，电流可达到150A的峰值，还示出，在相同条件下，具有反应时间单元200的电路的干预时间相比没有此单元的等同架构要短大约20倍。

在存在负载电流I_负载的缓慢变化的情况下，相比于针对没有反应时间单元的电路的3毫秒，具有反应时间单元200的电路已演示了100毫秒的干预时间。此外，相比于针对没有反应时间单元的系统的6.5A，在第一情况下的最大电流峰没有超过5.1A，其中，晶体管T在负载电流增大时从线性区到达饱和区。

还观察到，根据输出负载，进入电流限制的电路可能潜在地经受振荡，这些振荡能够影响主电源。

在一个或多个实施例中，插入在输出端NETA与NETB之间的滤波器(低通)400可以避免这些振荡能够与反应延迟达到合理折衷，因为滤波器的动作可减少振荡，而不会显著地增加达到短路的反应时间。

已经用以下值成功地执行了其他实验：

-具有值的感测电阻器R_感测＝50毫欧；

-最大限制电流I_限制＝2A；

-VCC＝37V；

-其欧姆值等于37欧的负载L；

-初始负载电流I_负载1A。

应该理解，虽然在此例示的一个或多个实施例包括使用场效应晶体管(例如，P型或N型的MOSFET，能通过相应参考标号的字母被识别为一种类型或另一种类型)，该场效应晶体管因此具有作为控制端子的栅极以及源极和漏极(作为通过晶体管的电流路径的电流源和吸收端子)，但是一个或多个实施例可至少部分地提供双极性晶体管(因此具有作为控制端子的基极和作为通过晶体管的电流路径的电流源和吸收端子的发射极和集电极)的采用。

一个或多个实施例可以因此涉及用于功率晶体管(例如，T)的限流器电路(例如，10)，该功率晶体管向负载(例如，L)供应电力，该限流器电路包括：

-输入端子，该输入端子用于接收电源电压(例如，具有电压VCC的电源VS)，

-电流输出端子，该电流输出端子能耦合至通过功率晶体管的电流路径(例如，在FET的情况下，源极-漏极)，

-控制输出端子，该控制输出端子能耦合至功率晶体管(T)的控制端子(例如，在FET的情况下，栅极)，

-感测电阻器(例如，R_感测)，该感测电阻器插入在输入端子与电流输出端子之间，以供应指示该电流输出端子处的电流(例如，I_负载)的感测电压(例如，VR_感测)，

-参考电压发生器(例如，电流发生器12和电阻器14)，该参考电压发生器提供参考电压(例如，V_参考)，

-差分放大器(例如，16)，该差分放大器与感测电阻器和参考电压发生器耦合，该差分放大器包括至少一个输出端(例如，NETA、NETB)，该至少一个输出端用于根据感测电压与参考电压之间的差异来驱动该控制输出端子，

其中，该电路包括以下各项中的至少一项：

-i)电压钳位单元(例如，100)，该电压钳位单元与输入端子(例如，VS、VCC)耦合，该电压钳位单元提供针对限流器电路的悬浮地(例如，FG)；和/或

-ii)反应时间单元(例如，200)，该反应时间单元插入在差分放大器与电流输出端子之间，以限制该电流输出端子处的短路电流；和/或

-iii)短路保护单元(例如，300)，该短路保护单元插入在差分放大器与控制输出端子之间，以向差分放大器的输出端提供短路保护。

在一个或多个实施例中，差分放大器可以包括高电压型运算放大器。

在一个或多个实施例中，该电压钳位单元可以包括：

-至少一个齐纳二极管(例如，102)，该至少一个齐纳二极管与输入端子耦合，

-至少一个电阻器(例如，104；104a，104b)，该至少一个电阻器在该至少一个齐纳二极管与地(例如，G)之间，

至少一个齐纳二极管与至少一个电阻器之间的连接能够形成该悬浮地。

在一个或多个实施例中，电压钳位单元可以包括在该至少一个齐纳二极管与地之间的电阻网络，该电阻网络可选地包括在该至少一个齐纳二极管与地之间串联布置的多个电阻单元，其中，这些电阻单元(例如，104a、104b)中的至少一个可以包括并联连接的多个(例如，两个)电阻器。

在一个或多个实施例中，该反应时间单元(200)可以包括：

-反应时间驱动级(例如，202)，该反应时间驱动级与差分放大器的输出端(例如，NETA)耦合，

-反应时间开关(例如，204)，该反应时间开关插入在差分放大器与电流输出端子之间，该反应时间开关能被反应时间驱动级根据该反应时间驱动级所耦合的该差分放大器的输出而被启动(例如，导通)。

在一个或多个实施例中，该短路保护单元(300)可以包括：

-短路驱动级(例如，302)，该短路驱动级与该差分放大器的输出端(例如，NETB)耦合，

-短路开关(例如，304)，该短路开关插入在该差分放大器与该控制输出端子之间，该短路开关能被该短路驱动级根据该短路驱动级所耦合的该差分放大器的输出而被启动(例如，导通)。

在一个或多个实施例中，该差分放大器可以包括第一输出端(例如，NETA)和第二输出端(例如，NETB，具有高电容负载)，其中，该反应时间驱动级和该短路驱动级分别耦合至该第一输出端和该第二输出端。

在一个或多个实施例中，该限流器电路可以包括网络过滤装置(例如，400)(可选地，低通网络(例如，RC))，该网络过滤装置400插入在该差分放大器的该第一输出端与该第二输出端之间(例如，在NETA与NETB之间)。

在一个或多个实施例中，电源装置可以包括：

-功率晶体管，该功率晶体管具有控制端子，该控制端子用于控制通过该晶体管的电流路径(例如，在FET的情况下，源极-漏极)中的电流流动，以向电负载的电流供应电力，

-根据一个或多个实施例的限流器电路(10)，该限流器电路具有耦合至通过该功率晶体管的电流路径的该电流输出端子以及耦合至该功率晶体管的该控制端子的该控制输出端子。

在一个或多个实施例中，一种用于限制通过为负载(L)供应电力的功率晶体管的电流的方法可以包括：

-提供限流器电路，该限流器电路具有接收电源电压的输入端子、耦合至通过功率晶体管的电流路径的电流输出端子以及耦合至该功率晶体管的控制端子的控制输出端子，

-提供指示该电流输出端子处的电流的感测电压和参考电压，

-借助于差分放大器来测量感测电压与参考电压之间的差异，根据感测电压与参考电压之间的差异来驱动该控制输出端子，

其中，该方法可以包括以下各项中的至少一项：

-i)将电压钳位单元耦合至输入端子，该电压钳位单元提供针对限流器电路的悬浮地；和/或

-ii)在差分放大器与电流输出端子之间设置反应时间单元，以限制该电流输出端子处的短路电流；和/或

-iii)将短路保护单元插入在差分放大器与控制输出端子之间，以向差分放大器的输出端提供短路保护。

在不损害基本原则的情况下，可以仅通过示例的方式就已经描述的内容更显著地改变细节和实施例，而不偏离保护范畴。

保护范围由所附的权利要求书所限定。

Claims (9)

1.一种用于向负载(L)馈电的功率晶体管(T)的限流器电路(10)，所述限流器电路包括：

-输入端子，所述输入端子用于接收电源电压(VS，VCC)，

-电流输出端子，所述电流输出端子能耦合至通过所述功率晶体管(T)的电流路径，

-控制输出端子，所述控制输出端子能耦合至所述功率晶体管(T)的控制端子，

-感测电阻器(R_感测)，所述感测电阻器设置在所述输入端子与所述电流输出端子之间，以提供指示所述电流输出端子处的电流(I_负载)的感测电压(VR_感测)，

-参考电压发生器(12，14)，所述参考电压发生器用于提供参考电压(V_参考)，

-差分放大器(16)，所述差分放大器与所述感测电阻器(R_感测)和所述参考电压发生器(12，14)耦合，所述差分放大器(16)包括第一输出端(NETA)和第二输出端(NETB)，所述第一输出端和所述第二输出端根据所述感测电压(VR_感测)与所述参考电压(V_参考)之间的差异来驱动所述控制输出端子，

其中，所述电路包括反应时间单元(200)，所述反应时间单元设置在所述差分放大器(16)与所述电流输出端子之间，以限制所述电流输出端子处的短路电流；和短路保护单元(300)，所述短路保护单元设置在所述差分放大器(16)与所述控制输出端子之间，以向所述差分放大器(16)的第一输出端和第二输出端提供短路保护，其中，所述反应时间单元包括：

-反应时间驱动级(202)，所述反应时间驱动级耦合至所述差分放大器(16)的第一输出端(NETA)，

-反应时间开关(204)，所述反应时间开关设置在所述差分放大器(16)与所述电流输出端子之间，所述反应时间开关(204)能被所述反应时间驱动级(202)根据所述反应时间驱动级(202)所耦合的所述差分放大器(16)的所述第一输出端(NETA)而被启动，并且

其中所述短路保护单元包括：

-短路驱动级(302)，所述短路驱动级耦合至所述差分放大器(16)的输出端(NETB)，

-短路开关(304)，所述短路开关设置在所述差分放大器(16)与所述控制输出端子之间，所述短路开关(304)能被所述短路驱动级(302)根据所述短路驱动级(302)所耦合的所述差分放大器(16)的所述第二输出端(NETB)而被启动，其中过滤器网络(400)被设置在所述差分放大器(16)的所述第一输出端(NETA)与所述第二输出端(NETB)之间。

2.如权利要求1所述的限流器电路(10)，其中，所述差分放大器(16)包括高压运算放大器。

3.如权利要求1所述的限流器电路(10)，还包括：

电压钳位单元(100)，所述电压钳位单元与所述输入端子(VS，VCC)耦合，所述电压钳位单元提供针对所述限流器电路(10)的悬浮地(FG)。

4.如权利要求3所述的限流器电路(10)，包括所述电压钳位单元(100)，其中，所述电压钳位单元包括：

-至少一个齐纳二极管(102)，所述至少一个齐纳二极管与所述输入端子耦合，

-至少一个电阻器(104；104a，104b)，所述至少一个电阻器在所述至少一个齐纳二极管(102)与地(G)之间，所述至少一个齐纳二极管(102)与所述至少一个电阻器(104；104a，104b)之间的连接提供所述悬浮地(FG)。

5.如权利要求4所述的限流器电路(10)，其中，所述电压钳位单元(100)包括在所述至少一个齐纳二极管(102)与地(G)之间的电阻网络(104a，104b)。

6.如权利要求5所述的限流器电路(10)，其中，所述电阻网络包括串联布置在所述至少一个齐纳二极管(102)与地(G)之间的多个电阻单元(104a，104b)，其中，所述电阻单元(104a，104b)中的至少一个包括并联连接的多个电阻器。

7.如权利要求1所述的限流器电路(10)，其中所述过滤器网络(400)是低通网络。

8.一种电源装置，包括：

-功率晶体管(T)，所述功率晶体管具有控制端子，所述控制端子用于控制通过所述晶体管(T)的电流路径中的电流流动，以向电负载(L)馈送负载电流(I_负载)，

-根据权利要求1至7中任一项所述的限流器电路(10)，所述限流器电路(10)具有耦合至通过所述功率晶体管(T)的所述电流路径的所述电流输出端子以及耦合至所述功率晶体管(T)的所述控制端子的所述控制输出端子。

9.一种限制通过向负载(L)馈电的功率晶体管(T)的电流的方法，所述方法包括：

-提供根据权利要求1-7中任一项所述的限流器电路，所述限流器电路具有接收电源电压(VS，VCC)的输入端子、耦合至通过所述功率晶体管(T)的电流路径的电流输出端子以及耦合至所述功率晶体管(T)的控制端子耦合的控制输出端子，

-提供指示所述电流输出端子处的电流(I_负载)的感测电压(VR_感测)和参考电压(V_参考)，

-经由所述差分放大器(16)，通过根据所述感测电压(VR_感测)与所述参考电压(V_参考)之间的差异来驱动所述控制输出端子来检测所述感测电压(VR_感测)与所述参考电压(V_参考)之间的差异，

其中，所述方法包括以下各项中的至少一项：

-i)将电压钳位单元(100)与所述输入端子(VS，VCC)耦合，所述电压钳位单元(100)提供针对所述限流器电路(10)的悬浮地(FG)；和/或

-ii)在所述差分放大器(16)与所述电流输出端子之间设置反应时间单元(200)，以限制所述电流输出端子处的短路电流；和/或

-iii)在所述差分放大器(16)与所述控制输出端子之间设置短路保护单元(300)，以向所述差分放大器的输出端提供短路保护。