CN108140701B - 具有优化有源表面的微电子二极管 - Google Patents
具有优化有源表面的微电子二极管 Download PDFInfo
- Publication number
- CN108140701B CN108140701B CN201680061766.8A CN201680061766A CN108140701B CN 108140701 B CN108140701 B CN 108140701B CN 201680061766 A CN201680061766 A CN 201680061766A CN 108140701 B CN108140701 B CN 108140701B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- diode
- dielectric
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004377 microelectronic Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 220
- 239000000758 substrate Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 description 19
- 230000008021 deposition Effects 0.000 description 10
- 238000010292 electrical insulation Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000370 acceptor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000009396 hybridization Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011325 microbead Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2115/00—Light-generating elements of semiconductor light sources
- F21Y2115/10—Light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
一种二极管(102)，包括：形成p‑n结的第一掺杂半导体部位和第二掺杂半导体部位，第一部位(126)的第一部分(124)布置在第一部位(126)的第二部分(132)和第二部位(120)之间；介电部位(130)，该介电部位(130)覆盖第二部位(120)的侧壁和第一部位(126)的第一部分(124)的侧壁；第一电极(142)，该第一电极抵靠介电部位的外侧壁以及抵靠第一部位的第二部分的侧壁(134)而布置，仅通过与所述侧壁接触而电连接到第一部位，并且穿过第一部位的整个厚度；第二光学反射电极(144)，该第二光学反射电极电连接到第二部位，使得第二部位布置在第二电极和第一部位之间。
Description
技术领域
本发明涉及诸如电致发光二极管(称为发光二极管(LED)或微LED)之类的发光二极管领域，此外还涉及诸如光电二极管之类的光接收二极管领域。本发明尤其适用于下述领域：LED照明设备、诸如屏幕、投影仪或视频墙之类的包括LED阵列的电子发光设备，此外还涉及诸如图像传感器之类的包括光电二极管阵列的电子或微电子光接收设备领域。
背景技术
例如当产生形成像素阵列的光电二极管或LED阵列时，二极管的产生通常基于标准微电子方法，该标准微电子方法通常用于所谓的平面技术中，并且在此期间，通过第一沉积步骤，接着是光刻步骤，然后是蚀刻步骤来产生二极管的每个元件。使用这种类型的方法，产生二极管材料的每个图案需要实施至少三个单独的步骤。而且，产生的每个图案必须与已经存在的图案一致。最后，每个图案的限定都必须考虑相关设备在可实现的尺寸和相对于先前图案保持一致的性能水平两方面的性能水平。
此外，为了使用标准微电子技术来实现足够的性能水平，产生的元件必须经历平面化以便控制在所述元件上实施的光刻步骤，因为使用这种光刻步骤可实现的分辨率与其上实施光刻的外形直接相关，由此光刻曝光设备所使用的超快透镜具有随着分辨率的增加而减小的景深。
在标准二极管阵列中，依次实施沉积、光刻和蚀刻步骤以产生二极管的电触点(阳极和阴极)以及所述电触点之间的电绝缘层。然而，控制每个二极管的阴极和阳极之间的电绝缘是必要的。考虑到由所述电绝缘层所占据的表面区域，相对于在其上产生二极管阵列的总可用表面区域，通过产生按照结构的图案沉积的绝缘层来产生二极管的电极之间的电绝缘导致了可用有源表面区域(对应于产生光电转换或光发射的二极管元件(即二极管的p-n结)所占据的表面区域)的显著损失。
在文献FR2992465A中，LED设备由预先构造的独立岛状物形式的半导体层的堆叠制成，每个岛状物用于产生设备中的一个LED。因此，每个LED所占据的表面区域是预定义的，并且所实施的沉积、光刻和蚀刻步骤无法使由于使用岛状物而导致的有源表面区域的损失最小化，衬底平面中所述岛状物的尺寸不对应于待生产的p-n结的尺寸。每个LED阳极的产生包括对先前沉积在p型半导体上的介电层中的开口进行蚀刻。为了确保所述电极的良好几何限定，必须通过干法等离子体增强蚀刻得到所述开口。但是，用于产生所述设备的InGaN是宽带隙半导体，该宽带隙半导体被这种类型的蚀刻所蚀变，这导致不良的电界面并因此导致LED电特性的不可逆恶化。而且，在这种类型的LED中，阴极和n型半导体之间的电触点主要由通过蚀刻半导体岛状物而获得的水平接触表面来获得，这代表了有源表面区域的额外损失。此外，必须实施许多光刻步骤才能完成设备。最后，由于光的一部分由n型半导体部分水平地引导并且在LED周围的环境中损失，所述n型半导体部分形成其上设置有阴极的水平电接触表面导致LED侧面的光损失。所述设备的LED相对于彼此具有差的光学绝缘，这对使用所述设备获得的图像分辨率是有害的。
发明内容
本发明的一个目的是提出一种二极管，该二极管的结构使有源表面损耗还有横向光学损耗最小化，同时减少为了二极管的生产而实施的步骤数量，以降低二极管的生产成本。
为此目的，本发明提出了一种二极管，至少包括：
-衬底；
-形成p-n结的掺杂的第一半导体部分和第二半导体部分，所述第一半导体部分布置在所述衬底和所述第二半导体部分之间；
-介电部分，所述介电部分覆盖第二半导体部分的侧壁和所述第一半导体部分的第一部分的侧壁；
-第一电极，所述第一电极放置在所述衬底上并且抵靠所述介电部分以及抵靠所述第一半导体部分的第二部分的侧壁而布置，所述第一半导体部分的第二部分布置在所述第一半导体部分的第一部分和所述衬底之间，所述第一电极仅通过与所述第一半导体部分的第二部分的侧壁接触而电连接到第一半导体部分；
-第二电极，所述第二电极电连接到第二半导体部分，使得所述第二半导体部分布置在所述第二电极和所述第一半导体部分之间。
本发明还提出了一种光发射二极管或光接收二极管，至少包括：
-形成p-n结的掺杂的第一半导体部分和第二半导体部分，所述第一半导体部分的第一部分布置在所述第一半导体部分的第二部分和所述第二半导体部分之间；
-介电部分，所述介电部分覆盖所述第二半导体部分的侧壁和所述第一半导体部分的第一部分的侧壁；
-第一电极，所述第一电极抵靠所述介电部分的外侧壁以及抵靠所述第一半导体部分的第二部分的侧壁而布置，所述第一电极仅通过与所述第一半导体部分的第二部分的侧壁接触而电连接到所述第一半导体部分，并且穿过所述第一半导体部分的整个厚度；
-第二光学反射电极，所述第二光学反射电极电连接到所述第二半导体部分，使得所述第二半导体部分布置在所述第二电极和所述第一半导体部分之间；
以及，其中，意图由所述二极管通过所述第一半导体部分来发射或接收光。
在所述二极管中，第一电极仅在第一半导体部分的第二部分的侧壁处电连接到第一半导体部分。因此，与现有技术中的二极管不同，在现有技术中，通过蚀刻半导体来产生水平接触表面，即基本上与衬底主平面平行的接触表面。仅使用侧壁产生电接触的事实最大限度地优化了二极管占据的表面并使其有源表面区域最大化。此外，不存在与第一半导体部分的任何水平接触表面防止了由包括这种接触表面的结构所引起的光学损失(因为在与衬底平行的平面中，第一半导体部分的不同部分之间的尺寸差异最小)，这改善了二极管的光学绝缘以及其发光效率或转换效率。
所述二极管使用介电部分或电绝缘部分，所述介电部分或电绝缘部分覆盖形成二极管p-n结的元件中一部分元件的侧壁，除了当彼此不直接接触时p-n结的掺杂半导体部分相对于彼此的电绝缘之外(特别是当在第一半导体部分和第二半导体部分之间存在一个或多个发光层时，或者当在第一半导体部分和第二半导体部分之间布置本征半导体部分时)，还使得所述侧壁特别是相对于第一电极能够电绝缘和钝化。所述介电部分通过在二极管中占据最小量的空间还确保第一电极和第二电极之间的电绝缘。除了在第一半导体部分和第一电极之间仅通过第一半导体部分的一部分的侧壁产生电接触之外，介电部分在二极管p-n结的侧壁上的位置提高了在衬底上占据的二极管(由p-n结占据的表面)的有源表面区域与在其上产生二极管的衬底总表面区域之间的比率，并且因此增加了二极管在衬底上的集成度，因为各自具有垂直结构(与被所述介电部分和第一电极覆盖的二极管的p-n结的侧壁平行)的介电部分和第一电极的总体尺寸更小。该高集成度允许例如产生电子显示设备，该设备的像素具有约7μm的横向尺寸并且间隔开约3μm的距离。
此外，介电部分的高集成度还具有下述优点：使得在二极管的电极中获得的电流密度最小化，以及由此通过总体降低二极管的热变电阻来降低由二极管中发生的焦耳效应所引起的加热。
除了减少能量消耗之外，所述二极管的结构导致其产生成本降低。在照明领域中，这样的二极管改善了内部的电注入并因此提高了其能量效率。在成像设备领域中，这样的二极管用于通过减小像素的尺寸来产生高分辨率设备，这些像素的尺寸只受所使用的成形装置的限制。
由第一半导体部分和第二半导体部分形成的p-n结以及介电部分可以形成台面结构，该介电部分覆盖第二半导体部分的侧壁和第一半导体部分的第一部分的侧壁。表述“台面结构”描述了如下事实：二极管以第一掺杂半导体部分和第二掺杂半导体部分的堆叠的形式产生，结区域存在于所述两个掺杂半导体部分之间，以及在这种情况下，所述堆叠在其整个高度上以称为台面岛状物的岛状物的形式被蚀刻。此外，在第一掺杂半导体部分的第二部分的侧壁处，所述岛状物包括与第一电极连接的第一掺杂半导体部分的电接触区。
此外，事实上第一电极和第一半导体部分之间的电接触是在第一半导体部分的第二部分的侧壁上形成的，因此与接触表面积成反比的接触电阻完全独立于分隔二极管并且布置有第一电极的空间的宽度。
在所述二极管中，布置在二极管的与通过其光线意图进入或离开二极管的一侧相对的一侧的第二电极是光学反射的。因此，光进入或离开二极管而不必穿过例如包括ITO的透明电极，该透明电极会导致发射的光或接收的光中的光学损失。
此外，鉴于第一电极穿过第一半导体部分的整个厚度，二极管与任何其他相邻二极管绝缘良好，这防止了相邻二极管之间的光交互。
最后，抵靠第二半导体部分的侧壁和第一半导体部分的第一部分的侧壁而存在的介电部分产生所述侧壁的钝化。
第一半导体部分可以是n掺杂的以及第二半导体部分可以是p掺杂的，由此第一电极可以形成二极管的阴极以及由此第二电极可以形成二极管的阳极。
二极管还可以包括介电掩模，使得第二电极的第一部分布置在介电掩模和第二半导体部分之间，使得第二电极的至少一个第二部分可以布置在穿过介电掩模的至少一个开口中，并且使得介电部分可以覆盖介电掩模的侧壁。
在这种情况下，介电掩模的顶面、介电部分的顶面以及第一和第二电极的顶面可以共同形成二极管的基本上平坦的连续表面。所述基本上平坦的连续表面使得二极管例如在不使用诸如连接微珠之类的插入物的情况下能够通过例如直接地金属对金属键合(对于电极)和直接的介电质对介电质键合(对于介电部分和介电掩模)与另一元件容易地杂交，该另一元件例如为用于产生不同的二极管连接配置并且还能够包括在其处可以找到与二极管材料类似的材料的平坦面的衬底。所述基本上平坦的连续表面也非常适于直接在电极上产生互连结构，从而克服了现有技术中与二极管结构的残余拓扑相关的各种困难。
介电掩模的顶面、第一和第二电极的顶面以及介电部分的顶面形成基本上平坦的连续表面，即它们基本上沿着同一平面而定位。这里使用的表述“基本上平坦”用于描述下述事实：由介电掩模的顶面、电极的顶面和介电部分的顶面形成的表面可以具有高度或厚度的变化，处于大约0nm至150nm的范围。这些高度或厚度的轻微变化可以源于化学机械平面化(CMP)的实施，CMP在存在电极材料、介电掩模和介电部分的情况下进行，所述不同材料的蚀刻速度是彼此不同的。介电部分的顶面、介电掩模的顶面和电极的顶面之间在高度或厚度上的这种轻微变化可以具有下述优点：当在电极的顶面形成凹陷时，保证了二极管的电极之间和/或相对于相邻二极管的电极的优良的绝缘。
介电部分的外侧壁可以与第一半导体部分的第二部分的侧壁对齐。这种配置简化了第一电极的生产，并且还优化了由半导体部分和介电部分所形成结构的整体尺寸。
第一半导体部分可以包括至少两个按照不同的导电率水平掺杂的半导体的堆叠。例如，当第一半导体部分是n掺杂时，第一半导体部分可以包括在衬底上布置的第一n+掺杂半导体和在第一半导体上布置的第二n-掺杂半导体的堆叠。
第一半导体部分的厚度有利地处于大约2μm至4μm的范围内。由于第一半导体部分是直接布置在衬底上的，在第一半导体部分和衬底之间不存在介电层，所以可以获得这样的厚度。该厚度仅通过第一半导体部分的侧壁在第一半导体部分和第一电极之间提供非常好的电接触，而不必产生水平接触表面(平行于衬底的主平面)来形成第一电极和第一半导体部分之间的电连接。第一半导体部分的这种厚度还允许通过激光(激光剥离)来实施衬底的去除，即使在衬底和第一半导体部分之间没有插入介电层，由此可以在二极管的电极在互联衬底上杂交之后实施这种去除操作。
二极管可以是光电二极管或LED。
在这种情况下，光电二极管可以包括在第一半导体部分和第二半导体部分之间布置的至少一个本征半导体部分，并且使得本征半导体部分的侧壁被介电部分所覆盖，或者LED可以包括在第一半导体部分和第二半导体部分之间布置的至少一个量子阱中的至少一个有源发射区域，并且使得该有源发射区域的侧壁被介电部分所覆盖。
该二极管还可以包括互连衬底，在该互连衬底上布置二极管，并且二极管的第一电极和第二电极电连接到该互连衬底。所述互连衬底因此可以布置在二极管的背面，即二极管的两个电极所位于的面上。
本发明还涉及一种包括如上所述的多个二极管的电子设备，其中，第一电极中的每个电极还仅通过与至少一个相邻二极管的第一半导体部分的第二部分的侧壁接触而电连接到所述至少一个相邻二极管的第一半导体部分。由于第一电极可以填充两个相邻二极管之间的空间，因此二极管的集成在电子设备内最大化。
设备的二极管的第一电极可以形成所述二极管共用的阴极。
二极管可形成类似结构的二极管阵列的一部分，该类似结构形成电子设备的像素阵列。
还描述了用于产生二极管的方法，该方法至少包括以下步骤：
-在衬底上产生层堆叠，该层堆叠包括根据相反导电类型掺杂的至少第一半导体层和第二半导体层以及包括在第二半导体层上布置的至少一个导电层，使得第一半导体层布置在第二半导体层和衬底之间；
-通过导电层、第二半导体层和第一半导体层的厚度的一部分对所述层堆叠进行第一蚀刻，形成第二电极的第一部分、第二半导体部分和第一半导体部分的第一部分；
-产生介电部分，该介电部分覆盖第二电极的第一部分的侧壁、第二半导体部分的侧壁和第一半导体部分的第一部分的侧壁；
-通过第一半导体层的剩余厚度直到衬底对所述层堆叠进行第二蚀刻，形成第一半导体部分的第二部分，该第一半导体部分的第二部分布置在第一半导体部分的第一部分和衬底之间，第一半导体部分和第二半导体部分形成p-n结；
-产生放置在衬底上并抵靠介电部分和第一半导体部分的第二部分的侧壁而布置的第一电极，该第一电极仅通过与第一半导体部分的第二部分的侧壁接触而电连接到第一半导体部分，以及在第二电极的第一部分上产生第二电极的第二部分。
本发明还提出了一种用于产生发光二极管或光接收二极管的方法，该方法至少包括以下步骤：
-产生层堆叠，该层堆叠包括根据相反导电类型掺杂的至少第一半导体层和第二半导体层以及至少一个导电和光学反射层，使得第二半导体层布置在第一半导体层与导电和光学反射层之间；
-通过导电层、第二半导体层和第一半导体层的厚度的一部分对所述层堆叠进行第一蚀刻，形成二极管的第二电极的第一部分、第二半导体部分和第一半导体部分的第一部分，二极管意图通过第一半导体部分发射或接收光；
-产生介电部分，该介电部分覆盖第二电极的第一部分的侧壁、第二半导体部分的侧壁和第一半导体部分的第一部分的侧壁；
-通过第一半导体层的剩余厚度对所述层堆叠进行第二蚀刻，形成第一半导体部分的第二部分，使得第一半导体部分的第一部分布置在第一半导体部分的第二部分与第二电极的第一部分之间，第一半导体部分和第二半导体部分形成p-n结；
-产生第一电极，该第一电极抵靠介电部分的外侧壁以及抵靠第一半导体部分的第二部分的侧壁而布置，第一电极仅通过与第一半导体部分的第二部分的侧壁接触而电连接到第一半导体部分，并且穿过所述第一半导体部分的整个厚度，以及在第二电极的第一部分上产生第二电极的第二部分。
鉴于介电部分沉积在层堆叠的蚀刻结构的侧壁上，可以通过自对准方法，例如经由适于介电部分材料的共形沉积，随后对不覆盖所述结构的侧壁的所述材料的部分进行蚀刻来产生所述介电部分，自对准方法在不使用专门设计用于产生所述介电部分的掩膜的情况下允许二极管的电极的绝缘。
可以通过在层堆叠上布置的介电掩模来实施层堆叠的第一蚀刻，并且介电部分可以覆盖介电掩模的侧壁。
可以进行堆叠的第二蚀刻，使得介电部分的外侧壁与第一半导体部分的第二部分的侧壁对齐。
第一电极的产生和第二电极的第二部分的产生可以包括以下步骤的实施：
-通过介电掩模产生开口并且开放到第二电极的第一部分上；
-将至少一种导电材料沉积到开口和通过实施第一蚀刻和第二蚀刻通过层堆叠形成的空间中；
-对导电材料进行平坦化直到介电掩模上为止。
在这种情况下电极的产生对应于“镶嵌”型方法的实施，其中，通过至少一次整晶片沉积，即在所产生结构的整体上沉积导电材料来形成一种或更多种导电材料，然后通过所述导电材料的平面化来获得电极。因此，第一电极的产生不需要任何特定的对准或掩蔽步骤。第一电极的位置可以对应于在覆盖两个相邻二极管的侧壁的介电部分之间形成的空间。
可以在初始衬底上产生层堆叠，使得第一半导体层布置在第二半导体层和初始衬底之间。初始衬底具体可以用于堆叠中半导体层的生长。
在产生第二电极的第二部分和第一电极之后，该方法还可以包括以下步骤：将二极管转移到互连衬底上，使得二极管的第一电极和第二电极电连接到互连衬底，然后去除初始衬底。
本发明还涉及一种用于产生电子设备的方法，该方法包括实施如上所述的方法，其中，该实施步骤形成多个二极管，使得第一电极中的每个电极仅通过与至少一个相邻二极管的第一半导体部分的第二部分的侧壁接触而电连接到所述至少一个相邻二极管的第一半导体部分。
附图说明
在阅读了下面示例性实施例的描述以及参考附图之后，将会更好地理解本发明，所述描述仅出于说明的目的而给出，并不旨在限制本发明的范围，在附图中：
图1A至图1I示出了根据一个具体实施例的用于产生电子设备的方法(本发明的主题)的步骤，该电子设备包括多个二极管(也是本发明的主题)。
下文所述的不同附图中的相同、相似或等同部分采用相同的附图标记，以便易于从一个图过渡到另一个图。
图中所示的不同部分不一定按照统一的比例显示，以使图更易于阅读。
不同的可能性(替代方案和实施例)必须被理解为不是相互排斥的并且可以相互结合。
具体实施方式
图1A至图1I示出了根据一个具体实施例的用于产生电子设备100的方法的步骤。在本文描述的具体实施例中，设备100包括多个二极管102，该多个二极管102与电致发光二极管对应，并形成用作设备100的像素阵列的二极管阵列。或者，可以彼此并排产生二极管102而不形成二极管阵列，在二极管之间没有规则的间隔。
如图1A所示，设备100包括初始衬底104，该初始衬底104例如包含蓝宝石、硅、与用于形成二极管102有源部分的半导体相似的半导体、或者允许衬底104形成生长衬底的任何其他材料，该生长衬底允许半导体堆叠的沉积以形成二极管102的有源部分。衬底104用作载体以沉积或生长用于产生设备100的二极管102的层。
将根据第一导电类型(例如n型导电)的第一掺杂半导体层106沉积在衬底104上。在本文描述的具体实施例中，所述层106对应于多个分离半导体层的堆叠，例如，具有例如介于约5×1017和5×1020施主/每立方厘米(donors/cm3)之间的施主浓度的n+掺杂半导体层108，在该n+掺杂半导体层108上布置有具有例如介于约1017和5×1019donors/cm3之间的施主浓度的另一个n-掺杂半导体层110。例如，层108可以是GaN层以及层110可以是InGaN层。层108的厚度例如大于约100nm，例如等于约3μm，以及层110的厚度处于例如约5nm至500nm的范围内。第一层106的总厚度，即层108和110的厚度之和，例如处于约20nm至10μm的范围内，并且优选地处于约2μm至4μm的范围内。在这种情况下，层108形成布置在层110和衬底104之间的缓冲层，并且具体用于过滤生长缺陷，使得所述缺陷不会到达用于形成二极管102的p-n结的层110。
或者，可以用相同的n型掺杂水平来掺杂层108和110(与上文所述的情况相反，在上文中层108是n+掺杂的，而层110是n-掺杂的)。根据另一替选实施例，层106可以对应于单个n掺杂半导体层，并且包括例如GaN，具有例如介于约1017与5×1020donors/cm3之间的施主浓度，层106的厚度处于例如约20nm至10μm的范围内，并且有利地处于约2μm至4μm的范围内。
包括一个或更多个发射层(例如五个)的堆叠112布置在第一层106上(在图1A中的层110上)，其中，每个发射层旨在形成二极管102中的量子阱，所述量子阱例如包括InGaN，并且每个发射层布置在两个阻挡层之间，例如包括GaN。堆叠112由包含本征半导体材料的层形成，本征半导体材料即没有被故意掺杂的材料(具有例如等于约1017donors/cm3或在约1015至1018donors/cm3的范围内的残余施主浓度nnid)。发射层中的一个或每个层的厚度例如等于约3nm，更一般地，在约0.5nm至10nm的范围内，并且阻挡层中的每个层的厚度例如在约1nm至25nm的范围内。堆叠112的各层旨在形成二极管102的有源发射层。
根据第二导电类型的第二掺杂半导体层114布置在堆叠112上，该第二导电类型与第一层106的掺杂的导电类型相反，因此在这种情况下为p型导电，该第二掺杂半导体层114具有例如介于约1017与5×1019受主/每立方厘米(acceptors/cm3)之间的受主浓度。层106和114(以及更具体地，在本文所描述示例中的层110和114)旨在形成二极管102的p-n结。层114的半导体例如是GaN，并且其厚度处于例如约20nm至10μm的范围内。
在替选实施例中，可以在第二层114和层的堆叠112之间布置电子阻挡层(在图1A至1H中未示出)，所述电子阻挡层包括例如具有12％铝的AlGaN和受主浓度例如等于约1×1017acceptors/cm3的p掺杂。
可以使用与以上规定的材料不同的材料来产生二极管102。
将导电层115布置在层114上，该导电层115旨在形成将与层114的半导体接触的电极的一部分。所使用的导电材料是光学反射的并且对应于例如铝。由于层115具有至少80％的幅度反射系数(反射光的幅度与入射光的幅度的比率)，所以将该材料归类为光学反射。
在层115上产生旨在形成介电硬掩模的层116。所述层116的材料是例如SiO2。
如图1B所示，通过在层116中进行蚀刻、形成介电掩模118来形成图案。在介电掩模118中形成的开口对应于在其上布置有介电掩模118以便限定二极管102的台面结构的层中待蚀刻的图案。根据介电掩模118的图案对导电层115进行蚀刻，同时保留层115的用于形成二极管102的阳极部分的其余部分119。然后，根据由介电掩模118限定的图案对层114进行蚀刻以产生第二掺杂半导体部分120，该第二掺杂半导体部分120旨在形成二极管102中p-n结的一部分。例如，通过实施等离子体焰炬系统的反应离子蚀刻或ICP-RIE(电感耦合等离子体-反应离子蚀刻)来对层114、115和116进行蚀刻。
如图1C所示，然后仍根据介电掩膜118所限定的图案将蚀刻延伸到堆叠112和第一层106的第一部分(或形成第一层106的层堆叠的第一层)。在位于第一层106的一定深度处停止所述蚀刻，使得第一层106的第二部分保留在堆叠的蚀刻区域中的每个区域的底部。在本文描述的示例中，在位于层110中的一定水平处停止蚀刻，使得层108和层110的一部分厚度未被蚀刻。被蚀刻的层110的厚度(图1C中的附图标记“b”)，即第一层106的第一部分的厚度，处于例如约100nm至5μm的范围内。
或者，可以在层108的上表面停止所述蚀刻，使得所述层108未被蚀刻，但是层110的整个厚度被蚀刻。根据另一替代实施例，可以在位于层108中的一定水平处停止所述蚀刻，使得层108的仅一部分厚度未被蚀刻。
所施加的蚀刻深度的选择以及因此第一层106的第一和第二部分中的每个部分的厚度的选择具体取决于第一层106的初始厚度(以及因此取决于本文所描述的实施例中层108和110的初始厚度)，使得第一层106的剩余厚度(即，第一层106的第二部分的厚度)足以如下所述的在第一层106的所述第二部分和二极管102的阴极之间产生良好的电接触。
堆叠112的剩余部分形成二极管102的有源区域122，并且第一层106的第一部分的剩余部分形成第一掺杂半导体部分126的第一部分124，该第一掺杂半导体部分126旨在与第二部分120一起形成二极管102的p-n结(在图1C中，通过虚线象征性地界定第一部分124与第一层106的剩余部分)。
在层106(108+110)、112、114和115中进行的蚀刻对应于设备100中二极管102的阴极的位置。所述层的所述蚀刻在二极管102的台面结构之间形成空间128，该空间128随后用于产生二极管102的阴极。在本文描述的具体实施例中，二极管102的阴极将形成设备100中多个二极管102或所有二极管102所共有的阴极。
与相邻二极管102的两个台面结构之间的距离对应的空间128的一个尺寸(在图1C中被指定为附图标记“a”)例如大于或等于约50nm，两个相邻二极管102之间的最小距离是由所实施的光刻的最小分辨率来限定的。所述尺寸“a”与将在二极管102的两个台面结构之间产生以形成所述二极管102的共用阴极的导电材料部分的宽度和两个垂直介电部分的厚度之和相对应，该两个垂直介电部分也布置在二极管102的两个台面结构之间。因此，尺寸“a”取决于在二极管102之间产生的阴极的宽度，具体根据在距离外围插头最远的区域中与电流供应有关的可接受损耗来选择尺寸“a”。所实施的蚀刻是干蚀刻，例如使用基于Cl2的等离子体或反应离子蚀刻(例如ICP-RIE)。
取决于目标应用，台面结构中的一个结构的侧面尺寸可以位于约500nm至1mm的范围内，或者在500nm至几毫米的范围内。对于使用高功率二极管(例如LED灯泡以形成汽车前照灯)的应用，二极管102的尺寸将大于使用较低功率二极管102的应用的二极管的尺寸。
然后在介电掩模118上并且沿着空间128的壁来沉积介电层，该介电层例如与SiN/SiO2双层对应并形成钝化层，该介电层具有例如在约5nm至1μm的范围内且有利地等于约200nm的顺应厚度，从而覆盖介电掩模118的侧壁、第二半导体部分120的侧壁、有源区域122的侧壁以及第一半导体部分126的第一部分124的侧壁。介电层还沉积在第一层106的形成空间128的底壁的未经蚀刻部分上。取决于所沉积的一种或更多种材料的性质，例如由PECVD型沉积(等离子体增强化学气相沉积)或ALD型沉积(原子层沉积)来形成该介电层。
然后实施各向异性蚀刻，例如诸如RIE之类的干法蚀刻，使得位于空间128中且不覆盖二极管102的台面结构的侧壁的介电层的部分被去除，从而显露位于空间128底部的第一层106的部分。覆盖介质掩模118的上表面的所述介质层的部分也被去除。因此，在空间128中仅保留介电层的部分130，该介电层部分130覆盖介电掩模118的侧壁、第二半导体部分120的侧壁、有源区域122的侧壁以及第一半导体部分126的第一部分124的侧壁。
如图1D所示，然后对层106进行第二蚀刻，直到由衬底104形成空间128的底壁为止，即穿过第一层106的第二部分的整个厚度，从而形成第一半导体部分126的第二部分132，该第二部分包括第一层106的第二部分的剩余部分。所述蚀刻显露了第一部分126的所述第二部分132的侧壁134，该侧壁134将形成用于二极管102的阴极的电接触区域。
介电掩模118部分、半导体部分120和126、有源区域122以及介电部分130形成台面结构，即布置在衬底104上的岛状物形式的堆叠。在与在其上平放所述台面结构的衬底104的面平行的平面中，每个二极管102的每个台面结构具有例如呈现盘形的截面。因此，台面结构中的每个结构可以形成圆柱形岛状物。可以考虑不同形状的台面结构，例如箱形。
然后通过介电掩模118来形成开口136，从而形成用于产生二极管102的阳极的第二部分的位置(图1E)。所述开口136穿过介电掩模118的整个厚度，使得由部分119形成开口136的底壁。所述蚀刻是例如ICP-RIE型蚀刻。
然后将第一导电材料138沉积在二极管102的台面结构之间的空间128中以及介电掩模118的上表面上和开口136中(图1F)。以顺应方式沉积所述第一导电材料138，即通过在介电掩模118上并且沿着空间128和开口136的壁形成厚度基本恒定的层。在本文描述的示例性实施例中，通过沉积第一钛层接着沉积第二铝层来形成第一导电材料138，第一钛层的厚度处于例如约5nm至300nm的范围内，第二铝层的厚度处于例如约50nm至1μm的范围内。
第一导电材料138与第一部分126的第二部分134的侧壁134电接触，并且与在开口136的底壁处的部分119电接触。所述电接触旨在形成p-n结与二极管102的阳极和阴极之间的电连接。
如图1G所示，通过对空间128和开口136中的剩余体积进行填充来沉积第二导电材料140。在图1G中，所述第二导电材料140的厚度为使得其还覆盖在介电掩模118上布置的第一导电材料138的部分。第二导电材料140是例如可以通过实施全晶片电化学沉积(ECD)，即在先前产生的整个结构上形成的铜。
最后，通过进行化学机械平坦化(CMP)来完成设备100的二极管102，以便去除从空间128和开口134突出并沉积在介电掩模118上的第一导电材料138和第二导电材料140的部分。所述平坦化用于使布置在空间128中的导电材料的部分相对于布置在开口136中的导电材料的部分电绝缘(图1H)。布置在空间128中的导电材料138和140的部分形成延伸遍及二极管102的台面结构的整个高度的阴极142，并且仅在侧壁134处电连接到第一半导体部分126。布置在开口136中的导电材料138和140的部分形成阳极144的第二部分，该阳极144的第二部分电连接到与阳极144的第一部分对应的部分119，该阳极144在第二半导体部分120的上表面处连接到所述第二半导体部分120。由阴极142的上表面、阳极144的上表面、介电部分130的上表面和介电掩膜118的上表面来形成得到所产生的设备100的面146，并且面146基本上是平坦的。所述面146形成二极管102的背面，在该背面处将进行与阴极142和阳极144的电连接。
由于垂直介电部分130，阴极142与第二半导体部分120、阳极144以及有源区域122良好地电绝缘。可以将介电部分130的厚度(与用于产生部分130的介电层的厚度对应)选择成使得当二极管102经受例如约为4伏特的电位差(施加在阴极和阳极之间)时在每个二极管102上容许可接受的漏电流，例如小于流经该二极管102的标称电流的1％的漏电流。取决于用于产生介电部分130的一种或更多种材料，介电部分130的最小厚度处于例如约3nm至5nm的范围内，或者处于3nm至4nm的范围内。
为了保证二极管102的阴极142与阳极144之间的电绝缘，以及为了防止将一个或更多个阴极142与一个或更多个阳极144电连接的导电材料138和140的部分的存在，有利地实施平坦化步骤，直到使在空间128中和开口136中布置的导电材料138和140的部分相对于部分130和掩模118的介电材料进行过度蚀刻，在阴极142和阳极144的上表面处在所述电极中形成凹陷为止。所述凹陷相对于顶面146的平面可以具有处于约5nm至150nm范围内的深度。可以通过修改蚀刻各向异性以及由于在部分130和掩模118的介电材料与导电材料138和140之间存在的蚀刻选择性而获得所述过度蚀刻。所进行的CMP取决于材料而具有不同的磨损速度，在本文所述的方法中，导电材料138和140的磨损比部分130和掩膜118的介电材料的磨损快。这导致在设备100的顶面146处去除材料138和140，所述去除相对于介电部分130和介电掩模118而发生。因此，由于所实施的平坦化的固有属性，二极管102的电极保持彼此完全绝缘。也可以通过RIE方法来实现这种过度蚀刻。
在上述具体实施例中，第一半导体部分126是n型部分，以及第二半导体部分120是p型部分。或者，第一半导体部分126可以是p型部分，以及第二半导体部分120可以是n型部分，在这种情况下，布置在空间128中的导电材料的部分形成二极管102的阳极，布置在开口136中的导电材料的部分与部分119一起形成二极管102的阴极。
在设备100的顶面146处获得的基本上平坦的表面有利于针对诸如电子电路之类的所有类型的元件而产成的二极管102阵列的杂交，并且特别地允许通过二极管102阵列到电子电路的直接键合(也称为通过分子粘附进行键合)来进行这种杂交而不在二极管102阵列和电子电路之间使用诸如微珠之类的插入物。在这种情况下发生的直接金属对金属和介电质对介电质类型的键合具有被密封的优点。在阴极142和阳极144的顶面存在凹陷的这一事实对于实施这种直接键合不会产生任何问题，因为在所述直接键合期间，所述阴极和阳极部分的材料变得膨胀，因此可以在所述电极和电子电路的导电元件之间获得非常好的接触。例如，2013年第530期的Thin Solid Films杂志第96-99页中M.Martinez等人的题为“通过原位和定量透射电子显微镜所观察的铜直接键合的机制(Mechanisms of copperdirect bonding observed by in-situ and quantitative transmission electronmicroscopy)”的文献公开了关于实施这种直接键合的细节。
如图1I所示，将二极管102的阵列在其顶面146处转移到互连衬底148上，该互连衬底148包括阴极142和阳极144可以电连接到其的电触点150和152，例如通过如上所述的直接键合来电连接。所述互连衬底148可以对应于二极管102的阵列被转移到其上的电子电路。
在所述转移之后，可以去除初始衬底104，从而显露光意图通过其进入或离开的二极管的正面154。所进行的去除操作的类型可以具体取决于初始衬底104的性质。例如，在由蓝宝石制成的初始衬底104的情况下，可以通过剥离来去除该初始衬底。也可以通过研磨或通过选择性蚀刻来去除初始衬底104。
由于正面154不再被衬底104覆盖而显露，所以可以在所述正面154上产生光提取图案，如果二极管102对应于发光二极管，则所述图案使得能够增加二极管102所发射的光量。为此目的，在去除初始衬底104之后，可以在正面154上进行表面处理，从而使得能够经折射或衍射现象来改善光提取。在折射现象的情况下，可以通过化学腐蚀(例如使用KOH)来产生正面154的表面的随机粗糙度。所述粗糙度可以对应于在所有方向上处于100nm到2μm范围内的尺寸的随机图案。在衍射现象的情况下，可以产生组织化的图案，该图案具有非常小的尺寸，例如处于约50nm至500nm的范围内。无论所产生的图案是折射型还是衍射型的图案，都可以添加硅球以收集光并保护正面154的表面。
在本文描述的具体实施例中，设备100包括为电致发光二极管的二极管102的阵列，该微电子设备能够形成LED显示设备(屏幕、投影仪、视频墙等)的一部分。所述二极管102的阵列包括形成所有二极管102的共用阴极的阴极142，并且每个二极管102包括用于执行每个二极管102的单独寻址的阳极144。
或者，微电子设备100可以包括为光接收二极管或光电二极管的二极管102的阵列。在这种情况下，在分别为n掺杂和p掺杂的半导体层106和114之间布置的层堆叠112可以对应于一个或更多个本征半导体层。此外，在该替选实施例中，二极管102的阳极144和阴极142不用于向二极管102提供电流，而是用于收集二极管102所光生的电流。
根据另一替选实施例，无论二极管102对应于电致发光二极管还是对应于光电二极管，二极管102的台面结构都不能包括在掺杂半导体部分120和126(对应于有源发射区域或对应于本征半导体部分)之间的层，因此直接彼此抵靠来布置p掺杂和n掺杂半导体。
或者，设备100在其顶面134上可以包括连接结构，该连接结构形成二极管102的电连接并包括电连接到二极管102的阴极142的第一导电元件和电连接到二极管102的阳极144的第二导电元件。这样的连接结构的所述导电元件通过介电元件而彼此电绝缘，所述介电元件的尺寸在面134的平面中至少等于介电部分130和硬掩模118的尺寸，以使得导电元件在二极管102的电极之间不会形成短路。
Claims (17)
1.一种光发射或光接收的二极管(102)，至少包括：
形成p-n结的掺杂的第一半导体部分和掺杂的第二半导体部分(120，126)，所述第一半导体部分(126)的第一部分(124)布置在所述第一半导体部分(126)的第二部分(132)和所述第二半导体部分(120)之间；
介电部分(130)，所述介电部分覆盖所述第二半导体部分(120)的侧壁和所述第一半导体部分(126)的所述第一部分(124)的侧壁；
第一电极(142)，所述第一电极抵靠所述介电部分(130)的外侧壁以及抵靠所述第一半导体部分(126)的所述第二部分(132)的侧壁(134)而布置，所述第一电极仅通过与所述第一半导体部分(126)的所述第二部分(132)的所述侧壁(134)接触而电连接到所述第一半导体部分(126)，并且穿过所述第一半导体部分(126)的整个厚度；
光学反射的第二电极(144)，所述第二电极电连接到所述第二半导体部分(120)，使得所述第二半导体部分(120)布置在所述第二电极(144)和所述第一半导体部分(126)之间；
其中，意图由所述二极管(102)通过所述第一半导体部分(126)来发射或接收光，
其中，所述介电部分(130)的所述外侧壁与所述第一半导体部分(126)的所述第二部分(132)的所述侧壁(134)对齐。
2.根据权利要求1所述的二极管(102)，还包括介电掩模(118)，使得所述第二电极(144)的第一部分(119)布置在所述介电掩模(118)与所述第二半导体部分(120)之间，并且使得所述第二电极(144)的至少一个第二部分布置在穿过所述介电掩模(118)的至少一个开口(136)中，并且使得所述介电部分(130)覆盖所述介电掩模(118)的侧壁。
3.根据权利要求2所述的二极管(102)，其中，所述介电掩模(118)的顶面、所述介电部分(130)的顶面以及所述第一电极和第二电极(142，144)的顶面共同形成所述二极管(102)的基本上平坦的连续表面。
4.根据权利要求1至3中任一项所述的二极管(102)，其中，所述第一半导体部分(126)包括按照不同导电水平掺杂的至少两个半导体(108，110)的堆叠。
5.根据权利要求1至3中任一项所述的二极管(102)，其中，所述第一半导体部分(126)的厚度在2μm至4μm的范围内。
6.根据权利要求1至3中任一项所述的二极管(102)，其中，所述二极管(102)是光电二极管或发光二极管LED。
7.根据权利要求6所述的二极管(102)，其中，所述光电二极管包括在所述第一半导体部分和所述第二半导体部分(120，126)之间布置的至少一个本征半导体部分，并且使得所述本征半导体部分的侧壁被所述介电部分(130)覆盖，或其中，所述LED包括在所述第一半导体部分和所述第二半导体部分(120，126)之间布置的至少一个量子阱处的至少一个有源发射区域(122)，并且使得所述有源发射区域(122)的侧壁被所述介电部分(130)覆盖。
8.根据权利要求1至3中任一项所述的二极管(102)，还包括互连衬底(148)，在所述互连衬底上布置所述二极管，并且所述二极管(102)的所述第一电极和所述第二电极(142，144)电连接到所述互连衬底。
9.一种电子设备(100)，所述电子设备包括多个根据权利要求1至3中任一项所述的二极管(102)，其中，第一电极(142)中的每个电极还仅通过与至少一个相邻二极管(102)的第一半导体部分(126)的第二部分(132)的侧壁(134)接触而电连接到所述至少一个相邻二极管(102)的所述第一半导体部分(126)。
10.根据权利要求9所述的电子设备(100)，其中，所述二极管(102)属于形成所述电子设备(100)的像素阵列的类似结构的二极管(102)的阵列。
11.一种用于产生光发射或光接收的二极管(102)的方法，至少包括以下步骤：
产生层堆叠，该层堆叠包括按照相反导电类型掺杂的至少第一半导体层和第二半导体层(106，114)以及至少一个导电和光学反射层(115)，使得所述第二半导体层(114)布置在所述第一半导体层(106)与所述导电和光学反射层(115)之间；
通过所述导电和光学反射层(115)、所述第二半导体层(114)和所述第一半导体层(106)的厚度的一部分对所述层堆叠进行第一蚀刻，形成所述二极管(102)的第二电极(144)的第一部分(119)、第二半导体部分(120)和第一半导体部分(126)的第一部分(124)，所述二极管(102)意图通过所述第一半导体部分来发射或接收光；
产生介电部分(130)，所述介电部分覆盖所述第二电极(144)的所述第一部分(119)的侧壁、所述第二半导体部分(120)的侧壁和所述第一半导体部分(126)的所述第一部分(124)的侧壁；
通过所述第一半导体层(106)的剩余厚度对所述层堆叠进行第二蚀刻，形成所述第一半导体部分(126)的第二部分(132)，使得所述第一半导体部分(126)的所述第一部分(124)布置在所述第一半导体部分(126)的所述第二部分(132)与所述第二电极(144)的所述第一部分(119)之间，所述第一半导体部分和所述第二半导体部分(120，126)形成p-n结；
产生第一电极(142)，所述第一电极抵靠所述介电部分(130)的外侧壁以及抵靠所述第一半导体部分(126)的所述第二部分(132)的侧壁(134)而布置，所述第一电极(142)仅通过与所述第一半导体部分(126)的所述第二部分(132)的所述侧壁(134)接触而电连接到所述第一半导体部分(126)，并且穿过所述第一半导体部分(126)的整个厚度，以及在所述第二电极(144)的所述第一部分(119)上产生所述第二电极(144)的第二部分。
12.根据权利要求11所述的方法，其中，通过在所述层堆叠上布置的介电掩模(118)来实施所述层堆叠的所述第一蚀刻，以及其中，所述介电部分(130)覆盖所述介电掩模(118)的侧壁。
13.根据权利要求12所述的方法，其中，进行所述层堆叠的所述第二蚀刻，使得所述介电部分(130)的所述外侧壁与所述第一半导体部分(126)的所述第二部分(132)的所述侧壁(134)对齐。
14.根据权利要求12或13所述的方法，其中，所述第二电极(144)的所述第二部分和所述第一电极(142)的产生包括实施以下步骤：
通过所述介电掩模(118)产生开口(136)，并且开放到所述第二电极(144)的所述第一部分(119)上；
将至少一种导电材料(138，140)沉积到所述开口(136)和通过实施第一蚀刻和第二蚀刻通过所述层堆叠形成的空间(128)中；
对所述导电材料(138，140)进行平坦化一直到所述介电掩模(118)上为止。
15.根据权利要求11至13中任一项所述的方法，其中，在初始衬底(104)上产生所述层堆叠，使得所述第一半导体层(106)布置在所述第二半导体层(114)与所述初始衬底(104)之间。
16.根据权利要求15所述的方法，还包括下述步骤：在产生所述第一电极(142)和所述第二电极(144)的所述第二部分之后，将所述二极管(102)转移到互连衬底(148)上，使得所述二极管(102)的所述第一电极和所述第二电极(142，144)电连接到所述互连衬底(148)，然后去除所述初始衬底(104)。
17.一种用于制造电子设备(100)的方法，所述方法包括实施根据权利要求11至13中任一项所述的方法，其中，实施步骤形成多个二极管(102)，使得第一电极(142)中的每个电极仅通过与至少一个相邻二极管(102)的第一半导体部分(126)的第二部分(132)的侧壁(134)接触而电连接到所述至少一个相邻二极管(102)的所述第一半导体部分(126)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1560077A FR3042913B1 (fr) | 2015-10-22 | 2015-10-22 | Diode micro-electronique a surface active optimisee |
| FR1560077 | 2015-10-22 | ||
| PCT/EP2016/075199 WO2017068029A1 (fr) | 2015-10-22 | 2016-10-20 | Diode micro-electronique a surface active optimisee |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108140701A CN108140701A (zh) | 2018-06-08 |
| CN108140701B true CN108140701B (zh) | 2021-07-27 |
Family
ID=55971062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680061766.8A Active CN108140701B (zh) | 2015-10-22 | 2016-10-20 | 具有优化有源表面的微电子二极管 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11075192B2 (zh) |
| EP (1) | EP3365924B1 (zh) |
| CN (1) | CN108140701B (zh) |
| FR (1) | FR3042913B1 (zh) |
| WO (1) | WO2017068029A1 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018137139A1 (en) * | 2017-01-24 | 2018-08-02 | Goertek. Inc | Micro-led device, display apparatus and method for manufacturing a micro-led device |
| US11916096B2 (en) | 2017-02-09 | 2024-02-27 | Vuereal Inc. | Circuit and system integration onto a micro-device substrate |
| DE102017117414A1 (de) | 2017-08-01 | 2019-02-07 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| DE102017117650A1 (de) * | 2017-08-03 | 2019-02-07 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement mit einer Kontaktstruktur und Verfahren zur Herstellung einer Kontaktstruktur für ein optoelektronisches Halbleiterbauelement |
| FR3073669B1 (fr) * | 2017-11-10 | 2021-11-05 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes |
| DE102019101544A1 (de) * | 2018-01-24 | 2019-07-25 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren |
| FR3079350B1 (fr) | 2018-03-22 | 2020-03-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif d'affichage emissif a led et procede de fabrication d'un tel dispositif |
| JP7178819B2 (ja) * | 2018-07-18 | 2022-11-28 | 浜松ホトニクス株式会社 | 半導体光検出装置 |
| TW202101731A (zh) * | 2018-11-16 | 2021-01-01 | 加拿大商弗瑞爾公司 | 微裝置匣體結構 |
| EP3667721A1 (en) * | 2018-12-10 | 2020-06-17 | IMEC vzw | Method for fabricating an optical device |
| FR3090200B1 (fr) * | 2018-12-13 | 2021-01-15 | Commissariat Energie Atomique | Procede de realisation d’un dispositif a diodes photo-emettrices et/ou photo-receptrices et a grille de collimation auto-alignee |
| FR3095550B1 (fr) | 2019-04-26 | 2021-05-21 | Commissariat Energie Atomique | Procede de realisation d’un dispositif photo-emetteur et/ou photo-recepteur a grille de separation optique metallique |
| FR3099966B1 (fr) * | 2019-08-16 | 2021-09-24 | Commissariat Energie Atomique | Procédé de fabrication de dispositifs optoélectroniques |
| FR3102613A1 (fr) | 2019-10-28 | 2021-04-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d’une diode photo-emettrice ou photo-receptrice |
| FR3104809B1 (fr) | 2019-12-11 | 2021-12-17 | Commissariat Energie Atomique | Procede de realisation d’une couche de materiau structuree |
| US11569415B2 (en) | 2020-03-11 | 2023-01-31 | Lumileds Llc | Light emitting diode devices with defined hard mask opening |
| US11942507B2 (en) | 2020-03-11 | 2024-03-26 | Lumileds Llc | Light emitting diode devices |
| US11735695B2 (en) * | 2020-03-11 | 2023-08-22 | Lumileds Llc | Light emitting diode devices with current spreading layer |
| US11848402B2 (en) | 2020-03-11 | 2023-12-19 | Lumileds Llc | Light emitting diode devices with multilayer composite film including current spreading layer |
| FR3109018A1 (fr) | 2020-04-06 | 2021-10-08 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif a matrice de diodes photo-emettrices et/ou photo-receptrices |
| US11158759B1 (en) * | 2020-04-16 | 2021-10-26 | International Business Machines Corporation | Chip carrier integrating power harvesting and regulation diodes and fabrication thereof |
| CN115803893A (zh) * | 2020-07-22 | 2023-03-14 | 维耶尔公司 | 微光电装置 |
| US11935987B2 (en) | 2021-11-03 | 2024-03-19 | Lumileds Llc | Light emitting diode arrays with a light-emitting pixel area |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090011372A (ko) * | 2007-07-26 | 2009-02-02 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지 |
| CN101867002A (zh) * | 2010-05-27 | 2010-10-20 | 常州美镓伟业光电科技有限公司 | 一种新型半导体发光二极管 |
| CN102931309A (zh) * | 2012-11-15 | 2013-02-13 | 安徽三安光电有限公司 | 一种倒装发光二极管及其制作方法 |
| CN103606617A (zh) * | 2013-11-08 | 2014-02-26 | 溧阳市江大技术转移中心有限公司 | 具有透明电极的倒装发光二极管 |
| CN104103729A (zh) * | 2013-04-02 | 2014-10-15 | 奇力光电科技股份有限公司 | 发光二极管及其制作方法 |
| CN204720452U (zh) * | 2015-03-20 | 2015-10-21 | 厦门乾照光电股份有限公司 | 一种具有立体发光结构的高压发光二极管 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060214173A1 (en) * | 2005-03-28 | 2006-09-28 | Goldeneye, Inc. | Light emitting diodes and methods of fabrication |
| TWI251357B (en) * | 2005-06-21 | 2006-03-11 | Epitech Technology Corp | Light-emitting diode and method for manufacturing the same |
| CN101222015B (zh) * | 2008-01-19 | 2010-05-12 | 鹤山丽得电子实业有限公司 | 发光二极管、具有其的封装结构及其制造方法 |
| US8716723B2 (en) * | 2008-08-18 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Reflective layer between light-emitting diodes |
| KR20120006410A (ko) | 2010-07-12 | 2012-01-18 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| FR2992465B1 (fr) * | 2012-06-22 | 2015-03-20 | Soitec Silicon On Insulator | Procede de fabrication collective de leds et structure pour la fabrication collective de leds |
| US8816383B2 (en) * | 2012-07-06 | 2014-08-26 | Invensas Corporation | High performance light emitting diode with vias |
| CN103000779B (zh) * | 2012-09-24 | 2015-01-07 | 安徽三安光电有限公司 | 具有电流阻挡功能的垂直发光二极管及其制作方法 |
| CN102916100B (zh) * | 2012-11-08 | 2015-04-08 | 安徽三安光电有限公司 | 发光二极管及其制作方法 |
| WO2014105403A1 (en) * | 2012-12-31 | 2014-07-03 | Invensas Corporation | High performance light emitting diode |
| US20150252955A1 (en) * | 2014-03-07 | 2015-09-10 | International Marketing Corporation | Multi-led light bulb |
-
2015
- 2015-10-22 FR FR1560077A patent/FR3042913B1/fr active Active
-
2016
- 2016-10-20 EP EP16785124.5A patent/EP3365924B1/fr active Active
- 2016-10-20 CN CN201680061766.8A patent/CN108140701B/zh active Active
- 2016-10-20 WO PCT/EP2016/075199 patent/WO2017068029A1/fr active Application Filing
- 2016-10-20 US US15/769,962 patent/US11075192B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090011372A (ko) * | 2007-07-26 | 2009-02-02 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이의 제조방법, 반도체 발광 소자패키지 |
| CN101867002A (zh) * | 2010-05-27 | 2010-10-20 | 常州美镓伟业光电科技有限公司 | 一种新型半导体发光二极管 |
| CN102931309A (zh) * | 2012-11-15 | 2013-02-13 | 安徽三安光电有限公司 | 一种倒装发光二极管及其制作方法 |
| CN104103729A (zh) * | 2013-04-02 | 2014-10-15 | 奇力光电科技股份有限公司 | 发光二极管及其制作方法 |
| CN103606617A (zh) * | 2013-11-08 | 2014-02-26 | 溧阳市江大技术转移中心有限公司 | 具有透明电极的倒装发光二极管 |
| CN204720452U (zh) * | 2015-03-20 | 2015-10-21 | 厦门乾照光电股份有限公司 | 一种具有立体发光结构的高压发光二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017068029A1 (fr) | 2017-04-27 |
| US20180315738A1 (en) | 2018-11-01 |
| EP3365924B1 (fr) | 2021-05-19 |
| US11075192B2 (en) | 2021-07-27 |
| FR3042913B1 (fr) | 2019-07-12 |
| CN108140701A (zh) | 2018-06-08 |
| FR3042913A1 (fr) | 2017-04-28 |
| EP3365924A1 (fr) | 2018-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108140701B (zh) | 具有优化有源表面的微电子二极管 | |
| CN111326613B (zh) | 生成具有光发射和/或光接收二极管的器件的方法 | |
| US20210126157A1 (en) | Method for producing a photoemitting or photoreceiving diode | |
| CN107112344B (zh) | 具有发光二极管的光电子设备 | |
| TWI400822B (zh) | 單石式光電半導體本體及其製造方法 | |
| US7294862B2 (en) | Photonic crystal light emitting device | |
| KR102501822B1 (ko) | 발광다이오드를 구비한 광전자장치 | |
| KR101258583B1 (ko) | 나노 로드 발광 소자 및 그 제조 방법 | |
| JP2018533220A (ja) | オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法 | |
| KR20160001717A (ko) | 전계 효과에 의해 도펀트들을 이온화하기 위한 p-n 접합 광전 소자 | |
| TWI415302B (zh) | 光電半導體本體 | |
| KR20140000818A (ko) | 유전체 리플렉터를 구비한 발광소자 및 그 제조방법 | |
| US11581464B2 (en) | Photo-emitting and/or photo-receiving diode array device | |
| US10923530B2 (en) | Optoelectronic device with light-emitting diodes | |
| CN110896084A (zh) | 制造包括多个二极管的光电装置的方法 | |
| US11489088B2 (en) | Method for manufacturing an optoelectronic device with self-aligning light confinement walls | |
| KR101573095B1 (ko) | 광전 소자 및 그 제조 방법 | |
| TW202205467A (zh) | 單體電子器件 | |
| TWI803841B (zh) | 高分辨率單體式ｒｇｂ陣列 | |
| US20220231076A1 (en) | Optoelectronic device comprising two wire-shaped light-emitting diodes each having a layer that limits the leakage currents | |
| KR20150112483A (ko) | 발광 소자 및 그 제조 방법 | |
| CN114373834A (zh) | 一种MicroLED芯片及其制造方法 | |
| TW202410486A (zh) | 光電裝置及用於製造光電裝置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |