CN108134594A - 待测器件的延迟测量电路及延迟测量方法 - Google Patents

Abstract

一种待测器件的延迟测量电路及延迟测量方法，延迟测量电路包括环路振荡器和周期测量单元；所述周期测量单元适于测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟；所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，每一个所述振荡单元包括待测器件、前置开关和旁路开关；其中，在一组控制信号的作用下，所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。本发明实施例的延迟测量电路可以大大提高对待测器件的延迟测量精度。

Description

待测器件的延迟测量电路及延迟测量方法

技术领域

本发明涉及电子工艺偏差检测技术，特别涉及一种待测器件的延迟测量电路及延迟测量方法。

背景技术

在芯片设计中，延迟时间是衡量电子器件最为重要的电参数之一。由于电子工艺偏差的存在，芯片上的电子器件的延迟时间有所不同，因此，需要对电子器件的延迟时间进行测量。同时，在芯片上，固定区域内部的多个相同类型的电子器件也可能存在延迟时间的差异，对所述固定区域内部的相同类型的电子器件之间的延迟时间的偏差进行检测也十分重要。其中，所述电子器件可以是逻辑门器件，例如反相器、与门等，也可以是逻辑门器件形成的组合电路，此处不做限定。而且，在实际测量中个，可以将单级的电子器件作为延迟时间测量的对象，也可以将级联的多级电子器件作为测量对象。

随着电子工艺水平达到了28nm甚至更为精细，电子器件的单级延迟低于10ps，大大增加了片上电子器件延迟测量的难度。以下将待测的所述电子器件称为待测器件。下面以单级的待测器件为测试对象，所述待测器件为反相器为例进行说明。

现有技术中，为了降低待测器件延迟的测量难度，一般采用环路振荡器(RingOscillator，RO)对待测器件的延迟进行测量。所述环路振荡器包括多个振荡单元，每一个振荡单元中包含一个待测器件，在电路设计中，可以控制某个待测器件所在的振荡单元串联于或者排除于所述环路振荡器形成的振荡环路，再测量所述环路振荡器的振荡周期，通过对不同情况下得到的振荡周期的大小进行计算，可以得出所述待测器件的延迟。由于环路振荡器内的振荡单元数量较多，例如高达255个，相比于测量单级的待测器件的延迟，对环路振荡器的振荡周期进行测量可以大大地降低测量难度。此外，还可以对环路振荡器的振荡周期进行进一步地分频，以进一步有利于时域测量。

现有技术中存在一种采用上述方法的待测器件的延迟测量电路。参照图1所示，图1是对待测器件的延迟进行测量的环路振荡器中的一个振荡单元的电路图。图1所示的多个振荡单元组成环路振荡器，其中，每一个振荡单元中均包括有待测器件I1，待测器件I1以反相器示出，待测器件I1的输出端为所述振荡单元的输入端Input，I2和I3组成缓冲器，I4和I5也组成缓冲器，反相器I3的输出端作为振荡单元的输出端Output，而I4和I5的作用为与I2和I3形成对称的电路结构，因此，反相器I5的输出端仅为虚拟的输出端Dummy Output。通过多路复用器(Multiplexer，MUX)Mux1和Mux2对待测器件I1串联于或者排除于环路振荡器的振荡环路。通过比较待测器件I1串联于和排除于环路振荡器的振荡环路时环路振荡器的振荡周期，可以获得待测器件I1的延迟。然而，在对环路振荡器进行配置时，多路复用器在切换时，将使得环路振荡器中的待测器件的等效负载和驱动强度不同，这将严重影响待测器件的延迟测量的精度。

因此，现有技术中的延迟测量电路对待测器件的测量精度难以得到保证。

发明内容

本发明解决的技术问题是在芯片设计中，如何提高待测器件的延迟测量精度。

为解决上述技术问题，本发明实施例提供一种待测器件的延迟测量电路，包括：环路振荡器，所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，其中一个振荡单元的输出端耦接所述环路振荡器的输出端；其中，每一个所述振荡单元包括待测器件、前置开关和旁路开关，所述待测器件的输入端耦接所述振荡单元的输入端，所述待测器件的输出端经由所述前置开关耦接所述振荡单元的第一输出端，所述振荡单元的第一输出端耦接后一级振荡单元的输入端，所述旁路开关的第一端耦接所述待测器件的输出端，所述旁路开关的第二端耦接所述振荡单元的第二输出端，所述振荡单元的第二输出端耦接后一级振荡单元的第一输出端；周期测量单元，耦接所述环路振荡器的输出端，适于测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟；其中，在一组控制信号的作用下，控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。

可选地，所述环路振荡器中的各个前置开关和旁路开关的电参数一致。

可选地，所述环路振荡器中的各个前置开关和旁路开关在芯片上的版图结构一致。

可选地，被排除于所述振荡环路的振荡单元不相邻。

可选地，所述周期测量单元包括：分频器，适于将所述环路振荡器的输出端输出的信号进行分频以输出分频信号；所述周期测量单元根据所述分频信号和所述分频器的分频比计算所述测量所述环路振荡器的振荡周期。

可选地，所述延迟测量电路还包括：缓冲器，所述缓冲器的输入端耦接所述环路振荡器的输出端，所述缓冲器的输出端耦接所述分频器的输入端，适于对所述环路振荡器的输出端输出的信号进行阻抗匹配和/或波形整形。

可选地，所述缓冲器包括单级反相器或者多个级联的反相器。

可选地，所述延迟测量电路还包括：控制器，适于生成所述一组控制信号。

可选地，所述控制器接收一组选择信号，适于根据所述一组选择信号生成所述一组控制信号，所述一组选择信号指示各个所述振荡单元被串联于或者被排除于所述振荡环路。

可选地，所述待测器件为反相型器件。

可选地，所述延迟测量电路还包括：辅助起振电路，串联于所述环路振荡器的振荡环路中，适于辅助所述环路振荡器中的振荡单元中的待测器件串联形成的所述振荡环路满足环路振荡器的起振条件。

可选地，所述辅助起振电路包括：第一辅助起振单元和第二辅助起振单元；所述第一辅助起振单元包括：第一反相型器件、第一辅助前置开关和第一辅助旁路开关；所述第二辅助起振单元包括：第二反相型器件、第二辅助前置开关和第二辅助旁路开关；其中，所述第一反相型器件的输入端耦接前一级振荡单元的第一输出端，所述第一反相型器件的输出端耦接所述第一辅助前置开关的第一端和第一辅助旁路开关的第一端，所述第一辅助前置开关的第二端耦接所述第二反相型器件的输入端、前一级振荡单元的第二输出端和所述环路振荡器的输出端，所述第二反相型器件的输出端耦接所述第二辅助前置开关的第一端和第二辅助旁路开关的第一端，所述第二辅助前置开关的第二端耦接所述第一辅助旁路开关的第二端和后一级振荡单元的输入端，所述第二辅助旁路开关的第二端耦接后一级振荡单元的第一输出端。

可选地，当所述待测器件为非反向型器件时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件中的一个串联于所述环路振荡器的振荡环路中；当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为偶数时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件中的一个串联于所述环路振荡器的振荡环路中；当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为奇数时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件均串联于所述环路振荡器的振荡环路中。

为解决上述技术问题，本发明实施例还提供一种基于以上所述的延迟测量电路的待测器件的延迟测量方法，包括：控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通；测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量。

可选地，被排除于所述振荡环路的振荡单元之间不相邻。

可选地，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通包括：当所述振荡单元被排除于所述振荡环路时，控制所述振荡单元的前一级振荡单元内的前置开关关断，控制所述振荡单元的前一级振荡单元内的旁路开关导通；当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元串联于所述振荡环路时，控制所述振荡单元内的前置开关导通，控制所述振荡单元内的旁路开关关断；当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元被排除于所述振荡环路时，控制所述振荡单元内的前置开关关断，控制所述振荡单元内的旁路开关导通。

可选地，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通包括：控制第(i-4)级振荡单元、第(i-3)级振荡单元、第(i-2)级振荡单元、第(i-1)级振荡单元和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T1；控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T2；控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T3；控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T4；其中，i为大于等于4的整数。

可选地，所述测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量包括：测量所述T1、T2、T3和T4；根据公式(T1-T2-T3+T4)/4计算第i级振荡单元中的待测器件和前置开关的延迟之和。

可选地，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通还包括：控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T5；控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T6；控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T7。

可选地，所述测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量包括：测量所述T1、T2、T3、T4、T5、T6和T7；根据所述T1、T2、T3、T4、T5、T6和T7计算第(i-4)级、第(i-3)级、第(i-2)级和第(i-1)级振荡单元中的待测器件和前置开关的延迟之和。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明实施例提供了一种待测器件的延迟测量电路及延迟测量方法，其中，所述延迟测量电路可以包括环路振荡器和周期测量单元；所述周期测量单元适于测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟；其中，所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，每一个所述振荡单元包括待测器件、前置开关和旁路开关；在一组控制信号的作用下，所述环路振荡器中的各个前置开关和旁路开关导通或者关断，以实现对所述环路振荡器的重构，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件。在对所述环路振荡器进行配置时，受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通，使得在任何时刻，每一个振荡环路中的待测器件均由两个开关驱动，其中一个导通，另一个关断，且每一个振荡环路中的待测器件驱动两个开关，其中一个导通，另一个关断，所述环路振荡器具有对称性。无论如何配置所述环路振荡器，受控串联于所述振荡环路中的每一个振荡单元中的待测器件的等效负载和驱动强度相同，由于待测器件的等效负载和驱动强度可以影响待测器件的延迟时间，因此，相比于现有技术，在控制振荡单元中的待测器件串联于或者排除于振荡环路中时引起的等效负载和驱动强度不尽相同，本发明实施例的延迟测量电路可以大大提高对待测器件的延迟测量精度。并且，本实施例中的待测器件可以为反相型器件或非反相型器件，适用范围广泛。

进一步而言，本实施例中，所述环路振荡器中的各个前置开关和旁路开关的电参数一致。所述环路振荡器中的各个前置开关和旁路开关在芯片上的版图结构一致，可以进一步保证受控串联于所述振荡环路中的每一个振荡单元中的待测器件的等效负载和驱动强度相同，有利于保证对待测器件的延迟测量的准确性。

进一步而言，为了使得所述振荡环路满足环路振荡器的起振条件，所述延迟测量电路还可以包括：辅助起振电路；具体而言，所述辅助起振电路可以包括第一辅助起振单元和第二辅助起振单元，二者的电路结构与所述环路振荡器中的振荡单元相同或者相近，并且，所述第一辅助起振单元和第二辅助起振单元分别耦接所述延迟测量电路的输出端，可以最大程度地保留环路振荡器的对称性，使得保证每一个振荡单元中的待测器件的等效负载和驱动强度相同，并且可以起到隔离和缓冲的作用。

附图说明

图1是现有技术的一种待测器件的延迟测量电路中环路振荡器内的一个振荡单元的电路图。

图2是本发明实施例待测器件的延迟测量电路的一种示意性结构框图。

图3是本发明实施例待测器件的延迟测量电路的另一种示意性结构框图。

图4是本发明实施例中控制器、一组选择信号和一组控制信号的示意图。

图5是本发明实施例待测器件的延迟测量电路的再一种示意性结构框图。

图6是本发明实施例待测器件的延迟测量电路的又一种示意性结构框图。

具体实施方式

如背景技术部分所述，电子工艺精度的日益优化增加了对电子器件延迟的测量难度。而现有技术的电子器件的延迟测量电路由于在切换时，环路振荡器中的待测器件的等效负载和驱动强度不同，导致测量精度难以得到保证。

针对以上所述的技术问题，本发明实施例提出一种待测器件的延迟测量电路及延迟测量方法，其中，所述延迟测量电路可以包括环路振荡器和周期测量单元；其中，所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，每一个所述振荡单元包括待测器件、前置开关和旁路开关；通过对所述环路振荡器中的各个前置开关和旁路开关的控制，无论如何配置所述环路振荡器，使得受控串联于所述振荡环路中的每一个振荡单元中的待测器件的等效负载和驱动强度相同，可以大大提高对待测器件的延迟测量精度。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图2所示，本发明实施例提供的待测器件的延迟测量电路100可以包括环路振荡器10和周期测量单元20。

所述环路振荡器10包括至少五个直接或间接串联成环的振荡单元，图2中绘示的环路振荡器10包括第0个振荡单元、第1个振荡单元、……、第i-5个振荡单元、第i-4个振荡单元、……、第i-1个振荡单元、第i个振荡单元、第i+1个振荡单元、……、第k个振荡单元、第k+1个振荡单元、……、第N-1个振荡单元，i、k和N为正整数，且i＜k＜N。其中一个振荡单元的输出端直接或者间接地耦接所述环路振荡器10的输出端。例如第N-1个振荡单元的输出端耦接所述延迟测量电路100的输出端。只要所述振荡单元的配置可以满足环路振荡器10的起振条件，本实施例不限制将哪一个振荡单元的输出端作为所述延迟测量电路100的输出端。本实施例不限定环路振荡器10中振荡单元的数量，其数量可以为奇数，例如N＝255。

其中，每一个所述振荡单元包括待测器件、前置开关和旁路开关，以第i个振荡单元为例进行说明。所述第i个振荡单元包括待测器件GC(i)、前置开关SWF(i)和旁路开关SWB(i)。所述待测器件GC(i)的输入端耦接所述第i个振荡单元的输入端，所述待测器件GC(i)的输出端经由所述前置开关SWF(i)耦接所述第i个振荡单元的第一输出端，所述第i个振荡单元的第一输出端耦接后一级振荡单元(也即第i+1个振荡单元)的输入端，所述旁路开关SWB(i)的第一端耦接所述待测器件GC(i)的输出端，所述旁路开关SWB(i)的第二端耦接所述第i个振荡单元的第二输出端，所述第i个振荡单元的第二输出端耦接后一级振荡单元(也即第i+1个振荡单元)的第一输出端。对于其他振荡单元的内部电路结构，此处不再一一赘述。

其中，在一组控制信号(图未示)的作用下，控制所述环路振荡器10中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器10中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。使得在任何时刻，每一个振荡环路中的待测器件均由两个开关驱动，其中一个导通，一个关断，且每一个振荡环路中的待测器件驱动两个开关，其中一个导通，一个关断，所述环路振荡器10具有对称性。

例如，当第i个振荡单元内的待测器件GC(i)受控串联于振荡环路时，控制前置开关SWF(i-1)导通，旁路开关SWB(i-1)关断；若第i+1个振荡单元内的待测器件GC(i+1)受控串联于振荡环路，控制前置开关SWF(i)导通，旁路开关SWB(i)关断；若第i+1个振荡单元内的待测器件GC(i+1)受控排除于振荡环路，控制前置开关SWF(i)关断，旁路开关SWB(i)导通。

可以看出，无论如何配置所述环路振荡器10，受控串联于所述振荡环路中的每一个振荡单元中的待测器件的等效负载和驱动强度相同，由于待测器件的等效负载和驱动强度可以影响待测器件的延迟时间，因此，本实施例的延迟测量电路100可以保证待测器件的延迟测量精度。

所述周期测量单元20耦接所述环路振荡器10的输出端，适于测量所述环路振荡器10的振荡周期，并根据所述环路振荡器10的振荡周期得到所述待测器件的延迟。

需要指出的是，所述待测器件可以为反相型器件也可以为非反相型器件，适用范围广泛。若为反相型器件，所述待测器件可以为逻辑门器件，例如反相器、与非门等，还可以为由逻辑门器件形成的具有反相的逻辑关系的组合电路；若为非反相型器件，所述待测器件可以为与门、或门或缓冲器等，还可以为由逻辑门器件形成的具有非反相的逻辑关系的组合电路，本实施例不进行特殊限定，本发明实施例及附图中即以待测器件为反相器为例进行说明。

一并参照图2和图3，本发明实施例中，所述环路振荡器10中的各个前置开关和旁路开关的电参数可以一致。所述电参数可以为等效电容、导通电阻等。其中，等效电容可以影响所述前置开关和旁路开关的开关速度，导通电阻可以影响振荡环路中的各个待测器件的等效负载和驱动强度。

进一步地，所述环路振荡器10中的各个前置开关和旁路开关在芯片上的版图结构可以一致，例如各个前置开关和旁路开关在版图上的位置、版图中走线的宽度及走线方式，可以进一步保证受控串联于所述振荡环路中的每一个振荡单元中的待测器件的等效负载和驱动强度相同，有利于保证对待测器件的延迟测量的准确性。

为了满足环路振荡器10的起振条件，在具体实施中，被排除于所述振荡环路的振荡单元不相邻。

在具体实施中，所述周期测量单元20可以包括但不限定于分频器201，所述分频器201适于将所述环路振荡器10的输出端输出的信号进行分频以输出分频信号；所述周期测量单元20根据所述分频信号和所述分频器201的分频比计算所述测量所述环路振荡器10的振荡周期。分频处理将有利于对所述环路振荡器10的振荡周期的测量。但是，本发明实施例也可以不包括所述分频器201。

在具体实施中，所述延迟测量电路100还可以包括但不限定于缓冲器30，所述缓冲器30的输入端耦接所述环路振荡器10的输出端，所述缓冲器30的输出端耦接所述分频器201的输入端，适于对所述环路振荡器10的输出端输出的信号进行阻抗匹配和/或波形整形。其中，所述缓冲器30可以包括单级反相器或者多个级联的反相器，还可以为其他电路结构，只要可以实现阻抗匹配和/或波形整形、调理即可。但是，本发明实施例也可以不包括所述缓冲器30。

一并参照图2至图4，在具体实施中，所述延迟测量电路100还可以包括控制器40，适于生成所述一组控制信号，所述一组控制信号可以包括信号SWF(0)、SWF(1)至SWF(N-1)和SWB(0)、SWB(1)至SWB(N-1)。其中，所述控制器40接收一组选择信号，所述选择信号可以包括信号SEL(0)、SEL(1)至SEL(N-1)，所述控制器40适于根据所述一组选择信号生成所述一组控制信号。

所述一组选择信号指示各个所述振荡单元被串联于或者被排除于所述振荡环路。例如，为了控制第i个振荡单元和第i-2个振荡单元被排除于振荡环路，可以设置信号SEL(i)＝“0”、信号SEL(i-2)＝“0”，而其他的选择信号为“1”，此处，“0”代表逻辑低电平，“1”代表逻辑高电平。

需要说明的是，本文中的“逻辑高电平”指的是可被识别为数字信号“1”的电平范围，“逻辑低电平”指的是可被识别为数字信号“0”的电平范围，二者是相对的概念，其具体电平范围并不做具体限制。

所述一组选择信号还可以包括选择信号DISABLE，当选择信号DISABLE为有效电平时(例如逻辑高电平)，所述一组控制信号控制所述环路振荡器10不再振荡，例如可以控制振荡环路中的两个相邻的振荡单元被排除于振荡环路。

在本发明实施例中，如图5所示，所述延迟测量电路100还可以包括：辅助起振电路40，串联于所述环路振荡器10的振荡环路中，适于辅助所述环路振荡器10中的振荡单元中的待测器件串联形成的所述振荡环路满足环路振荡器的起振条件。

需要说明的是，所述辅助起振电路40可以串联于所述振荡环路中的任何位置，本实施例不进行特殊限制。

在具体实施中，如图6所示，所述辅助起振电路40可以包括：第一辅助起振单元401和第二辅助起振单元402。

其中，所述第一辅助起振单元可以包括：第一反相型器件AC1、第一辅助前置开关ASWF1和第一辅助旁路开关ASWB1。

所述第二辅助起振单元可以包括：第二反相型器件AC2、第二辅助前置开关ASWF2和第二辅助旁路开关ASWB2。

其中，所述第一反相型器件AC1的输入端耦接前一级振荡单元(也即图6中的第N-1个振荡单元)的第一输出端，所述第一反相型器件AC1的输出端耦接所述第一辅助前置开关ASWF1的第一端和第一辅助旁路开关ASWB1的第一端，所述第一辅助前置开关ASWF1的第二端耦接所述第二反相型器件AC2的输入端、前一级振荡单元(也即图6中的第N-1个振荡单元)的第二输出端和所述环路振荡器10的输出端，所述第二反相型器件AC2的输出端耦接所述第二辅助前置开关ASWF2的第一端和第二辅助旁路开关ASWB2的第一端，所述第二辅助前置开关ASWF2的第二端耦接所述第一辅助旁路开关的ASWB1第二端和后一级振荡单元(也即图6中的第0个振荡单元)的输入端，所述第二辅助旁路开关ASWB2的第二端耦接后一级振荡单元(也即图6中的第0个振荡单元)的第一输出端。

为了满足环路振荡器的起振条件，当所述待测器件为非反向型器件(图6中仅以所述待测器件为非反向型器件为例进行说明)时，所述一组控制信号控制所述第一辅助前置开关ASWF1、第一辅助旁路开关ASWB1、第二辅助前置开关ASWF2和第二辅助旁路开关ASWB2导通或者关断，使得所述第一反相型器件AC1和第二反相型器件AC2中的一个串联于所述环路振荡器的振荡环路中。

当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为偶数时，所述一组控制信号控制所述第一辅助前置开关ASWF1、第一辅助旁路开关ASWB1、第二辅助前置开关ASWF2和第二辅助旁路开关ASWB2导通或者关断，使得所述第一反相型器件AC1和第二反相型器件AC2中的一个串联于所述环路振荡器的振荡环路中。

当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为奇数时，所述一组控制信号控制所述第一辅助前置开关ASWF1、第一辅助旁路开关ASWB1、第二辅助前置开关ASWF2和第二辅助旁路开关ASWB2导通或者关断，使得所述第一反相型器件AC1和第二反相型器件AC2均串联于所述环路振荡器的振荡环路中。

需要说明的是，所述第一辅助起振单元401中包括的第一反相型器件AC1和第二反相型器件AC2可以为反相器、与非门等，还可以为由逻辑门器件形成的具有反相的逻辑关系的组合电路，本实施例不进行特殊限制，此处仅以反相器为例进行说明。

此外，为了保证本实施例延迟测量电路100的对称性，所述第一辅助前置开关ASWF1与所述振荡单元中的前置开关，以及所述第一辅助旁路开关ASWB1与所述振荡单元中的旁路开关的电参数和版图结构一致，所述第二辅助前置开关ASWF2与所述振荡单元中的前置开关，以及所述第二辅助旁路开关ASWB2与所述振荡单元中的旁路开关的电参数和版图结构一致。

进一步而言，所述第一辅助起振单元401和第二辅助起振单元402的电路结构与所述环路振荡器中的振荡单元相同或者相近，并且，所述第一辅助起振单元401和第二辅助起振单元402分别耦接所述延迟测量电路100的输出端，可以最大程度地保留环路振荡器10的对称性，使得保证每一个振荡单元中的待测器件的等效负载和驱动强度相同，并且可以起到隔离和缓冲的作用。

本发明实施例还公开一种基于所述延迟测量电路100的待测器件的延迟测量方法，所述延迟测量方法可以包括步骤S101和步骤S102。

步骤S101，控制所述环路振荡器10中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器10中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。

步骤S102，测量所述环路振荡器10的振荡周期，并根据所述环路振荡器10的振荡周期得到所述待测器件的延迟变化量。

为了满足环路振荡器10的起振条件，在具体实施中，被排除于所述振荡环路的振荡单元之间不相邻。

所述步骤S101在具体实施中，当所述振荡单元被排除于所述振荡环路时，控制所述振荡单元的前一级振荡单元内的前置开关关断，控制所述振荡单元的前一级振荡单元内的旁路开关导通。

当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元串联于所述振荡环路时，控制所述振荡单元内的前置开关导通，控制所述振荡单元内的旁路开关关断。

当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元被排除于所述振荡环路时，控制所述振荡单元内的前置开关关断，控制所述振荡单元内的旁路开关导通。

在本发明实施例对待测器件的延迟进行测量时，所述步骤S101可以包括步骤S1011至步骤S1014，其中，并不限制步骤S1011至步骤S1014的执行顺序。

步骤S1011，控制第(i-4)级振荡单元、第(i-3)级振荡单元、第(i-2)级振荡单元、第(i-1)级振荡单元和第i级振荡单元串联于所述振荡环路，所述环路振荡器10的振荡周期为T1。

步骤S1012，控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器10的振荡周期为T2。

步骤S1013，控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器10的振荡周期为T3。

步骤S1014，控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元串联于所述振荡环路，所述环路振荡器10的振荡周期为T4；其中，i为大于等于4的整数。

所述步骤S102可以包括步骤S1021和步骤S1022。

步骤S1021，测量所述T1、T2、T3和T4。

步骤S1022，根据公式(T1-T2-T3+T4)/4计算第i级振荡单元中的待测器件和前置开关的延迟之和。

进一步而言，在上述步骤S1011至步骤S1014的基础上，所述步骤S101还可以包括步骤S1015至步骤S1017，同样不限制步骤S1015至步骤S1017的执行顺序。

步骤S1015，控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器10的振荡周期为T5。

步骤S1016，控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器10的振荡周期为T6。

步骤S1017，控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器10的振荡周期为T7。

在所述步骤S101包括步骤S1011至步骤S1017时，所述步骤S102还可以包括步骤S1023和步骤S1024。

步骤S1023，测量所述T1、T2、T3、T4、T5、T6和T7。

步骤S1024，根据所述T1、T2、T3、T4、T5、T6和T7计算第(i-4)级、第(i-3)级、第(i-2)级和第(i-1)级振荡单元中的待测器件和前置开关的延迟之和。也即可以通过所述T1、T2、T3、T4、T5、T6和T7，将第(i-4)级、第(i-3)级、第(i-2)级、第(i-1)级和第i级振荡单元中的待测器件和前置开关的延迟之和计算出来。

需要说明的是，本发明实施例基于延迟测量电路100的待测器件的延迟测量方法可以得到所述待测器件和所述待测器件所在的振荡单元内的前置开关的延迟之和，但是，由于所述前置开关的延迟较小，二者的延迟之和可以趋近于待测器件的延迟。此外，由于可以认为前置开关的延迟是一致的，因此，可以根据测量得到的多组待测器件和前置开关的延迟之和计算不同的待测器件之间的延迟偏差。

还需要说明的是，为了进一步保证待测器件的延迟的测量精度，需要保证延迟测量电路100的对称性。以图2所示的延迟测量电路100为例，第N-1个振荡单元的输出端耦接所述环路振荡器10的输出端。为了保证在测量时，各个待测器件的等效负载和驱动强度尽量相同，此延迟测量电路100不对第0个、第1个、第2个、第N-1个、第N-2个和第N-3个振荡单元内的待测器件的延迟进行测量。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种待测器件的延迟测量电路，其特征在于，包括：

环路振荡器，所述环路振荡器包括至少五个直接或间接串联成环的振荡单元，其中一个振荡单元的输出端耦接所述环路振荡器的输出端；

其中，每一个所述振荡单元包括待测器件、前置开关和旁路开关，所述待测器件的输入端耦接所述振荡单元的输入端，所述待测器件的输出端经由所述前置开关耦接所述振荡单元的第一输出端，所述振荡单元的第一输出端耦接后一级振荡单元的输入端，所述旁路开关的第一端耦接所述待测器件的输出端，所述旁路开关的第二端耦接所述振荡单元的第二输出端，所述振荡单元的第二输出端耦接后一级振荡单元的第一输出端；

周期测量单元，耦接所述环路振荡器的输出端，适于测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟；

其中，在一组控制信号的作用下，所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通。

2.根据权利要求1所述的延迟测量电路，其特征在于，所述环路振荡器中的各个前置开关和旁路开关的电参数一致。

3.根据权利要求2所述的延迟测量电路，其特征在于，所述环路振荡器中的各个前置开关和旁路开关在芯片上的版图结构一致。

4.根据权利要求1所述的延迟测量电路，其特征在于，被排除于所述振荡环路的振荡单元不相邻。

5.根据权利要求1所述的延迟测量电路，其特征在于，所述周期测量单元包括：分频器，适于将所述环路振荡器的输出端输出的信号进行分频以输出分频信号；

所述周期测量单元根据所述分频信号和所述分频器的分频比计算所述测量所述环路振荡器的振荡周期。

6.根据权利要求5所述的延迟测量电路，其特征在于，还包括：缓冲器，所述缓冲器的输入端耦接所述环路振荡器的输出端，所述缓冲器的输出端耦接所述分频器的输入端，适于对所述环路振荡器的输出端输出的信号进行阻抗匹配和/或波形整形。

7.根据权利要求6所述的延迟测量电路，其特征在于，所述缓冲器包括单级反相器或者多个级联的反相器。

8.根据权利要求1至7任一项所述的延迟测量电路，其特征在于，还包括：控制器，适于生成所述一组控制信号。

9.根据权利要求8所述的延迟测量电路，其特征在于，所述控制器接收一组选择信号，适于根据所述一组选择信号生成所述一组控制信号，所述一组选择信号指示各个所述振荡单元被串联于或者被排除于所述振荡环路。

10.根据权利要求1至7任一项所述的延迟测量电路，其特征在于，所述待测器件为反相型器件。

11.根据权利要求1至7任一项所述的延迟测量电路，其特征在于，还包括：辅助起振电路，串联于所述环路振荡器的振荡环路中，适于辅助所述环路振荡器中的振荡单元中的待测器件串联形成的所述振荡环路满足环路振荡器的起振条件。

12.根据权利要求11所述的延迟测量电路，其特征在于，所述辅助起振电路包括：第一辅助起振单元和第二辅助起振单元；

所述第一辅助起振单元包括：第一反相型器件、第一辅助前置开关和第一辅助旁路开关；

所述第二辅助起振单元包括：第二反相型器件、第二辅助前置开关和第二辅助旁路开关；

其中，所述第一反相型器件的输入端耦接前一级振荡单元的第一输出端，所述第一反相型器件的输出端耦接所述第一辅助前置开关的第一端和第一辅助旁路开关的第一端，所述第一辅助前置开关的第二端耦接所述第二反相型器件的输入端、前一级振荡单元的第二输出端和所述环路振荡器的输出端，所述第二反相型器件的输出端耦接所述第二辅助前置开关的第一端和第二辅助旁路开关的第一端，所述第二辅助前置开关的第二端耦接所述第一辅助旁路开关的第二端和后一级振荡单元的输入端，所述第二辅助旁路开关的第二端耦接后一级振荡单元的第一输出端。

13.根据权利要求12所述的延迟测量电路，其特征在于，

当所述待测器件为非反向型器件时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件中的一个串联于所述环路振荡器的振荡环路中；

当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为偶数时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件中的一个串联于所述环路振荡器的振荡环路中；

当所述待测器件为反向型器件，且所述振荡环路包括的振荡单元的数量为奇数时，所述一组控制信号控制所述第一辅助前置开关、第一辅助旁路开关、第二辅助前置开关和第二辅助旁路开关导通或者关断，使得所述第一反相型器件和第二反相型器件均串联于所述环路振荡器的振荡环路中。

14.一种基于权利要求1至13任一项所述的延迟测量电路的待测器件的延迟测量方法，其特征在于，包括：

控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通；

测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量。

15.根据权利要求14所述的延迟测量方法，其特征在于，被排除于所述振荡环路的振荡单元之间不相邻。

16.根据权利要求14所述的延迟测量方法，其特征在于，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通包括：

当所述振荡单元被排除于所述振荡环路时，控制所述振荡单元的前一级振荡单元内的前置开关关断，控制所述振荡单元的前一级振荡单元内的旁路开关导通；

当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元串联于所述振荡环路时，控制所述振荡单元内的前置开关导通，控制所述振荡单元内的旁路开关关断；

当所述振荡单元串联于所述振荡环路，且所述振荡单元的后一级振荡单元被排除于所述振荡环路时，控制所述振荡单元内的前置开关关断，控制所述振荡单元内的旁路开关导通。

17.根据权利要求14所述的延迟测量方法，其特征在于，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通包括：

控制第(i-4)级振荡单元、第(i-3)级振荡单元、第(i-2)级振荡单元、第(i-1)级振荡单元和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T1；

控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T2；

控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T3；

控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被排除于、第(i-1)级振荡单元串联于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T4；

其中，i为大于等于4的整数。

18.根据权利要求17所述的延迟测量方法，其特征在于，所述测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量包括：

测量所述T1、T2、T3和T4；

根据公式(T1-T2-T3+T4)/4计算第i级振荡单元中的待测器件和前置开关的延迟之和。

19.根据权利要求18所述的延迟测量方法，其特征在于，所述控制所述环路振荡器中的各个前置开关和旁路开关导通或者关断，使得所述环路振荡器中的振荡单元中的待测器件串联形成振荡环路且满足环路振荡器的起振条件，并且受控串联于所述振荡环路中的各个振荡单元中，所述前置开关和旁路开关有且仅有一个导通还包括：

控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T5；

控制第(i-4)级振荡单元串联于、第(i-3)级振荡单元被排除于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元串联于和第i级振荡单元被排除于所述振荡环路，所述环路振荡器的振荡周期为T6；

控制第(i-4)级振荡单元被排除于、第(i-3)级振荡单元串联于、第(i-2)级振荡单元被串联于、第(i-1)级振荡单元被排除于和第i级振荡单元串联于所述振荡环路，所述环路振荡器的振荡周期为T7。

20.根据权利要求19所述的延迟测量方法，其特征在于，所述测量所述环路振荡器的振荡周期，并根据所述环路振荡器的振荡周期得到所述待测器件的延迟变化量包括：

测量所述T1、T2、T3、T4、T5、T6和T7；

根据所述T1、T2、T3、T4、T5、T6和T7计算第(i-4)级、第(i-3)级、第(i-2)级和第(i-1)级振荡单元中的待测器件和前置开关的延迟之和。