CN104320136B - 一种利用全数字标准单元实现的时钟信号生成器 - Google Patents

一种利用全数字标准单元实现的时钟信号生成器 Download PDF

Info

Publication number
CN104320136B
CN104320136B CN201410612075.5A CN201410612075A CN104320136B CN 104320136 B CN104320136 B CN 104320136B CN 201410612075 A CN201410612075 A CN 201410612075A CN 104320136 B CN104320136 B CN 104320136B
Authority
CN
China
Prior art keywords
delay
clock signal
control code
numerically
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410612075.5A
Other languages
English (en)
Other versions
CN104320136A (zh
Inventor
黑勇
王晨光
乔树山
赵慧冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410612075.5A priority Critical patent/CN104320136B/zh
Publication of CN104320136A publication Critical patent/CN104320136A/zh
Application granted granted Critical
Publication of CN104320136B publication Critical patent/CN104320136B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pulse Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种利用全数字标准单元实现的时钟信号生成器，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。利用本发明，可以将时钟信号生成器集成在芯片内部，无需任何外界参考便可在一定的频率范围内生成时钟信号，从而减小系统的体积和功耗。

Description

一种利用全数字标准单元实现的时钟信号生成器
技术领域
本发明涉及时钟信号生成技术领域，具体是一种利用全数字标准单元实现的时钟信号生成器。
背景技术
由于具有强大的数据处理与逻辑控制能力，很强的抗干扰能力，并且可在不同工艺间便捷可靠地移植，数字电路已经成为任何一款SoC中必不可少的部分。而时钟信号是任何一个数字同步时序逻辑电路可以工作的前提条件。正是在时钟信号给定的节拍下，数字电路有条不紊地完成着预定的数据处理和逻辑控制的功能。
基于石英晶体的振荡器由于其卓越的性能，一直被公认为最佳的时钟信号生成器。然而，随着半导体工艺技术的不断进步，单片集成的功能越来越强大，系统的功耗和体积也日益受到设计者的重视。由于其工作机理的特点，基于石英晶体的振荡器的体积和功耗很难进一步减小，这势必限制着系统的体积和功耗的不断减小。在对体积和功耗要求非常严格的系统中，使用可集成的时钟信号生成器来代替石英晶体振荡器将会是一个重要的解决方案。
目前，可集成的时钟信号生成器主要是模拟电路，并且带隙基准电压源是其中必不可少的一部分。随着工艺的进步，电源电压逐渐降低，带隙基准电压源的设计难度将越来越大，这反过来将限制电源电压的进一步降低。而降低电源电压是低功耗设计最有效的手段之一。因此，利用电源电压可随工艺同步降低的数字标准单元设计时钟信号生成器是一种行之有效的解决方法。
利用数字标准单元产生周期性振荡信号的最简单的方法是将奇数个反相单元级联。然而，在集成电路中，数字标准单元的延迟时间与工艺、温度和电压相关，工艺、温度和电压中任一量的变化都会引起数字标准单元延迟时间的变化。因此无法直接利用数字标准单元构成的环形振荡器生成指定频率的时钟信号，必须寻找其他方法来补偿或消除工艺、温度和电压带来的影响。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种利用全数字标准单元实现的时钟信号生成器，以满足对体积和功耗非常敏感的系统的要求。
(二)技术方案
为达到上述目的，本发明提供了一种利用全数字标准单元实现的时钟信号生成器，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。
上述方案中，所述延时比估计器包括2个由不同的标准单元构成的环形振荡器以及相应的数字辅助逻辑，其中，这2个环形振荡器称为参照对，构成这2个环形振荡器的数字标准单元分别称为基准延时单元与参照延时单元。
上述方案中，所述基准延时单元由单一标准单元构成，所述参照延时单元由单一标准单元或不同标准单元的组合构成。
上述方案中，对于选定的参照对，其延迟时间比与基准延时单元的绝对延迟时间之间在给定的温度和电压范围内存在良好的拟合关系。
上述方案中，所述控制码映射器首先根据估计的延时比以及参照对的延时比与基准延时单元绝对延时之间的关系，求出当前条件下基准单元的绝对延时；之后，根据求出的基准单元的绝对延时、目标频率以及所述数字控制振荡器的控制方式生成相应的控制码。
上述方案中，所述数字控制振荡器的基本延时单元与所述延时比估计器的基准延时单元是相同的，不同的控制码能够选择将不同个数的基准延时单元接入振荡回路中，从而产生不同的振荡频率。
上述方案中，所述数字控制振荡器的输出信号的频率是由输入的控制码进行控制的，不同的控制码对应着不同的输出信号频率，因此能够通过调节控制码的大小调节输出信号的频率。
(三)有益效果
本发明提供的利用全数字标准单元实现的时钟信号生成器，基于用相对的延时比与已知的延时比与绝对延时之间的关系来估计绝对延时的思想，完全利用数字标准单元来实现时钟信号生成器，从而将时钟生成器件与功能电路集成在一起，使整个系统在标准集成电路制造工艺上即可实现，无需像传统的电子系统一样利用集成电路外部的石英晶体产生时钟信号。由于集成电路与外部分离器件相比具有巨大的面积优势，因此本发明可以使得整个系统的面积有显著地减小。此外，本发明还可以省去时钟信号从外部输入到集成电路内部时在PAD上引入的额外功耗，这对功耗要求非常严格的系统具有重大的意义。
附图说明
图1为本发明提供的利用全数字标准单元实现的时钟信号生成器的结构示意图；
图2为在SMIC 0.13μm工艺下，1.1～1.3V电压范围内，0～80℃温度范围内，所选择的一组参照对的延时比与基准延时单元绝对延时之间的关系曲线；
图3为本发明提供的利用全数字标准单元实现的时钟信号生成器中延时比估计器的实现方案示意图；
图4为本发明提供的利用全数字标准单元实现的时钟信号生成器中数字控制振荡器的实现方案示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
在集成电路中，数字标准单元的延迟时间与工艺、温度和电压相关，工艺、温度和电压中任一量的变化都会引起数字标准单元延迟时间的变化。在确定的工艺下，不同标准单元的延迟时间随温度和电压的变化特性是不同的，即当温度或电压变化相同的值时，不同标准单元的延时变化是不同的。因此，有可能存在这样两个标准单元：在不同的温度和电压下它们的延时比是不同的。由于不同的温度和电压下标准单元的绝对延时是不同的，因此这两个标准单元的延时比和绝对延时之间存在一定的对应关系。如果已知延时比和绝对延时之间的对应关系，那么只要得到延时比便可以求得标准单元在当前条件下的绝对延时。得到了单个标准单元的绝对延时，便可以利用数字控制振荡器生成目标频率的时钟信号。
由于延时比是一个相对值，其量纲为1，因此无需任何外界辅助条件便可求得。而延时比与绝对延时之间的对应关系，在指定工艺和标准单元之后，也是确定的，并且可以通过实验的方式测得。考虑到可实现性，延时比与绝对延时之间应该存在良好的拟合关系。
利用相对的延迟时间比以及已知的延迟时间比和绝对延迟时间之间的关系来估计绝对的延迟时间。其中，延迟时间比的量纲为1，无需任何外界参考即可测得；延迟时间比和绝对延迟时间之间的关系是固有的，可以通过实验的方法测量得到。
基于上述实现原理，图1为本发明提供的利用全数字标准单元实现的时钟信号生成器的结构示意图，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中，延时比估计器，用来估计两个环形振荡器的振荡周期比；控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；数字控制振荡器，根据产生的控制码生成相应频率的时钟信号。
延时比估计器包括2个由不同的标准单元构成的环形振荡器以及相应的数字辅助逻辑。其中，这2个环形振荡器称为参照对，构成这2个环形振荡器的数字标准单元分别称为基准延时单元与参照延时单元。一般地，基准延时单元由单一标准单元构成，而参照延时单元可以由单一标准单元或不同标准单元的组合构成。对于选定的参照对，其延迟时间比与基准延时单元的绝对延迟时间之间在给定的温度和电压范围内存在良好的拟合关系。
图2为在SMIC 0.13μm工艺下，1.1～1.3V电压范围内，0～80℃温度范围内，所选择的一组参照对的延时比与基准延时单元绝对延时之间的关系曲线。此外，数字辅助逻辑的作用是利用参照对振荡器产生的振荡信号对基准延时单元和参照延时单元的延时比进行估计。
控制码映射器首先根据估计的延时比以及参照对的延时比与基准延时单元绝对延时之间的关系，求出当前条件下基准单元的绝对延时。之后，根据求出的基准单元的绝对延时、目标频率以及所述数字控制振荡器的控制方式生成相应的控制码。
数字控制振荡器的基本延时单元与所述延时比估计器的基准延时单元是相同的，不同的控制码可以选择将不同个数的基准延时单元接入振荡回路中，从而产生不同的振荡频率。数字控制振荡器的输出信号的频率是由输入的控制码进行控制的，不同的控制码对应着不同的输出信号频率，可以通过调节控制码的大小调节输出信号的频率。
为了叙述方便，本发明实施例将延时比估计器中的2个参照对振荡器分别记为基准振荡器(简写为RDO)和参照振荡器(简写为CDO)。其中，RDO的基本单元为基准延时单元(简写为RDC)，CDO的基本单元为参照延时单元(简写为CDC)。记RDO的振荡周期为TRDO，CDO的振荡周期为TCDO，RDC的传播延时为tRDC，CDC的传播延时为tCDC，若RDO与CDO的级数均为N，则有以下关系：
TRDO＝2N×tRDC (1)
TCDO＝2N×tCDC (2)
TRDO、TCDO、tRDC及tRDC与工艺、电压和温度均有关系。
记选定的RDC与CDC的延时比为或延时比R与RDC的传播延时tRDC之间的对应关系为：
tRDC＝f(R) (3)
式(3)所示的函数关系只与工艺条件以及选定的标准单元有关，与其他因素无关，是所选参照对的固有特征。理想情况下，所选定参照对的R与tRDC应存在一一对应的关系。
记数字控制环形振荡器的振荡周期为TDCO，控制码为Ncode，且两者的关系为：
TDCO＝2Ncode×tRDC (4)
图3所示的延时比估计器由基准环形振荡器(RDC Oscillator)，参照环形振荡器(CDC Oscillator)，计数器CNTA与CNTB以及一个除法器构成。其中，基准环形振荡器由奇数个基准延时单元串联而成，用来估计基准延时单元的延时；参照环形振荡器由奇数个参照延时单元串联而成，用来估计参照延时单元的延时；计数器CNTA与CNTB用来在给定的时间内分别对基准环形振荡器与参照环形振荡器的振荡器次数计数；除法器用来计算CNTA与CNTB计数值的比。
图4所示的是数字控制振荡器的一种实现结构。该结构可以分为延时段与延时段选择开关2部分。延时段的基本单元是图3中基准环形振荡器中的基准延时单元，而延时选择开关由一个与门和选择器构成。延时段用来产生特定的延时，而延时段选择开关则用来选择是否将该开关控制的延时段加入整个延时回路。通常将延时段的延时设计为2的幂次方，即前一段的延时为后一段延时的2倍，这样可以方便的将2进制数与延时直接对应。不同的2进制数将产生不同的延时值，且一一对应。
在给定的工艺、温度和电压条件下，图3所示的延时比估计器中的计数器在相同的时间T内对RDO与CDO所记的数分别为NRDO和NCDO，由式(1)与式(2)可知延时比R与NRDO及NCDO的关系如下：
或
需要指出的是，得到的R只是一个估计值，随着计数时间T的增加，R的误差将会减小。
得到R之后，利用式(3)的函数关系可以估计出当前条件下tRDC的值。式(3)的函数关系类型可以通过仿真确定，函数关系的具体参数在芯片制造完成之后可以通过实验测量得到。图4为数字控制振荡器的一种结构，不同的控制码可以将不同的基准延时单元接入振荡回路，从而产生不同的振荡频率。图4所示数字控制振荡器的控制码与选择接入振荡回路的基准延时单元的个数是相同的，即若控制码为Ncode，则会将Ncode个基准延时单元接入振荡回路。
控制码映射器根据tRDC与目标频率fdes，得到控制码Ncode，且满足：
数字控制振荡器根据控制码Ncode，产生振荡周期为TDCO的信号，由式(4)与式(7)可知：
至此，产生了目标频率为fdes的信号。所产生信号的精度受到延时比估计的精度、函数对应关系的精度以及数字控制振荡器精度的影响。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种利用全数字标准单元实现的时钟信号生成器，其特征在于，该时钟信号生成器包括依次连接的延时比估计器、控制码映射器和数字控制振荡器，其中：
延时比估计器，包括2个由不同的标准单元构成的环形振荡器以及相应的数字辅助逻辑，所述数字辅助逻辑用来估计两个环形振荡器的振荡周期比；
控制码映射器，利用输入的目标频率与估计的延时比，生成数字控制振荡器需要的控制码；
数字控制振荡器，根据产生的控制码生成相应频率的时钟信号；
其中，所述2个环形振荡器称为参照对，构成这2个环形振荡器的数字标准单元分别称为基准延时单元与参照延时单元；所述基准延时单元由单一标准单元构成，所述参照延时单元由不同标准单元的组合构成。
2.根据权利要求1所述的利用全数字标准单元实现的时钟信号生成器，其特征在于，对于选定的参照对，其延迟时间比与基准延时单元的绝对延迟时间之间在给定的温度和电压范围内存在良好的拟合关系。
3.根据权利要求1所述的利用全数字标准单元实现的时钟信号生成器，其特征在于，所述控制码映射器首先根据估计的延时比以及参照对的延时比与基准延时单元绝对延时之间的关系，求出当前条件下基准单元的绝对延时；之后，根据求出的基准单元的绝对延时、目标频率以及所述数字控制振荡器的控制方式生成相应的控制码。
4.根据权利要求1所述的利用全数字标准单元实现的时钟信号生成器，其特征在于，所述数字控制振荡器的基本延时单元与所述延时比估计器的基准延时单元是相同的，不同的控制码能够选择将不同个数的基准延时单元接入振荡回路中，从而产生不同的振荡频率。
5.根据权利要求1所述的利用全数字标准单元实现的时钟信号生成器，其特征在于，所述数字控制振荡器的输出信号的频率是由输入的控制码进行控制的，不同的控制码对应着不同的输出信号频率，因此能够通过调节控制码的大小调节输出信号的频率。
CN201410612075.5A 2014-11-04 2014-11-04 一种利用全数字标准单元实现的时钟信号生成器 Active CN104320136B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410612075.5A CN104320136B (zh) 2014-11-04 2014-11-04 一种利用全数字标准单元实现的时钟信号生成器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410612075.5A CN104320136B (zh) 2014-11-04 2014-11-04 一种利用全数字标准单元实现的时钟信号生成器

Publications (2)

Publication Number Publication Date
CN104320136A CN104320136A (zh) 2015-01-28
CN104320136B true CN104320136B (zh) 2019-01-18

Family

ID=52375332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410612075.5A Active CN104320136B (zh) 2014-11-04 2014-11-04 一种利用全数字标准单元实现的时钟信号生成器

Country Status (1)

Country Link
CN (1) CN104320136B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209085B (zh) * 2016-06-23 2019-08-13 中国科学院微电子研究所 数控环形振荡器及其控制方法和装置
CN115389857B (zh) * 2022-10-27 2023-01-31 上海合见工业软件集团有限公司 基于对称电路的信号线缆延时检测系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402806B (en) * 1997-06-26 2000-08-21 Toshiba Kk Voltage control oscillator circuit and disk regeneration apparature
US20070252583A1 (en) * 2006-04-03 2007-11-01 Nec Electronics Corporation Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof
CN101796730A (zh) * 2007-07-03 2010-08-04 爱萨有限公司 针对低功率dc-dc smps的可编程模数转换器
CN102158208A (zh) * 2011-04-02 2011-08-17 东南大学 基于振荡环电路的全程可调数字脉宽调制器
CN104113329A (zh) * 2013-04-18 2014-10-22 瑞萨电子株式会社 锁频环电路和半导体集成电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402806B (en) * 1997-06-26 2000-08-21 Toshiba Kk Voltage control oscillator circuit and disk regeneration apparature
US20070252583A1 (en) * 2006-04-03 2007-11-01 Nec Electronics Corporation Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof
CN101796730A (zh) * 2007-07-03 2010-08-04 爱萨有限公司 针对低功率dc-dc smps的可编程模数转换器
CN102158208A (zh) * 2011-04-02 2011-08-17 东南大学 基于振荡环电路的全程可调数字脉宽调制器
CN104113329A (zh) * 2013-04-18 2014-10-22 瑞萨电子株式会社 锁频环电路和半导体集成电路

Also Published As

Publication number Publication date
CN104320136A (zh) 2015-01-28

Similar Documents

Publication Publication Date Title
CN108063617A (zh) 一种低频rc振荡器的时钟频率校准方法和系统
CN104113329B (zh) 锁频环电路和半导体集成电路
CN102118160B (zh) 产生时钟信号的电路和方法
US20150277393A1 (en) Integrated circuit dynamic de-aging
KR101184137B1 (ko) 클럭 변환 회로 및 이를 이용한 시험 장치
JP5734518B2 (ja) マルチクロックリアルタイムカウンタ
CN106292839B (zh) 实时时钟补偿电路及校准方法、装置
ATE526635T1 (de) Synthesizer für beliebige signalformen mit einem freilaufendem ringoszillator
CN105680852B (zh) 一种芯片内部时钟产生和差异性检测方法及电路
CN105573106A (zh) 一种智能电表中对rtc计时精度的修正电路及其方法
WO2017197946A1 (zh) 一种基于pvtm的宽电压时钟拉伸电路
CN104320136B (zh) 一种利用全数字标准单元实现的时钟信号生成器
WO2012158634A1 (en) Synchronized output of multiple ring oscillators
Chen et al. A TDC-based test platform for dynamic circuit aging characterization
CN101789783B (zh) 数字延迟锁相环
CN111124363B (zh) 一种真随机数生成方法及真随机数发生器
Li et al. A fully synthesized injection locked ring oscillator based on a pulse injection locking technique
US8621257B2 (en) Device for powering an electronic circuit, in particular a digital circuit, and associated method
JP5307532B2 (ja) 周波数等変化測定法及びその装置
Wang et al. Design of a Cesium Atomic Clock 1PPS Signal Generation and Synchronization Module Based on FPGA
Yu et al. A 0.6 V 200kHz silicon oscillator with temperature compensation for wireless sensing applications
Cochet et al. Clock Generation and Distribution for Low-Power Digital Systems
Qunhuan et al. Design of digital frequency meter based on synchronous frequency measurement method
Zhou et al. Design of High Speed Sampling Clock Based on LMX2531
bin Rosly et al. Design and Analysis of CMOS Linear Feedback Shift Registers for Low Power Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201222

Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics, Chinese Academy of Sciences

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220506

Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong

Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province

Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

TR01 Transfer of patent right