CN108133927A - 半导体装置及电力变换装置 - Google Patents

半导体装置及电力变换装置 Download PDF

Info

Publication number
CN108133927A
CN108133927A CN201711251027.8A CN201711251027A CN108133927A CN 108133927 A CN108133927 A CN 108133927A CN 201711251027 A CN201711251027 A CN 201711251027A CN 108133927 A CN108133927 A CN 108133927A
Authority
CN
China
Prior art keywords
low potential
potential side
semiconductor chip
hot side
hot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711251027.8A
Other languages
English (en)
Other versions
CN108133927B (zh
Inventor
杉町诚也
白水政孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108133927A publication Critical patent/CN108133927A/zh
Application granted granted Critical
Publication of CN108133927B publication Critical patent/CN108133927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02K—DYNAMO-ELECTRIC MACHINES
    • H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
    • H02K11/30—Structural association with control circuits or drive circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/18—Construction of rack or frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

半导体装置(101)具有高电位侧模块部分(10)和低电位侧模块部分(20)彼此重叠的结构。还具有跨越高电位侧模块部分(10)和低电位侧模块部分(20)且载置高电位侧集成电路(12)及低电位侧集成电路(22)的控制侧框架(31)。高电位侧模块部分(10)的高电位侧集成电路(12)和低电位侧模块部分(20)的低电位侧集成电路(22)载置于控制侧框架(31)的一个主表面之上。控制侧框架(31)在高电位侧模块部分(10)和低电位侧模块部分(20)的边界(B1、B2)，以高电位侧半导体芯片(11)和低电位侧半导体芯片(21)彼此相对的方式弯折。

Description

半导体装置及电力变换装置
技术领域
本发明涉及半导体装置及电力变换装置，特别涉及作为具有高电位侧(highside)半导体元件和低电位侧半导体元件相对的构造的逆变器模块的半导体装置、以及具有该半导体装置的电力变换装置。
背景技术
关于逆变器模块，随着其小型化，强烈要求将在用户侧向基板安装的面积减小。为了响应这样的要求，在现有的逆变器模块中实现了半导体芯片的小型化及高性能化，缩小了在该用户侧向基板安装的面积。但是，在现有的逆变器模块中，开关元件及续流用二极管安装在相同面之上。因此，在针对模块尺寸的研究中，需要将搭载开关元件等的半导体芯片小型化。
对于具有被小型化后的半导体芯片的逆变器模块，为了得到与没有被小型化的逆变器模块等同的特性，需要使半导体芯片的性能提高。但是，难以使被小型化后的半导体芯片的性能相比于被小型化之前的半导体芯片提高。因此，现有的逆变器模块的通过上述方法实现的基板安装面积的缩小是有限的。
因此，例如，在日本特开2013-038105号公报中公开了如下技术：通过将包含低电位侧电极的低电位侧半导体芯片堆叠在包含高电位侧电极的高电位侧半导体芯片之上，从而使逆变器模块的基板安装面积缩小。此外，由大电力驱动的逆变器模块的低电位侧电极及高电位侧电极是分别接受直流电压的低电位侧及高电位侧的电极。
发明内容
在上述的日本特开2013-038105号公报中，包含低电位侧电极的低电位侧半导体芯片和包含高电位侧电极的高电位侧半导体芯片经由两者间的中间电位侧电极而连接。因此，会产生逆变器模块整体的厚度以中间电位侧电极的厚度的量增加的问题。
本发明就是鉴于上述问题而提出的，其目的在于提供使逆变器模块整体小型化而没有使其整体的厚度增加的半导体装置、以及具有该半导体装置的电力变换装置。
本发明的半导体装置具有高电位侧模块部分和低电位侧模块部分彼此重叠的结构。还具有跨越高电位侧模块部分和低电位侧模块部分且载置高电位侧集成电路及低电位侧集成电路的控制侧框架。高电位侧模块部分的高电位侧集成电路和低电位侧模块部分的低电位侧集成电路载置于控制侧框架的一个主表面之上。控制侧框架在高电位侧模块部分和低电位侧模块部分的边界，以高电位侧半导体芯片和低电位侧半导体芯片彼此相对的方式弯折。
通过结合附图进行理解的、与本发明相关的以下的详细说明，使本发明的上述及其它目的、特征、方案以及优点变得明确。
附图说明
图1是表示实施方式1的第1例的逆变器模块的结构的概略侧视图。
图2是表示针对实施方式1的第1例的逆变器模块的概略俯视图，示出使框架弯折前的状态。
图3是表示图2的控制侧框架所包含的接地线的概略俯视图。
图4是以透视的方式示出对图1的实施方式1的第1例的逆变器模块进行俯视观察时的形态的概略俯视图。
图5是图4的逆变器模块的电路图。
图6是沿着图4中的VI-VI线的部分的概略剖视图。
图7是沿着图4中的VII-VII线的部分的概略剖视图。
图8是用于表示实施方式1的第2例的逆变器模块的结构的与图6相同的概略剖视图。
图9是用于表示实施方式1的第3例的逆变器模块的结构的与图2相同的概略俯视图。
图10是用于表示实施方式1的第4例的逆变器模块的结构的与图1相同的概略侧视图。
图11是用于表示实施方式1的第5例的逆变器模块的结构的与图1相同的概略侧视图。
图12是表示电力变换系统的结构的框图，在该电力变换系统中应用了实施方式2的电力变换装置。
具体实施方式
以下，基于附图对本发明的实施方式进行说明。
实施方式1.
首先，使用图1～图7，对作为本实施方式的第1例的半导体装置的结构的、逆变器模块的结构进行说明。此外，为了便于说明，在一部分图中导入了X方向、Y方向、以及Z方向。
图1是表示从图4中的箭头所示的方向I观察本实施方式的第1例的逆变器模块时的外观形态的侧视图(正视图)。参照图1，本实施方式的第1例的逆变器模块101具备高电位侧模块部分10和低电位侧模块部分20。逆变器模块101是例如进行直流电压的电压变换或电力变换的模块。高电位侧模块部分10是逆变器模块101中的作为接受直流电压的高电位侧的高电位侧电路的部分。另外，低电位侧模块部分20是逆变器模块101中的作为接受直流电压的低电位侧的低电位侧电路的部分。
高电位侧模块部分10包含高电位侧半导体芯片11、高电位侧集成电路12、以及高电位侧引线框架13。另外，低电位侧模块部分20包含低电位侧半导体芯片21、低电位侧集成电路22、以及低电位侧引线框架23。
高电位侧模块部分10的高电位侧半导体芯片11是与直流电压的高电位侧连接的半导体芯片，其包含开关元件11A和续流用二极管11B。开关元件11A是搭载了MOSFET(MetalOxide Semiconductor Field Effect Transistor)或IGBT(Insulated Gate BipolarTransistor)
的半导体芯片，续流用二极管11B是搭载了该二极管的半导体芯片。开关元件11A及续流用二极管11B载置在高电位侧引线框架13的一个主表面之上。高电位侧引线框架13是与直流电流的高电位侧连接的引线框架，具有作为高电位侧电路的电极的功能。
低电位侧模块部分20的低电位侧半导体芯片21是与直流电压的低电位侧连接的半导体芯片，其包含开关元件21A和续流用二极管21B。开关元件21A是搭载了MOSFET或IGBT的半导体芯片，续流用二极管21B是搭载了该二极管或者MOSFET的半导体芯片。开关元件21A及续流用二极管21B载置在低电位侧引线框架23的一个主表面之上。作为低电位侧引线框架的导线连接用框架23C以及n侧引线端子23D是与直流电流的低电位侧连接的引线框架，具有作为低电位侧电路的电极的功能。
高电位侧集成电路12是搭载了用于对高电位侧模块部分10进行控制的集成电路的半导体芯片。另外，低电位侧集成电路22是搭载了用于对低电位侧模块部分20进行控制的集成电路的半导体芯片，高电位侧集成电路12及低电位侧集成电路22载置于控制侧框架31。
在图1中，具有在低电位侧模块部分20之上叠放有高电位侧模块部分10的结构。这样的结构以如下方式形成。参照图2及图3，本实施方式的第1例的逆变器模块101成为下述状态，即，在高电位侧模块部分10配置的高电位侧引线框架13和在低电位侧模块部分20配置的低电位侧引线框架23彼此分离。但是，上述高电位侧引线框架13和低电位侧引线框架23也可以原本是作为一体的构件而形成的，通过制造工序将它们分离开。原本为一体的高电位侧引线框架13和低电位侧引线框架23是通过在它们的外侧将彼此连接的被称为连接杆的框体而成为一体的。
在图2中，高电位侧模块部分10配置于低电位侧模块部分20的X方向正侧，但不限于此，相反地，也可以将低电位侧模块部分20配置于X方向正侧。
高电位侧引线框架13及低电位侧引线框架23都以其主表面沿着XY平面的方式配置。而且，高电位侧引线框架13包含功率p侧框架13A、以及从该功率p侧框架13A延伸出的p侧引线端子13B。此外，由于在作为包含高电位侧电极的电路的高电位侧模块部分10使用如MOSFET那样的通过大电流的供给而进行驱动的开关元件，因此此处将高电位侧引线框架13所包含的端子的部分设为功率p侧框架13A及p侧引线端子13B。功率p侧框架13A是例如以矩形状扩展的区域，在图2中的一个主表面之上即Z方向正侧的主表面之上，开关元件11A和续流用二极管11B例如3个3个地彼此隔开间隔，通过芯片键合进行接合。此外，关于在X方向排成3列的高电位侧半导体芯片11，例如从图2的左侧向右侧，依次为UP相、VP相、以及WP相，由此能够构成三相逆变器。通过使用第1接合材料42A而进行芯片键合接合，从而将高电位侧引线框架13和高电位侧半导体芯片11彼此电连接。p侧引线端子13B是用于将逆变器模块101的外部与接合于功率p侧框架13A的高电位侧半导体芯片11电连接的端子。
相同地，低电位侧引线框架23包含功率n侧框架23A、以及从该功率n侧框架23A延伸出的n侧引线端子23B。此外，由于在作为包含低电位侧电极的电路的低电位侧模块部分20使用如MOSFET那样的通过大电流的供给而进行驱动的开关元件，因此此处将低电位侧引线框架23所包含的端子的部分设为功率n侧框架23A及n侧引线端子23B。
由功率n侧框架23A和n侧引线端子23B构成的低电位侧引线框架23的部分例如彼此隔开间隔地配置有3个。此外，关于排列3个的n侧引线端子23B及低电位侧半导体芯片21，例如从图2的右侧向左侧依次是UN相、VN相、以及WN相，由此能够构成三相逆变器。各个低电位侧引线框架23所包含的功率n侧框架23A是例如以矩形状扩展的区域，在图2中的一个主表面之上即Z方向正侧的主表面之上，开关元件21A和续流用二极管21B例如1个1个地彼此隔开间隔，通过芯片键合进行接合。通过使用第1接合材料而进行芯片键合接合，从而将低电位侧引线框架23和低电位侧半导体芯片21彼此电连接。n侧引线端子23B是用于将逆变器模块101的外部与接合于功率n侧框架23A的低电位侧半导体芯片21电连接的端子。
并且，作为低电位侧引线框架23而具有由导线连接用框架23C、以及从该导线连接用框架23C延伸出的n侧引线端子23D构成的低电位侧引线框架23。在由导线连接用框架23C和n侧引线端子23D构成的低电位侧引线框架23，经由铝线44而连接有低电位侧半导体芯片21。
即，作为低电位侧引线框架23，在图2中，例如，将3个由功率n侧框架23A和n侧引线端子23B构成的低电位侧引线框架23、1个由导线连接用框架23C和n侧引线端子23D构成的低电位侧引线框架23，以彼此隔开间隔地排列的方式配置。上述各低电位侧引线框架23也可以是原本与高电位侧引线框架13通过连接杆等形成为一体的构件，随后被分离开。
控制侧框架31配置为，在图2中例如排列在配置高电位侧引线框架13及低电位侧引线框架23的区域的Y方向正侧，但不限于此，相反地，例如也可以配置为排列在高电位侧引线框架13的Y方向负侧。
控制侧框架31是以其主表面沿着XY平面的方式配置的，是以跨越高电位侧模块部分10和低电位侧模块部分20的方式配置的。即，具备单一的控制侧框架31，使得该单一的控制侧框架31配置在高电位侧模块部分10和低电位侧模块部分20这两者。控制侧框架31包含控制用芯片载置部31A、以及从该控制用芯片载置部31A延伸出的控制用引线端子31B。控制用芯片载置部31A是例如以矩形状扩展的区域，例如在高电位侧模块部分10和低电位侧模块部分20各形成有1个，合计形成有2个。在高电位侧模块部分10侧的控制用芯片载置部31A的一个主表面之上即Z方向正侧的主表面之上，通过芯片键合而接合有高电位侧集成电路12。另外，在低电位侧模块部分20侧的控制用芯片载置部31A的一个主表面之上即Z方向正侧的主表面之上，通过芯片键合而接合有低电位侧集成电路22。控制用引线端子31B是用于将逆变器模块101的外部与接合于控制用芯片载置部31A的高电位侧集成电路12、低电位侧集成电路22电连接的端子。
由于控制侧框架31是以跨越高电位侧模块部分10和低电位侧模块部分20的方式配置的，因此在高电位侧模块部分10和低电位侧模块部分20的边界处，控制用引线端子31B连续地在X方向上延伸。参照图3，能够定义出接地线32，该接地线32由控制侧框架31跨过高电位侧模块部分10和低电位侧模块部分20的边界的部位、以及与该部位连接的控制用芯片载置部31A构成。该接地线32是高电位侧模块部分10和低电位侧模块部分20的共通的接地电位部分。通过设置这样的接地线32，从而能够进一步使逆变器模块101的安装面积缩小。
再次参照图1及图2，高电位侧集成电路12和开关元件11A通过金线43即由金构成的细线进行电连接，由此形成有栅极配线。另外，低电位侧集成电路22和开关元件21A通过金线43即由金构成的细线进行电连接，由此形成有栅极配线。并且，在低电位侧模块部分20中，3个功率n侧框架23A各自之上的开关元件21A和续流用二极管21B通过铝线44即由铝构成的细线进行电连接。另外，3个续流用二极管21B各自和导线连接用框架23C通过铝线44进行电连接。如上所述，在逆变器模块101中，作为低电位侧半导体芯片21的开关元件21A与续流用二极管21B通过键合线进行电连接。
如图2所示，在高电位侧模块部分10和低电位侧模块部分20的边界设置有例如沿着Y方向延伸的边界线B1及边界线B2。在该边界线B1及边界线B2处，将逆变器模块101的特别是以跨越高电位侧模块部分10和低电位侧模块部分20的方式延伸的控制侧框架31以大致直角弯折。即，原本被图2的边界线B1和边界线B2夹着的区域的在X方向上延伸的部分在上述弯折后，向Z方向正侧延伸，高电位侧模块部分10是在相对于图2进行了表里翻转的状态下以与低电位侧模块部分20大致平行地相对的方式配置的。
其结果，参照图4～图7，成为以高电位侧模块部分10的高电位侧半导体芯片11与低电位侧模块部分20的低电位侧半导体芯片21在Z方向彼此相对的方式使控制侧框架31弯折后的形态。即，在逆变器模块101中，高电位侧模块部分10和低电位侧模块部分20是以在俯视中彼此重叠的方式配置的。如上所述，通过控制侧框架31的弯折而使高电位侧半导体芯片11和低电位侧半导体芯片21彼此相对的原因在于，高电位侧半导体芯片11和低电位侧半导体芯片21均接合在高电位侧引线框架13或低电位侧引线框架23的Z方向正侧的主表面之上。高电位侧模块部分10和低电位侧模块部分20具有均以沿着XY平面的方式在水平方向上扩展、彼此相对的结构。由此，逆变器模块101成为水平相对构造。
另外，同样地，通过上述的控制侧框架31的弯折，高电位侧集成电路12和低电位侧集成电路22也是以在Z方向彼此相对的方式配置的。如上所述，通过控制侧框架31的弯折而使高电位侧集成电路12和低电位侧集成电路22彼此相对的原因在于，高电位侧集成电路12和低电位侧集成电路22均接合在图2所示的控制用芯片载置部31A的一个主表面之上即Z方向正侧的主表面之上。
此外，在图2等中，高电位侧引线框架13、低电位侧引线框架23以及控制侧框架31被分离为不同的构件，但如上所述，它们在控制侧框架31被弯折的时刻是通过连接杆而成为一体的。因此，通过控制侧框架31的弯折，高电位侧引线框架13和低电位侧引线框架23被配置成彼此相对的朝向。具体而言，首先，将高电位侧半导体芯片11、低电位侧半导体芯片21、高电位侧集成电路12以及低电位侧集成电路22向通过连接杆成为一体的框架的各部分之上进行芯片键合，然后，进行基于金线43及铝线44的导线键合。之后，将通过连接杆成为一体的框架在图2的边界线B1及边界线B2处弯折，使高电位侧半导体芯片11和低电位侧半导体芯片21等彼此相对。然后，切断框架的连接杆，分离为高电位侧引线框架13、低电位侧引线框架23以及控制侧框架31。
如图4及图6所示，优选高电位侧模块部分10的开关元件11A和低电位侧模块部分20的开关元件21A在至少一部分包含在俯视中重叠的区域。另外，优选高电位侧模块部分10的续流用二极管21B和低电位侧模块部分20的续流用二极管21B在至少一部分包含在俯视中重叠的区域。并且，如图4及图7所示，优选高电位侧集成电路12和低电位侧集成电路22至少一部分重叠。这样，能够将逆变器模块101的俯视时的面积缩小，能够将用户侧的安装面积缩小。但是，相反地，高电位侧模块部分10的开关元件11A和低电位侧模块部分20的开关元件21A也可以完全不包含在俯视中重叠的部分。关于续流用二极管11B和续流用二极管21B、以及高电位侧集成电路12和低电位侧集成电路22也是相同的。
在低电位侧引线框架23的功率n侧框架23A的主表面之上的、特别是与供开关元件21A接合的区域相邻的区域形成有凸起部41。凸起部41是从低电位侧引线框架23延伸出的，在图2的Z方向即低电位侧引线框架23的厚度方向上延伸。该凸起部41的前端部与作为在高电位侧引线框架13的功率p侧框架13A载置的高电位侧半导体芯片11的开关元件11A的一部分在俯视观察时重叠，彼此进行电连接。在逆变器模块101中，凸起部41与低电位侧引线框架23成为一体。因此，凸起部41与低电位侧引线框架23得到了电连接。
相同地，在功率n侧框架23A的主表面之上的、特别是与供续流用二极管21B接合的区域相邻的区域形成有凸起部41。该凸起部41基本与上述凸起部41相同，其前端部与高电位侧模块部分10的续流用二极管11B的一部分在俯视观察时重叠，彼此进行电连接。以上，如图5的电路图所示，高电位侧半导体芯片11和低电位侧半导体芯片21均与n侧引线端子23B连接。
根据如上述那样的观点，在图4～图7中，开关元件11A和开关元件21A仅一部分彼此重叠，在其它部分即没有彼此重叠的区域，凸起部41能够与开关元件11A连接。续流用二极管11B和续流用二极管21B也相同地，仅一部分彼此重叠，在其它部分即没有彼此重叠的区域，凸起部41能够与续流用二极管11B连接。
但是，也可以使开关元件11A和开关元件21A整体在俯视观察时完全地重叠。关于续流用二极管11B和续流用二极管21B，也同样如此。在该情况下，虽然凸起部41的一部分在低电位侧引线框架23的厚度方向上延伸，但通过使凸起部41的一部分以沿着XY平面延伸至与开关元件11A或续流用二极管11B重叠的位置的方式弯折，从而凸起部41到达至开关元件11A或续流用二极管11B之上。此外，关于高电位侧集成电路12和低电位侧集成电路22，也可以是其整体完全地重叠。
另外，在图4～图7中，凸起部41是从低电位侧引线框架23延伸出的，其与高电位侧模块部分10的高电位侧半导体芯片11进行连接。
如上所述，在逆变器模块101中，在低电位侧模块部分20的功率n侧框架23A之上的与3个开关元件21A分别相邻的区域、以及与3个续流用二极管21B分别相邻的区域设置有合计6个凸起部41。
再次参照图1及图6，续流用二极管11B和凸起部41通过第2接合材料42B进行接合。关于开关元件11A和凸起部41，也是同样如此。由此，高电位侧模块部分10和低电位侧模块部分20彼此电连接。此外，如上所述，高电位侧半导体芯片11(开关元件11A及续流用二极管11B)和高电位侧引线框架13通过第1接合材料42A进行接合。此处，优选第2接合材料42B比第1接合材料42A的熔点低。
具有如上结构的逆变器模块101的各构件通过模塑树脂45进行封装。模塑树脂45对高电位侧半导体芯片11、低电位侧半导体芯片21、高电位侧集成电路12、以及低电位侧集成电路22进行封装。但是，p侧引线端子13B、n侧引线端子23B、23D、控制用引线端子31B的前端侧的一部分区域从模塑树脂45露出，在该部分能够与逆变器模块101的外部进行电连接。
下面，在对本实施方式的第1例的背景技术进行了说明的基础上，对本实施方式的第1例的作用效果进行说明。
存在作为本发明的对比例的背景技术，即，在逆变器模块中，通过将高电位侧电路和低电位侧电路彼此重叠，从而将其模块尺寸小型化。但是，如果像对比例那样在高电位侧电路和低电位侧电路之间经由中间电位侧电极将两者连接，则逆变器模块整体的厚度以与中间电位侧电极对应的量增加。这成为与模块的小型化相违背的结果，并且由于存在中间电位侧电极，相应地例如从其上侧的电路向下侧的电路的散热性有可能降低。
除此之外，在对比例中，还存在如下问题。例如，在形成上述的使高电位侧电路和低电位侧电路重叠的结构的情况下，需要将高电位侧电路的高电位侧半导体芯片和低电位侧电路的低电位侧半导体芯片通过不同的工序进行芯片键合。即，需要在高电位侧半导体芯片的芯片键合后，在其之上，对在将低电位侧半导体芯片和高电位侧半导体芯片接合时夹在两者之间的中间电位侧电极进行芯片键合，然后，在其之上对低电位侧半导体芯片进行芯片键合。在该情况下，在对低电位侧半导体芯片进行芯片键合时，先前进行了芯片键合的高电位侧半导体芯片和高电位侧电极的接合剂被再次加热，因此可能产生该接合剂的空隙率增加而使其可靠性降低的问题。
并且，现有的逆变器模块在其构造上，难以使p侧引线端子13B与n侧引线端子23D接近，可能产生在其用户侧向基板安装时配线的绕引及配线电感的抑制变困难的问题。
因此，如本实施方式的第1例的逆变器模块101所示，控制侧框架31在高电位侧模块部分10和低电位侧模块部分20的边界，以高电位侧半导体芯片11和低电位侧半导体芯片21彼此相对的方式弯折。由此，原本就与其成为一体的高电位侧半导体芯片11和低电位侧半导体芯片21，也成为以彼此相对的方式互相重叠的位置关系。
这样，无需夹着中间电位侧电极就能够将高电位侧半导体芯片11和低电位侧半导体芯片21电连接。因此，具有高电位侧半导体芯片11和低电位侧半导体芯片21互相重叠的结构，并且能够将其整体的厚度保持得薄。因此，能够使逆变器模块101整体小型化而不会使其整体的厚度增加。由此，能够抑制逆变器模块101的构件之间的散热性的降低。
另外，在本实施方式中，将高电位侧集成电路12和低电位侧集成电路22载置于控制侧框架31的一个主表面之上，即，载置于Z方向上的相同侧即正侧。另外，相同地，高电位侧半导体芯片11和低电位侧半导体芯片21也相同地载置于高电位侧引线框架13及低电位侧引线框架23各自的一个主表面之上，即，载置于Z方向上的相同侧即正侧。即，在框架的边界线B1、B2处的弯折之前，如图2所示，高电位侧半导体芯片11、低电位侧半导体芯片21、高电位侧集成电路12、以及低电位侧集成电路22全部接合在Z方向上的相同侧。因此，能够通过1次芯片键合工序同时将它们全部与框架接合。因此，能够排除在之后进行的芯片键合工序时，先前进行了芯片键合的部分的接合剂被再次加热的问题，能够排除该接合剂的空隙率的上升及可靠性的降低。
另外，根据逆变器模块101，通过控制侧框架31的弯折，例如，配置为使得作为高电位侧模块部分10所包含的高电位侧端子的p侧引线端子13B，与作为低电位侧模块部分20所包含的低电位侧端子的n侧引线端子23B、23D彼此相邻。如上所述，高电位侧模块部分10和低电位侧模块部分20彼此重叠。因此，在用户侧将逆变器模块101向基板安装时等，能够使将p侧引线端子13B和n侧引线端子23B、23D连结的配线的绕引变得更简单，能够使该绕引的配线的电感降低。
其次，在逆变器模块101中，能够与高电位侧半导体芯片11电连接的凸起部41是从低电位侧引线框架23延伸出的。由于是高电位侧半导体芯片11和低电位侧半导体芯片21彼此相对的结构，因此难以通过键合线将两者之间电连接。因此，通过使用从低电位侧引线框架23延伸出的凸起部41将其与高电位侧半导体芯片11连接，从而能够将低电位侧引线框架23和高电位侧半导体芯片11电连接。由于是通过芯片键合工序等将低电位侧半导体芯片21电接合至低电位侧引线框架23的主表面之上，因此能够使高电位侧半导体芯片11和低电位侧半导体芯片21电连接。
由于低电位侧引线框架23和凸起部41是一体的，因此例如能够仅通过将低电位侧引线框架23的一部分折弯而简单地形成凸起部41。
除此之外，在逆变器模块101中，与将高电位侧半导体芯片11和高电位侧引线框架13接合的第1接合材料42A相比，将高电位侧半导体芯片11和凸起部41接合的第2接合材料42B的熔点低。由此，在将高电位侧半导体芯片11和高电位侧引线框架13通过第1接合材料42A接合后，将高电位侧半导体芯片11和凸起部41通过第2接合材料42B接合的情况下，能够抑制使用了第2接合材料42B进行的接合中的加热所导致的第1接合材料42A的再熔融，能够抑制其接合部的可靠性的降低。
下面，使用图8对作为本实施方式的第2例的半导体装置的结构的、逆变器模块的结构进行说明。
参照图8，在本实施方式的第2例的逆变器模块102中，凸起部46与低电位侧引线框架23是分体的。但是，优选凸起部46与低电位侧引线框架23是由相同材质构成的，该凸起部46以与低电位侧引线框架23电连接的方式与低电位侧引线框架23进行接合。由于其它的逆变器模块102的结构基本与逆变器模块101相同，因此对相同的结构构件标注相同的参照标号，不重复其说明。
也可以为如逆变器模块102那样使作为与低电位侧引线框架23不同的构件的凸起部46与该低电位侧引线框架23接合的结构。这样，能够扩展凸起部46的材质的备选项。
下面，使用图9对作为本实施方式的第3例的半导体装置的结构的、逆变器模块的结构进行说明。
参照图9，本实施方式的第3例的逆变器模块103与逆变器模块101相同地，高电位侧半导体芯片11及低电位侧半导体芯片21各自具有开关元件和续流用二极管。即，具有作为高电位侧半导体芯片11的开关元件11A以及续流用二极管11B、作为低电位侧半导体芯片21的开关元件21A以及续流用二极管21B。而且，与逆变器模块101相同地，通过铝线44将作为低电位侧半导体芯片21的开关元件21A以及续流用二极管21B键合，通过作为键合线的铝线44将续流用二极管21B和导线连接用框架23C连接。
但是，在此基础上，在逆变器模块103中，通过作为键合线的铝线44对作为高电位侧半导体芯片11的开关元件11A和续流用二极管11B进行了连接。在这一点上，逆变器模块103与没有通过铝线44将开关元件11A和续流用二极管11B连接的逆变器模块101不同。
由于其它的逆变器模块103的结构基本上与逆变器模块101相同，因此对相同的结构构件标注相同的参照标号，不重复其说明。
如逆变器模块103所示，通过铝线44不仅将低电位侧模块部分20的开关元件21A及续流用二极管21B连接，还将高电位侧模块部分10的开关元件11A及续流用二极管11B连接，由此能够减少凸起部41的数量。具体而言，在逆变器模块101中，在与各开关元件21A及各续流用二极管21B相邻的区域设置有合计6个凸起部41，与此相对，在逆变器模块103中，仅在与各开关元件21A相邻的区域设置有合计3个凸起部41。
在逆变器模块103中，由于是通过铝线44将开关元件11A和续流用二极管11B电连接，因此仅通过使凸起部41与开关元件11A接合、电连接，就能够使凸起部41即低电位侧引线框架23与续流用二极管11B或者开关元件11A进行电连接。其原因在于，通过铝线44对开关元件11A和续流用二极管11B进行了电连接。在这一点上，逆变器模块103与逆变器模块101是不同的，其中，该逆变器模块101构成为，由于没有将开关元件11A和续流用二极管11B进行导线键合，因此需要使续流用二极管11B和凸起部41接合。
因此，逆变器模块103与逆变器模块101相比能够使凸起部41的数量减少，能够提高产品组装性。
此外，在图9中，仅在与开关元件21A相邻的区域设置有合计3个凸起部41，但相反地，也可以仅在与续流用二极管21B相邻的区域设置有合计3个凸起部41。
下面，使用图10对作为本实施方式的第4例的半导体装置的结构的、逆变器模块的结构进行说明。
参照图10，本实施方式的第4例的逆变器模块104具有基本上与图1的逆变器模块101相同的结构。但是，逆变器模块104构成为，在高电位侧引线框架13的与供高电位侧半导体芯片11接合的第1主表面即图10的下侧的主表面相反侧的第2主表面即图10的上侧的主表面之上载置有散热器51。另外，逆变器模块104构成为，在低电位侧引线框架23的与供低电位侧半导体芯片21接合的第3主表面即图10的上侧的主表面相反侧的第4主表面即图10的下侧的主表面之上也载置有散热器51。即，在图10的上下方向，在逆变器模块104整体的上下方向的高电位侧引线框架13及低电位侧引线框架23各自的外侧载置有散热器51。
由于其它的逆变器模块104的结构基本上与逆变器模块101相同，因此对相同的结构构件标注相同的参照标号，不重复其说明。
在本发明的各逆变器模块中，开关元件11A、21A及续流用二极管11B、21B等各半导体芯片配置为，以彼此相对的方式，集中在逆变器模块整体的上下方向的内侧区域。因此，从各半导体芯片产生的热量容易积存在逆变器模块的内部，难以向其外侧散热。因此，该逆变器模块的热阻有可能会降低。
因此，在逆变器模块104中，在高电位侧引线框架13及低电位侧引线框架23各自的、朝向逆变器模块104整体的外侧的主表面之上载置散热器51。这样，能够高效地将具有水平相对构造的高电位侧半导体芯片11和低电位侧半导体芯片21各自发出的热量从该散热器51向逆变器模块104的外部散热。
通过将散热鳍片作为散热器51分别安装在上述第2主表面及第4主表面，从而能够抑制逆变器模块104的热阻的降低。
下面，使用图11对作为本实施方式的第5例的半导体装置的结构的、逆变器模块的结构进行说明。
参照图11，本实施方式的第5例的逆变器模块105具有基本上与图10的逆变器模块104相同的结构。但是，在逆变器模块105中，高电位侧引线框架13的上述第2主表面(图11的上侧的主表面)之上的散热器52和低电位侧引线框架23的上述第4主表面(图11的下侧的主表面)之上的散热器52接合为一体。在这一点上，逆变器模块105与逆变器模块104在结构上不同，其中，该逆变器模块104构成为，上述第2主表面之上的散热器51和上述第4主表面之上的散热器51是分开配置的。
即，在逆变器模块105中，还具有将第2主表面之上的散热器52和第4主表面之上的散热器52连接的、在图11的上下方向延伸的部分。在该上下方向延伸的部分与第2主表面之上的部分及第4主表面之上的部分以成为一体的方式，在逆变器模块105的内部相连接。
如上所述，由于具有将多个散热器52的部分在逆变器模块105的内部彼此连接而成为一体的结构，所以取得如下作用效果。即，从高电位侧模块部分10及低电位侧模块部分20这两者中的半导体芯片散发的热量，在逆变器模块105的内部，在图11的沿上下方向延伸的散热器52的部分中传播，高效地到达至图11的最上部及最下部各自的散热器52的部分。因此，仅在第2主表面之上的散热器52的部分、或第4主表面之上的散热器52的部分的某一者安装散热鳍片，就能够实现高效的散热。
在逆变器模块105中，从将发热量更多的低电位侧模块部分20的开关元件21A及续流用二极管21B的热量更高效地排出的观点出发，更优选为仅在低电位侧引线框架23的第4主表面之上的散热器52的部分设置散热鳍片。另外，更优选为仅使低电位侧引线框架23的第4主表面之上的散热器52的部分从模塑树脂45露出的结构。
实施方式2.
本实施方式是将作为上述实施方式1的第1例～第5例涉及的半导体装置的逆变器模块应用于电力变换装置的技术方案。本发明并不限于特定的电力变换装置，以下，作为实施方式2，对将本发明应用于三相逆变器的情况进行说明。
参照图12，作为电力变换装置的电力变换系统201由电源99、电力变换装置90、以及感应负载97构成。电源99为直流电源，对电力变换用半导体模块98供给直流电力。电源99能够以各种形式构成，例如能够由直流系统、太阳能电池、以及蓄电池构成。或者，也可以由与交流系统连接的整流电路或AC/DC转换器构成电源99。另外，也可以由将从直流系统输出的直流电力变换为规定的电力的DC/DC转换器构成电源99。
电力变换装置90为在电源99和感应负载97之间连接的三相逆变器。电力变换装置90将从电源99供给的直流电力变换为交流电力，将交流电力供给至感应负载97。如图12所示，电力变换装置90包含电力变换用半导体模块98、控制电路96、以及散热鳍片95。更具体而言，电力变换装置90具备作为将直流电力变换为交流电力而输出至感应负载97的主变换电路的电力变换用半导体模块98、以及将对电力变换用半导体模块98进行控制的控制信号输出至电力变换用半导体模块98的控制电路96。
感应负载97是由从电力变换用半导体模块98供给的交流电力驱动的三相电动机。此外，感应负载97并不限于特定的用途，其为在各种电气设备搭载的电动机。感应负载97被用作面向例如混合动力汽车、电动汽车、铁路车辆、电梯或空调设备中的任意者的电动机。
以下，对电力变换装置90的详细结构进行说明。电力变换用半导体模块98具备开关元件和续流用二极管、以及用于控制它们的集成电路。通过开关元件进行通断，从而将从电源99供给的直流电力变换为交流电力而供给至感应负载97。电力变换用半导体模块98的具体的电路结构是多种多样的，但本实施方式涉及的电力变换用半导体模块98为2电平的三相全桥电路，其能够由6个开关元件和分别与开关元件反并联连接的6个续流用二极管构成。6个开关元件2个2个地串联连接，构成上下桥臂即上述的高电位侧模块部分10及低电位侧模块部分20。各上下桥臂构成全桥电路的各相即U相、V相以及W相。而且，各上下桥臂的输出端子即电力变换用半导体模块98的3个输出端子与感应负载97连接。
包含6个开关元件及续流用二极管的电力变换用半导体模块98由与上述实施方式1的各例子的逆变器模块101～105相当的半导体模块94构成。
在电力变换用半导体模块98内置的控制用集成电路(相当于上述的高电位侧集成电路12及低电位侧集成电路22)生成对同样在电力变换用半导体模块98内置的开关元件进行驱动的驱动信号。具体而言，控制用集成电路按照来自后述的控制电路96的控制信号，将使开关元件成为接通状态的驱动信号、以及使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号为大于或等于开关元件的阈值电压的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号为小于或等于开关元件的阈值电压的电压信号(断开信号)。
控制电路96对电力变换用半导体模块98的半导体芯片进行控制以对感应负载97供给所期望的电力。具体而言，控制电路96基于应该对感应负载97供给的电力，计算出电力变换用半导体模块98的各半导体芯片应该变为接通状态的时间(接通时间)。例如，控制电路96能够通过根据应该输出的电压而对半导体芯片的接通时间进行调制的PWM控制，对电力变换用半导体模块98进行控制。而且，控制电路96对在电力变换用半导体模块98内置的控制用集成电路输出控制指令即控制信号。其目的在于，在各时刻向应该变为接通状态的半导体芯片输出接通信号，向应该变为断开状态的半导体芯片输出断开信号。该控制用集成电路按照该控制信号，将接通信号或断开信号作为驱动信号输出至各半导体芯片的控制电极。
散热鳍片95将由电力变换用半导体模块98的驱动而产生的热量排出到外部。具体而言，在散热鳍片95和电力变换用半导体模块98之间涂布接合用脂，利用散热鳍片95及接合用脂的导热将电力变换用半导体模块98生成的热量排出至外部。此外，散热鳍片95既可以仅安装于构成电力变换用半导体模块98的多个侧面中的1个侧面，也可以安装于构成电力变换用半导体模块98的多个侧面中的彼此相对的2个侧面这两者。
在本实施方式涉及的作为电力变换装置的电力变换系统201中，电力变换用半导体模块98由与上述实施方式1的各例子的逆变器模块101～105相当的半导体模块94构成。因此，能够实现电力变换系统201的小型化及可靠性的提高。
在本实施方式中，对将本发明应用于2电平3相逆变器的例子进行了说明，但本发明并不限于此，能够应用于各种电力变换装置。在本实施方式中设为2电平电力变换装置，但也可以是3电平或多电平电力变换装置。或者，在对单相负载供给电力的情况下，也可以将本发明应用于单相逆变器。另外，在对直流负载等供给电力的情况下，还能够将本发明应用于DC/DC转换器或AC/DC转换器。
另外，对于应用了本发明的电力变换装置而言，并不限于上述负载为电动机的情况，能够用作面向例如放电加工机、激光加工机、感应加热烹调器、或非接触器供电系统的任意者的电源装置。并且，应用了本发明的电力变换装置也能够用作太阳能发电系统或蓄电系统等功率调节器。
也可以在技术上无矛盾的范围将以上叙述的各实施方式(所包含的各例)中所记载的特征适当进行组合而应用。
针对本发明的实施方式进行了说明，但应当认为本次公开的实施方式在所有方面都是例示，并不是限制性的内容。本发明的范围由权利要求书表示，意在包含与权利要求书等同的含义以及范围内的全部变更。

Claims (10)

1.一种半导体装置，其具备在俯视中以彼此重叠的方式配置的高电位侧模块部分与低电位侧模块部分，
在该半导体装置中，
所述高电位侧模块部分包含：高电位侧半导体芯片、高电位侧集成电路、以及载置所述高电位侧半导体芯片的高电位侧引线框架，
所述低电位侧模块部分包含：低电位侧半导体芯片、低电位侧集成电路、以及载置所述低电位侧半导体芯片的低电位侧引线框架，
该半导体装置还具备跨越所述高电位侧模块部分和所述低电位侧模块部分且载置所述高电位侧集成电路及所述低电位侧集成电路的控制侧框架，
所述高电位侧集成电路及所述低电位侧集成电路载置于所述控制侧框架的一个主表面之上，
所述控制侧框架在所述高电位侧模块部分和所述低电位侧模块部分的边界，以所述高电位侧半导体芯片和所述低电位侧半导体芯片彼此相对的方式弯折。
2.根据权利要求1所述的半导体装置，其中，
从所述低电位侧引线框架延伸出凸起部，该凸起部能够与在所述高电位侧引线框架载置的所述高电位侧半导体芯片电连接、且在所述低电位侧引线框架的厚度方向上延伸。
3.根据权利要求2所述的半导体装置，其中，
所述低电位侧引线框架和所述凸起部是一体的。
4.根据权利要求2所述的半导体装置，其中，
所述低电位侧引线框架和所述凸起部是分体的。
5.根据权利要求2～4中任一项所述的半导体装置，其中，
所述高电位侧半导体芯片和所述高电位侧引线框架通过第1接合材料进行接合，
所述高电位侧半导体芯片和所述凸起部通过第2接合材料进行接合，
所述第2接合材料比所述第1接合材料的熔点低。
6.根据权利要求1～5中任一项所述的半导体装置，其中，
在所述高电位侧引线框架的与供所述高电位侧半导体芯片接合的第1主表面相反侧的第2主表面之上、以及所述低电位侧引线框架的与供所述低电位侧半导体芯片接合的第3主表面相反侧的第4主表面之上载置散热器。
7.根据权利要求6所述的半导体装置，其中，
所述第2主表面之上的所述散热器和所述第4主表面之上的所述散热器接合为一体。
8.根据权利要求1～7中任一项所述的半导体装置，其中，
所述高电位侧半导体芯片及所述低电位侧半导体芯片各自具有开关元件和续流用二极管，
作为所述高电位侧半导体芯片的所述开关元件与所述续流用二极管通过键合线进行连接，
作为所述低电位侧半导体芯片的所述开关元件与所述续流用二极管通过键合线进行连接。
9.根据权利要求1～8中任一项所述的半导体装置，其中，
所述高电位侧模块部分包含高电位侧端子，
所述低电位侧模块部分包含低电位侧端子，
所述高电位侧端子和所述低电位侧端子以彼此相邻的方式配置。
10.一种电力变换装置，其具备：
主变换电路，其具有权利要求1～9中任一项所述的半导体装置，该主变换电路将输入来的电力进行变换而输出；以及
控制电路，其将对所述主变换电路进行控制的控制信号输出至所述主变换电路。
CN201711251027.8A 2016-12-01 2017-12-01 半导体装置及电力变换装置 Active CN108133927B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016234185A JP6566927B2 (ja) 2016-12-01 2016-12-01 半導体装置および電力変換装置
JP2016-234185 2016-12-01

Publications (2)

Publication Number Publication Date
CN108133927A true CN108133927A (zh) 2018-06-08
CN108133927B CN108133927B (zh) 2021-02-23

Family

ID=62164320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711251027.8A Active CN108133927B (zh) 2016-12-01 2017-12-01 半导体装置及电力变换装置

Country Status (4)

Country Link
US (1) US10229869B2 (zh)
JP (1) JP6566927B2 (zh)
CN (1) CN108133927B (zh)
DE (1) DE102017217710A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016047212A1 (ja) * 2014-09-25 2016-03-31 日立オートモティブシステムズ株式会社 電力変換装置
JP7271337B2 (ja) 2019-06-27 2023-05-11 新光電気工業株式会社 電子部品装置及び電子部品装置の製造方法
JP7385414B2 (ja) * 2019-10-08 2023-11-22 ローム株式会社 半導体装置
JP7422636B2 (ja) * 2020-09-29 2024-01-26 三菱電機株式会社 半導体装置の製造方法および半導体装置
WO2022097647A1 (ja) 2020-11-04 2022-05-12 株式会社シンプロジェン 統合型プラスミド
IL302578A (en) 2020-11-04 2023-07-01 Synplogen Co Ltd Production of a virus vector plasmid in Bacillus Subtilis

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158315A1 (en) * 2001-04-25 2002-10-31 Nec Corporation Lead frame having semiconductor device mounted thereon and method for fabricating the same
JP2013038105A (ja) * 2011-08-03 2013-02-21 Toyota Motor Corp 半導体装置及びその製造方法
US20140286067A1 (en) * 2013-03-22 2014-09-25 Hitachi, Ltd. Inverter Device
JP5741526B2 (ja) * 2012-05-30 2015-07-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
US20160163615A1 (en) * 2014-12-03 2016-06-09 Renesas Electronics Corporation Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4498170B2 (ja) * 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
JP2009071059A (ja) * 2007-09-13 2009-04-02 Sanyo Electric Co Ltd 半導体装置
CN106463501B (zh) * 2015-04-28 2019-08-30 新电元工业株式会社 半导体模块
US9953903B2 (en) * 2015-07-22 2018-04-24 Nxp B.V. Heatsink very-thin quad flat no-leads (HVQFN) package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020158315A1 (en) * 2001-04-25 2002-10-31 Nec Corporation Lead frame having semiconductor device mounted thereon and method for fabricating the same
JP2013038105A (ja) * 2011-08-03 2013-02-21 Toyota Motor Corp 半導体装置及びその製造方法
JP5741526B2 (ja) * 2012-05-30 2015-07-01 トヨタ自動車株式会社 半導体装置及びその製造方法
US20140286067A1 (en) * 2013-03-22 2014-09-25 Hitachi, Ltd. Inverter Device
US20160163615A1 (en) * 2014-12-03 2016-06-09 Renesas Electronics Corporation Semiconductor device
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP6566927B2 (ja) 2019-08-28
CN108133927B (zh) 2021-02-23
US10229869B2 (en) 2019-03-12
DE102017217710A1 (de) 2018-06-07
JP2018093024A (ja) 2018-06-14
US20180158761A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN108133927A (zh) 半导体装置及电力变换装置
GB2541966B (en) Power converter and railway vehicle
JP3173512U (ja) 半導体装置
CN106130362B (zh) 电力变换装置以及铁道车辆
US9117789B2 (en) Semiconductor device
US10804186B2 (en) Semiconductor module and power converter
CN108389852A (zh) 半导体装置及电力变换装置
CN103715915A (zh) 三级整流半桥
CN108123620A (zh) 具有用于增强共源极电感的栅极线圈的逆变器开关器件
US20130242631A1 (en) Power converter apparatus
JP2014056920A (ja) 半導体装置
CN113035819B (zh) 半导体模块以及功率转换装置
CN108521846A (zh) 电力转换装置
JP6123722B2 (ja) 半導体装置
CN203932060U (zh) 智能功率模块
JP5202365B2 (ja) 半導体装置
CN107636945B (zh) 电力转换装置
CN110120751A (zh) 电力转换装置
JP3173510U (ja) 半導体装置
US20240234504A9 (en) Semiconductor device and power conversion device
WO2022065139A1 (ja) 半導体モジュール、その製造方法及び電力変換装置
US11348903B2 (en) Semiconductor module and power conversion device
US11257768B2 (en) Semiconductor device and power conversion device
US10937737B2 (en) Wiring member and power conversion device
CN110383654A (zh) 主转换电路、电力转换装置及移动体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant