CN108122858A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN108122858A
CN108122858A CN201710301689.5A CN201710301689A CN108122858A CN 108122858 A CN108122858 A CN 108122858A CN 201710301689 A CN201710301689 A CN 201710301689A CN 108122858 A CN108122858 A CN 108122858A
Authority
CN
China
Prior art keywords
layer
protective layer
conductive
opening
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710301689.5A
Other languages
English (en)
Inventor
陈星兆
林志伟
林敬尧
郑明达
谢静华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108122858A publication Critical patent/CN108122858A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供封装结构及其形成方法，封装结构包含集成电路裸片位于封装层中。封装结构也包含第一保护层覆盖封装层和集成电路裸片，且第二保护层位于第一保护层上方。封装结构还包含籽晶层和导电层位于第二保护层中，籽晶层覆盖第一保护层的顶表面并延伸进入第一保护层中，导电层覆盖籽晶层并延伸进入第一保护层中。此外，封装结构包含第三保护层覆盖第二保护层，籽晶层更沿着导电层的侧壁从第一保护层的顶表面延伸至第三保护层。

Description

封装结构
技术领域
本发明实施例有关于半导体技术，且特别是有关于半导体封装结构。
背景技术
随着半导体技术的不断发展，半导体裸片变得越来越小。然而，需要将更多的功能整合至半导体裸片中。因此，半导体裸片具有越来越多的输入/输出(input/output，I/O)接垫封装至较小的区域中，并且输入/输出接垫的密度迅速上升。因此，半导体裸片的封装日益困难。
封装技术可分成多个类别。在封装的其中一个类别中，在将裸片封装至其他晶片上之前，从晶片上切割出裸片，且仅封装「已知良好裸片」。这种封装技术的优点为形成扇出型(fan-out)芯片封装的可能性，其意味着在裸片上的输入/输出接垫可以重分配到比裸片本身更大的区域。因此，可增加封装在裸片表面上的输入/输出接垫的数量。
为了进一步改善半导体裸片的密度和功能，已发展出新的封装技术。这些相对较新型的半导体裸片封装技术面临制造上的挑战，且这些技术在各方面并非完全令人满意。
发明内容
在一些实施例中，提供封装结构，此封装结构包含集成电路裸片位于封装层中；第一保护层，覆盖封装层和集成电路裸片；第二保护层，位于第一保护层上方；籽晶层，位于第二保护层中，其中籽晶层覆盖第一保护层的顶表面并延伸进入第一保护层中；导电层，位于第二保护层中，其中导电层覆盖籽晶层并延伸进入第一保护层中；以及第三保护层，覆盖第二保护层，其中籽晶层更沿着导电层的侧壁从第一保护层的顶表面延伸至第三保护层。
在一些其他实施例中，提供封装结构的形成方法，此方法包含形成集成电路裸片于封装层中；形成第一保护层覆盖封装层；形成第二保护层覆盖第一保护层；形成导电层覆盖第二保护层，其中导电层穿透第二保护层并延伸进入第一保护层中以电性连接至集成电路裸片；以及切割导电层以薄化导电层。
在另外一些实施例中，提供封装结构的形成方法，此方法包含形成封装层围绕集成电路裸片；形成第一保护层覆盖封装层，其中第一保护层具有第一开口部分地暴露出集成电路裸片；形成第二保护层覆盖第一保护层，其中第二保护层具有连接第一开口的第二开口；形成籽晶层覆盖第二保护层的顶表面并延伸进入第一开口和第二开口中；形成导电层覆盖籽晶层并填充第一开口和第二开口；以及部分地移除籽晶层和导电层，以暴露出第二保护层的顶表面。
附图说明
根据以下的详细说明并配合所附附图可以更加理解本发明实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。
图1A-1L为依据一些实施例的形成封装结构的制程的各种阶段的剖面示意图。
图2为依据一些实施例的形成封装结构的制程的各种阶段的其中之一的放大剖面示意图。
图3为依据一些实施例的形成封装结构的制程的各种阶段的其中之一的放大上视图。
【附图标记说明】
100 承载基板
110、140 黏着层
120 导电部件
130 集成电路裸片
150 半导体基底
160 内连线结构
170、410 导电垫
180、380、390 连接器
190、210、230、300、320、360 保护层
200 封装层
210A、230A、270A 顶表面
220、240、310、330 开口
230B、270B 侧壁
250 凹口
260、260’、340 籽晶层
270、270’、350 导电层
270C 底表面
280 部分
285 清洁处理
290 缺口
305 界面
370 凸块下金属结构
400 元件
500 切割装置
510 底座
520 夹钳
530 切削头
540 切割表面
D 深度
P 间距
T1、T2 厚度
具体实施方式
要了解的是以下的揭露内容提供许多不同的实施例或范例，以实施提供的主体的不同部件(feature)。以下叙述各个构件及其排列方式的特定范例，以求简化揭露内容的说明。当然，这些仅为范例并非用以限定本发明。例如，以下的揭露内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。另外，揭露内容中不同范例可能使用重复的附图标记及/或用字。这些重复附图标记或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所绘示的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。
本发明一些实施例描述封装结构及其形成方法。封装结构可应用于晶片级封装(wafer level package，WLP)。
图1A-1L为依据一些实施例的形成封装结构的制程的各种阶段的剖面示意图。虽然讨论一些实施例以特定的顺序实施操作，但是可以另一合逻辑的顺序实施这些操作。可在图1A-1L描述的阶段之前、期间及/或之后提供额外的操作。对于不同的实施例，可取代或删除一些所述的阶段。可增加额外的部件于封装结构。对于不同的实施例，可取代或删除一些以下所述的部件。
依据一些实施例，如图1A所示，提供承载基板100。在一些实施例中，将承载基板100用作暂时性基板。暂时性基板在后续制程步骤期间提供机械性和结构性支撑，例如之后将详细描述的一些制程步骤。承载基板100由半导体材料、陶瓷材料、聚合物材料、金属材料、其他合适的材料或前述的组合制成。在一些实施例中，承载基板100为玻璃基板。在一些其他实施例中，承载基板100为半导体基底，例如硅晶片。
依据一些实施例，如图1A所示，黏着层110沉积于承载基板100上方。在一些实施例中，将黏着层110用作暂时性黏着层。黏着层110可由黏胶或例如金属薄片(foil)的贴合材料制成。在一些实施例中，黏着层110为感光性的且透过光照射可轻易地与承载基板100分离。举例来说，将紫外(ultra-violet，UV)光或激光照射至承载基板100，以分离黏着层110。在一些实施例中，黏着层110为光热转换(light-to-heat-conversion，LTHC)涂层。在一些其他实施例中，黏着层110为感热性的且当暴露于热量时可轻易地与承载基板100分离。
依据一些实施例，如图1A所示，多个导电部件120形成于黏着层110上方。在一些实施例中，导电部件120为导电柱或其他合适的结构。可将导电部件120称为中介层通孔电极(through interposer vias，TIVs)。
在一些实施例中，导电部件120包含铜(Cu)、铝(Al)、镍(Ni)、铂(Pt)、其他合适的导电材料或前述的组合。在一些实施例中，导电部件120由电镀制程、无电电镀制程、物理气相沉积(physical vapor deposition，PVD)制程、化学气相沉积(chemical vapordeposition，CVD)制程、电化学沉积(electrochemical deposition，ECD)制程、分子束外延(molecular beam epitaxy，MBE)制程、原子层沉积(atomic layer deposition，ALD)制程或其他可应用的制程形成。
举例来说，掩模层(未显示)形成于黏着层110上方。掩模层具有开口定义导电部件120将形成的位置。沉积导电材料以完全或部分地填入掩模层中的开口。可将导电材料和掩模层平坦化和薄化。之后，移除掩模层，沉积的导电材料形成导电部件120，如图1A所示。在一些实施例中，使用切割装置平坦化导电材料和掩模层。
随后，如图1A所示，依据一些实施例，多个集成电路裸片130设置于黏着层110上。从晶片切割出集成电路裸片130，且集成电路裸片130可为「已知良好裸片」。在一些实施例中，每一集成电路裸片130的前侧(或有源面)远离黏着层110。每一集成电路裸片130的背侧(或非有源面)面向黏着层110。
在一些实施例中，集成电路裸片130的背侧透过黏着层140接合或附着至黏着层110。在一些实施例中，黏着层140包含裸片附着膜(die attach film，DAF)、其他合适的黏着材料或前述的组合。
在一些实施例中，导电部件120在集成电路裸片130的相对两侧上。在一些其他实施例中，导电部件120不连续地围绕集成电路裸片130。
如图1A所示，每一集成电路裸片130可包含半导体基底150、内连线结构160、导电垫170、连接器180和保护层190。依据一些实施例，各种有源元件(未显示)形成于半导体基底150中及/或半导体基底150上方。各种有源元件的例子包含晶体管、二极管、其他合适的有源元件或前述的组合。举例来说，晶体管可包含金属氧化物半导体场效晶体管(metaloxide semiconductor field effect transistor，MOSFET)、互补式金属氧化物半导体(complementary metal oxide semiconductor，CMOS)晶体管、双极型晶体管(bipolarjunction transistor，BJT)、高压晶体管、高频晶体管、p型通道场效晶体管或n型通道场效晶体管(p-channel/n-channel field effect transistors，PFETs/NFETs)等等。各种无源元件(未显示)可形成于半导体基底150中及/或半导体基底150上方。各种无源元件的例子包含电容、电感、电阻、其他合适的无源元件或前述的组合。
内连线结构160位于半导体基底150上方。内连线结构160可包含层间介电(interlayer dielectric，ILD)层、金属层间介电(inter-metal dielectric，IMD)层、一个或多个保护层和多个导电部件(未显示)。这些介电层和保护层覆盖半导体基底150上方的有源及/或无源元件。导电部件位于介电层中且由保护层覆盖，并电性连接至半导体基底150中及/或半导体基底150上方的元件。导电部件可包含导电接点、导线及/或导通孔。
在一些实施例中，导电垫170位于内连线结构160的介电层上方且由内连线结构160的保护层部分地覆盖。因此，内连线结构160部分地暴露出导电垫170。导电垫170透过内连线结构160的介电层中的导电部件电性连接至半导体基底150中及/或半导体基底150上方的元件。
在一些实施例中，连接器180和保护层190位于内连线结构160上方。连接器180物理性及电性连接至暴露的导电垫170且由保护层190包围。连接器180可为导电柱(例如铜柱)、其他合适的连接器或前述的组合。保护层190可为介电层。
依据一些实施例，如图1B所示，封装层200沉积于黏着层110上方。因此，封装层200围绕导电部件120和集成电路裸片130。导电部件120和集成电路裸片130的顶表面从封装层200露出。举例来说，连接器180和保护层190从封装层200露出。
在一些实施例中，封装层200包含聚合物材料。在一些实施例中，封装层200包含模塑化合物。在一些实施例中，封装层200透过使用成型制程沉积。在一些实施例中，施加液体模塑化合物材料于黏着层110上方。在一些实施例中，接着实施热制程将模塑化合物材料硬化并将模塑化合物材料转换为封装层200。因此，封装层200封装导电部件120和集成电路裸片130。
在一些实施例中，沉积的封装层200并未覆盖导电部件120和集成电路裸片130的顶表面。在一些实施例中，沉积的封装层200的顶表面大致与导电部件120和集成电路裸片130的顶表面共平面。在一些实施例中，在沉积的封装层200上方不执行平坦化制程。
然而，本发明的实施例不限于此。在一些其他实施例中，沉积的封装层200覆盖导电部件120和集成电路裸片130的顶表面。之后，将沉积的封装层200薄化以暴露出导电部件120和集成电路裸片130的顶表面。可使用平坦化制程将沉积的封装层200薄化。平坦化制程包含研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程、蚀刻制程、其他可应用的制程或前述的组合。
随后，依据一些实施例，重布线结构形成于封装层200和集成电路裸片130上方。重布线结构包含一个或多个保护层和一个或多个导电层。举例来说，重布线结构包含之后将详细描述的保护层210、230、300和320以及导电层270’和350。
依据一些实施例，如图1C所示，保护层210沉积于封装层200上方。沉积的保护层210覆盖集成电路裸片130和导电部件120。之后，部分地移除保护层210以形成开口220。
在一些实施例中，集成电路裸片130的连接器180从一些开口220部分地或完全地露出。在一些实施例中，导电部件120从一些开口220部分地或完全地露出。开口220在上视图中的轮廓可为圆形、类圆形、椭圆形、矩形、正方形或其他合适的形状。
在一些实施例中，保护层210可由感光性材料制成，例如光阻材料。在一些实施例中，保护层210可由聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)、硅氧树脂、丙烯酸酯、硅氧烷、其他合适的材料或前述的组合制成。在一些其他实施例中，保护层210可由无机材料制成，无机材料包含氧化硅、未掺杂的硅酸盐玻璃、氮氧化硅、阻焊剂(solder resist，SR)、氮化硅、碳化硅、六甲基二硅氮烷(hexamethyldisilazane，HMDS)、其他合适的材料或前述的组合。
在一些实施例中，保护层210透过使用喷涂制程、旋涂制程、化学气相沉积(CVD)制程、原子层沉积(ALD)制程、物理气相沉积(PVD)制程、其他可应用的制程或前述的组合沉积。在一些实施例中，保护层210为可光图案化，且保护层210中的开口220透过使用包含曝光和显影阶段的光微影制程形成。然而，本发明的实施例不限于此。在一些其他实施例中，保护层210中的开口220透过使用光微影制程和蚀刻制程形成。
依据一些实施例，如图1D所示，保护层230沉积于保护层210上方。之后，部分地移除保护层230以形成开口240。开口240可彼此连结，使通道形成于保护层230中。开口240与保护层210中的开口220连接，因此，开口220和开口240共同定义第一重布线层(redistribution layer，RDL)的图案。在一些实施例中，开口220和开口240共同定义之后将详细描述的图1H所示的后续形成的导电层270’的图案。
在一些实施例中，由于开口240连接开口220，因此集成电路裸片130的连接器180从一些开口240部分地或完全地露出。在一些实施例中，导电部件120从一些开口240部分地或完全地露出。
在一些实施例中，开口240的尺寸大于开口220的尺寸。因此，保护层210的顶表面210A从开口240部分地露出。开口240的上视轮廓可为直线形或其他合适的形状。在一些实施例中，开口240的上视轮廓不同于开口220的上视轮廓。举例来说，开口240的上视轮廓为直线形，而开口220的上视轮廓为圆形或类圆形。然而，本发明的实施例不限于此。
在一些实施例中，保护层230可由感光性材料制成，例如光阻材料。在一些实施例中，保护层230可由聚苯并恶唑(PBO)、苯并环丁烯(BCB)、硅氧树脂、丙烯酸酯、硅氧烷、其他合适的材料或前述的组合制成。在一些其他实施例中，保护层230可由无机材料制成，无机材料包含氧化硅、未掺杂的硅酸盐玻璃、氮氧化硅、阻焊剂(SR)、氮化硅、碳化硅、六甲基二硅氮烷(HMDS)、其他合适的材料或前述的组合。
在一些实施例中，保护层210和保护层230包含相同的材料。然而，本发明的实施例不限于此。在一些其他实施例中，保护层210和保护层230包含不同的材料。
在一些实施例中，保护层230透过使用喷涂制程、旋涂制程、化学气相沉积(CVD)制程、原子层沉积(ALD)制程、物理气相沉积(PVD)制程、其他可应用的制程或前述的组合沉积。在一些实施例中，保护层230为可光图案化，且保护层310中的开口240透过使用包含曝光和显影阶段的光微影制程形成。然而，本发明的实施例不限于此。在一些其他实施例中，保护层230中的开口240透过使用光微影制程和蚀刻制程形成。
依据一些实施例，如图1E所示，籽晶层260沉积于保护层210和保护层230上方。籽晶层260用以协助导电层270的后续沉积(显示于图1F-1H)。
在一些实施例中，籽晶层260顺应性地沉积于保护层210和保护层230上方。在一些实施例中，籽晶层260覆盖保护层230的顶表面230A和保护层210的暴露的顶表面210A。在一些实施例中，籽晶层260覆盖开口220和开口240的底部和侧壁。
在一些实施例中，籽晶层260由金属材料制成。金属材料可包含铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金、钛(Ti)、钛合金、钽(Ta)、钽合金、其他合适的材料或前述的组合。在一些实施例中，籽晶层260由溅镀制程、电镀制程、无电电镀制程、物理气相沉积(PVD)制程、化学气相沉积(CVD)制程、原子层沉积(ALD)制程或其他可应用的制程形成。
依据一些实施例，如图1F所示，导电层270沉积于籽晶层260上方。导电层270填入开口220和开口240中并覆盖保护层210和保护层230。
在一些实施例中，导电层270顺应性地沉积于籽晶层260上方。在一些实施例中，如图1F所示，由于开口220和开口240的关系，因此不理想的凹口250形成于导电层270中。凹口250的位置对应至彼此连接的开口220和开口240的位置。然而，本发明的实施例不限于此。在一些其他实施例中，导电层270中不形成凹口。
在一些实施例中，在沉积保护层210和保护层230之后，沉积籽晶层260和导电层270。在一些实施例中，凹口250在沉积保护层210和保护层230之后形成。在一些实施例中，在沉积保护层210之后且在沉积保护层230之前，不沉积籽晶层及/或导电层。在一些实施例中，在沉积保护层210之后且在沉积保护层230之前，不沉积例如光阻层的掩模层。
在一些实施例中，导电层270由金属材料制成。金属材料可包含铜(Cu)、铜合金、铝(Al)、铝合金、钨(W)、钨合金、钛(Ti)、钛合金、钽(Ta)、钽合金、其他合适的材料或前述的组合。在一些实施例中，导电层270由电镀制程或其他可应用的制程形成。
随后，依据一些实施例，实施平坦化制程于导电层270上方。在平坦化制程期间将导电层270薄化和平坦化，因此消除在导电层270中的凹口250。在一些实施例中，平坦化制程包含切割制程或其他可应用的制程。在一些实施例中，切割制程为飞刀加工(fly-cutting)制程或其他合适的切割制程。
依据一些实施例，如图1G所示，使用切割装置500实施平坦化制程于导电层270上方。在一些实施例中，切割装置500包含底座510、夹钳520和切削头530。夹钳520连接至底座510，切削头530固定在夹钳520上。在一些实施例中，在平坦化制程期间，由夹钳520操作的切削头530可旋转且可相对于底座510移动。切割装置500还包含马达(未显示)，且驱动马达来移动切削头530。
在一些实施例中，在平坦化制程期间，切削头530沿着一轴线以顺时针方向或逆时针方向旋转。此轴线可大致平行于保护层230的顶表面230A或集成电路裸片130的主要表面。集成电路裸片130的主要表面可为集成电路裸片130的有源面。可依据需求改变切削头530的旋转方向和速度。
在一些实施例中，在平坦化制程期间，图1F中显示的结构相对于图1G显示的切割装置500移动。在一些实施例中，图1F中显示的结构沿着与集成电路裸片130的主要表面大致平行的方向移动。在一些实施例中，图1F中显示的结构沿着与切削头530的旋转轴大致平行的方向移动。可依据需求改变图1F显示的结构的移动速度。
在一些实施例中，切削头530的切割表面540相对于保护层230的顶表面230A倾斜。然而，本发明的实施例不限于此。在一些其他实施例中，切削头530的切割表面540大致平行于保护层230的顶表面230A。可依据需求改变切割表面540与顶表面230A之间的角度。
虽然图1G显示切削头530的切割表面540形成锐端或尖端，但是本发明的实施例不限于此。在一些其他实施例中，切削头530的切割表面540为圆形、曲线形或其他合适的形状。可依据需求改变切割表面540的轮廓。在一些实施例中，切削头530包含钻石或其他合适的硬质材料。切削头530可包含单晶钻石。
依据一些实施例，如图1G和图1H所示，在平坦化制程之后，部分地移除导电层270和籽晶层260。在一些实施例中，在开口220和开口240之外的导电层270的部分透过切削头530切割和移除。因此，消除导电层270中的凹口250。余留在开口220和开口240中的导电层270形成导电层270’。在一些实施例中，导电层270’具有平坦化的顶表面270A。
在一些实施例中，也切割和移除在开口220和开口240之外的籽晶层260的部分。因此，在平坦化制程之后，暴露出保护层230的顶表面230A。余留在开口220和开口240中的籽晶层260形成籽晶层260’。籽晶层260’和导电层270’共同形成电性连接至集成电路裸片130和导电部件120的第一重布线层(RDL)。在一些实施例中，在平坦化制程期间没有选择性，因此同时部分地移除导电层270和籽晶层260。
在一些实施例中，透过切削头530切割并部分地移除保护层230。因此，在平坦化制程之后，保护层230变得较薄。可以确定的是干净地移除覆盖保护层230的顶表面230A的籽晶层260和导电层270的部分。在一些实施例中，同时部分地移除保护层230、导电层270和籽晶层260。然而，本发明的实施例不限于此。在一些其他实施例中，在平坦化制程期间，不切割和移除保护层230。
在一些实施例中，如图1H所示，在平坦化制程之后，实施清洁处理285于保护层230、导电层270’和籽晶层260’上方。举例来说，在切割制程之后，使用溶液清洗顶表面230A和顶表面270A。溶液可包含水或其他合适的材料。
图2为依据一些实施例的形成封装结构的制程的各种阶段的其中之一的放大剖面示意图。图3为依据一些实施例的形成封装结构的制程的各种阶段的其中之一的放大上视图。在一些实施例中，图2和图3显示图1H显示的部分280的放大示意图。
依据一些实施例，如图1H和图2所示，在平坦化制程之后，导电层270’的顶表面270A大致对齐保护层230的顶表面230A。顶表面270A和顶表面230A共同形成大致平坦的表面。在一些实施例中，在平坦化制程之后，导电层270’不从顶表面270A凹陷。在一些实施例中，在平坦化制程之后，导电层270’不具有对应至开口220和开口240的凹口。
在一些实施例中，如图1H所示，覆盖连接器180的导电层270’的一部分较覆盖保护层210的顶表面210A的导电层270’的另一部分厚。举例来说，如图2所示，导电层270’具有不同的厚度T1和T2。在开口220中从顶表面270A到底表面270C测量厚度T1，而在开口240中从顶表面270A到底表面270C测量厚度T2。在一些实施例中，厚度T1大于厚度T2。在一些实施例中，厚度T1大于保护层230的厚度。厚度T1可接近或大致等于保护层210和保护层230的总厚度。
依据一些实施例，如图1H和图2所示，在平坦化制程之后，籽晶层260’的一部分从保护层230露出。在一些实施例中，籽晶层260’的一部分沿着导电层270’的侧壁270B从导电层270’的底表面270C朝向顶表面270A延伸。因此，籽晶层260’将导电层270’与保护层230分离。在一些实施例中，籽晶层260’覆盖导电层270’的侧壁270B和保护层230的侧壁230B。在一些实施例中，籽晶层260’的一部分夹设于侧壁270B与侧壁230B之间。
依据一些实施例，如图2和图3所示，在平坦化制程之后，形成缺口(notch)290。可将缺口290视为切割痕迹、间隙或凹痕。缺口290可透过使用光学显微镜或例如原子力显微镜(atomic force microscope，AFM)的电子显微镜或其他合适的显微镜观察。目视可能看不到缺口290。缺口290可具有对应于切削头530的切割表面540的剖面轮廓。举例来说，每一缺口290的剖面轮廓可为V形、U形或其他合适的形状。
在一些实施例中，缺口290以阵列形式交替地排列于导电层270’的顶表面207A和保护层230的顶表面230A上。在一些实施例中，缺口290为凹线或凹槽。在一些实施例中，由于缺口290的关系，因此如使用光学或电子显微镜观察，顶表面270A和顶表面230A彼此为非共平面。举例来说，从微观的角度来看，由于缺口290的关系，顶表面270A和顶表面230A可为粗糙或锯齿形(zigzag)。在一些实施例中，从巨观的角度来看，顶表面270A和顶表面230A为平滑的且大致彼此共平面。
在一些实施例中，缺口290延伸跨越或与导电层270’的侧壁270B以及保护层230的侧壁230B重叠。在一些实施例中，缺口290延伸跨越导电层270’与籽晶层260’之间的界面(即导电层270’的侧壁270B)。在一些实施例中，缺口290延伸跨越籽晶层260’与保护层230之间的界面(即保护层230的侧壁230B)。
在一些实施例中，缺口290具有从约10nm到约200nm的范围内的深度D。虽然图2显示缺口20具有大致相同的深度D，但是本发明的实施例不限于此。在一些其他实施例中，缺口290具有不同的深度。
在一些实施例中，缺口290之间的间距P在从约5μm到约150μm的范围内。虽然图3显示缺口290具有大致一致的间距P，但是本发明的实施例不限于此。在一些其他实施例中，缺口290具有不同的间距。可依据需求改变间距P和深度D。
依据一些实施例，如图2和图3所示，缺口290为周期性地排列。然而，本发明的实施例不限于此。在一些其他实施例中，缺口290为随机地或不规则地排列。在一些其他实施例中，缺口290彼此间隔开。或者，其中一个缺口290可与另外一个缺口290重叠。可依据需求改变缺口290的排列。
随后，依据一些实施例，实施图1C-1G中所述的步骤于图1H所示的结构上方。重复一或多次图1C-1G中所述的步骤，以完成重布线结构的形成。
举例来说，依据一些实施例，如图1I所示，保护层300沉积于保护层230上方。沉积的保护层300覆盖籽晶层260’和导电层270’。在一些实施例中，沉积的保护层300直接接触籽晶层260’和导电层270’。在一些实施例中，沉积的保护层300覆盖缺口290。之后，部分地移除沉积的保护层300以形成开口310。在一些实施例中，导电层270’从一些开口310部分地露出。在一些实施例中，一些缺口290从开口310部分地露出。
在一些实施例中，如图1I所示，保护层230与保护层300之间的界面305大致对齐导电层270’的顶表面270A。在一些实施例中，从巨观的角度来看，保护层230与保护层300之间的界面305大致与导电层270’的顶表面270A共平面。可能无法观察到保护层230与保护层300之间的界面305。
依据一些实施例，如图1J所示，保护层320沉积于保护层300上方。之后，部分地移除沉积的保护层320以形成开口330。开口330与保护层300中的开口310连接。因此，开口310和开口330共同定义第二重布线层(RDL)的图案。
保护层300和320的材料及/或形成方法相同或相似于保护层210和230，其显示于前述的实施例中且不赘述于此。开口310和330的形成方法及/或轮廓相同或相似于开口220和240，其显示于前述的实施例中且不赘述于此。
之后，依据一些实施例，籽晶层和导电层依序地沉积于保护层300和保护层320上方，以填入开口310和开口330中。随后，实施平坦化制程于沉积的导电层上方直到暴露出保护层320的顶表面。因此，余留在开口310和开口330的籽晶层和导电层分别形成籽晶层340和导电层350。籽晶层340和导电层350共同形成电性连接至集成电路裸片130和导电部件120的第二重布线层(RDL)。
在一些实施例中，由于开口310和开口330的关系，因此沉积的导电层从其顶表面凹陷。使用平坦化制程移除沉积的导电层中的凹口。因此，导电层350具有平坦化的顶表面。相似地，在一些实施例中，多个缺口形成于导电层350的顶表面和保护层320的顶表面上。
籽晶层340和导电层350的材料及/或形成方法相同或相似于籽晶层260’和导电层270’，其显示于前述的实施例中且不赘述于此。
依据一些实施例，如图1K所示，保护层360沉积于保护层320上方。沉积的保护层360覆盖籽晶层340和导电层350。在一些实施例中，沉积的保护层360覆盖导电层350的顶表面和保护层320的顶表面上的缺口。之后，部分地移除沉积的保护层360以形成开口。导电层350从保护层360中的开口部分地露出。在一些实施例中，导电层350的顶表面上的一些缺口从保护层360中的开口部分地露出。
有着开口的保护层360的材料及/或形成方法相同或相似于有着开口220的保护层210，其显示于前述的实施例中且不赘述于此。
依据一些实施例，如图1K所示，凸块下金属(under bump metallurgy，UBM)结构370形成于保护层360的开口中。凸块下金属结构370电性连接至暴露的导电层350。在一些实施例中，凸块下金属结构370与导电层350之间的界面大致对齐保护层320的顶表面。在一些实施例中，凸块下金属结构370覆盖导电层350的顶表面上的暴露的缺口。凸块下金属结构370可包含接合垫和一个或多个凸块下金属层于暴露的导电层350上方。在一些其他实施例中，不形成凸块下金属结构370。
依据一些实施例，如图1K所示，多个连接器380形成于凸块下金属(UBM)结构370上方。在一些实施例中，连接器380透过凸块下金属结构370电性连接至暴露的导电层350。连接器380包含焊锡凸块、金属柱、其他合适的连接器或前述的组合。
之后，移除承载基底100。在一些实施例中，移除移除承载基底100和黏着层110。可提供合适的光以移除黏着层110，从而也将承载基底100剥离。
依据一些实施例，如图1L所示，一个或多个元件400堆叠于集成电路裸片130和导电部件120上方。在一些实施例中，每一个元件400包含有着一个或多个集成电路裸片的封装结构。然而，本发明的实施例不限于此。在一些其他实施例中，每一个元件400为一集成电路裸片。举例来说，集成电路裸片可为动态随机存取存储器(dynamic random accessmemory，DRAM)裸片或其他合适的裸片。可依据需求改变元件400。
在一些实施例中，如图1L所示，使用一个或多个连接器390达到元件400与导电部件120之间的接合。元件400透过导电垫410、连接器390、导电部件120和所述的重布线结构电性连接至集成电路裸片130。连接器390包含焊锡凸块、金属柱、其他合适的连接器或前述的组合。
可对本发明实施例作许多变化及/或修改。在一些其他实施例中，底部填充层(未显示)沉积以填充于其中一个集成电路裸片130与其上的其中一个元件400之间的空间。因此，连接器390埋置于底部填充层中。底部填充层为液态环氧树脂、可变形的凝胶、硅橡胶、其他合适的材料或前述的组合。在一些实施例中，实施点胶(dispensing)制程以形成底部填充层。
之后，依据一些实施例，实施单切(singulation)制程以将图1L所示的结构分离成多个封装结构。在一些实施例中，沿着集成电路裸片130之间的切割道实施切割制程。因此，形成分离的封装结构。每一封装结构包含一个或多个集成电路裸片130和一个或多个元件400。
在一些情况下，重布线结构的形成包含形成具有开口的第一保护层。接着，沉积籽晶层于第一保护层上并延伸进入开口中。沉积、曝光并显影光阻层，以定义籽晶层上方的一区域，并沉积电镀层于此区域中的籽晶层上。之后，剥离图案化的光阻层。移除未被电镀层覆盖的部分的籽晶层，以便形成第一重布线层(RDL)。由于第一保护层中的开口的关系，因此第一重布线层可具有不理想的凹口。接着，沉积第二保护层于第一重布线层上，且随后形成第二重布线层。由于第一重布线层中的不理想的凹口的关系，因此第二保护层也可具有不理想的凹口，且因此第二重布线层可能落入第二保护层中的不理想的凹口。因此，用于形成第二重布线层的光微影制程期间可能发生图案变形(pattern distortion)，或者可能降低第二重布线层的可靠性。
依据本发明的一些实施例，在有着开口的第一保护层和第二保护层形成之后，沉积第一重布线层(RDL)的材料。第一重布线层的材料填入第一保护层和第二保护层的开口中。之后，实施平坦化制程于第一重布线层的上方。因此，第一重布线层形成于第一保护层和第二保护层的开口中并具有没有例如不理想凹口的表面缺陷的平坦化的顶表面。可沉积第三保护层于足够平坦和平滑的表面上方且不具有不理想的凹口。因此，可防止后续形成的第二重布线层由于不理想的凹口可能导致的破裂或其他缺陷。大大地减轻或消除图案变形的问题。因此，改善了封装结构的可靠性。由于重布线层和覆盖的保护层具有没有不理想凹口的平坦化顶表面，因此本发明的实施例可用以制造有着更细线宽和空间的重布线层。
依据本发明的一些实施例，在重布线层(RDL)的形成期间，没有沉积、曝光、显影和剥离光阻层。在一些实施例中，不图案化或蚀刻重布线层的籽晶层。重布线层的材料透过使用例如切割制程的平坦化制程直接图案化为重布线层。因此，可显著地减少封装结构的成本和制造时间。因此，本发明的一些实施例提供更简化和快速的封装制程。
可对本发明实施例作许多变化及/或修改。举例来说，虽然图1A-1L显示的实施例提供具有「扇出型」(fan-out)部件的封装结构，但是本发明的实施例不限于此。本发明的一些其他实施例包含具有「扇入型」(fan-in)部件的封装结构。
可对本发明实施例作许多变化及/或修改。举例来说，虽然图1A-1L显示的实施例提供层叠封装(package on package，PoP)结构，但是本发明的实施例不限于此。在一些其他实施例中，不具有另一封装结构或集成电路裸片堆叠于集成电路裸片130上方，且不形成导电部件120。
虽然图1A-1L显示的实施例提供有着重布线(RDL)结构的封装结构，但是本发明的实施例不限于此。本发明的实施例可应用于包含导电层和保护层的任何合适的结构的制造制程。
本发明的实施例提供封装结构及其形成方法。此封装结构包含多个保护层和重布线层(RDL)。依序形成具有第一开口的第一保护层和具有第二开口的第二保护层。导电层沉积于第一保护层和第二保护层上。之后，实施平坦化制程于导电层上以形成第一重布线层。第一重布线层具有没有表面缺陷的平坦化顶表面。因此，第三保护层可沉积于足够平坦和平滑的表面上。防止后续形成的第二重布线层破裂或其他缺陷。因此，改善了封装结构的可靠性。由于导电层透过使用例如切割制程的平坦化制程直接图案化为重布线层，因此减少了封装结构的成本和制造时间。
依据一些实施例，提供封装结构。封装结构包含集成电路裸片位于封装层中。封装结构也包含第一保护层覆盖封装层和集成电路裸片。封装结构还包含第二保护层位于第一保护层上方。此外，封装结构包含籽晶层位于第二保护层中，籽晶层覆盖第一保护层的顶表面并延伸进入第一保护层中。封装结构也包含导电层位于第二保护层中，导电层覆盖籽晶层并延伸进入第一保护层中。封装结构还包含第三保护层覆盖第二保护层。籽晶层更沿着导电层的侧壁从第一保护层的顶表面延伸至第三保护层。
在一些其他实施例中，其中第二保护层与第三保护层之间的界面大致对齐导电层的顶表面。
在一些其他实施例中，其中缺口以阵列形式排列于导电层的顶表面上，且缺口延伸跨越导电层的侧壁至籽晶层和第二保护层。
在一些其他实施例中，其中导电层的顶表面为锯齿形。
在一些其他实施例中，其中第二保护层具有顶表面大致与导电层的顶表面共平面。
在一些其他实施例中，其中集成电路裸片包含连接器，且导电层包含第一部份覆盖连接器以及第二部分覆盖第一保护层的顶表面，且其中第一部分的厚度大于第二部分的厚度。
在一些其他实施例中，其中第一部分的厚度大于第二保护层的厚度。
依据一些实施例，提供封装结构的形成方法。此方法包含形成集成电路裸片于封装层中。此方法也包含形成第一保护层覆盖封装层。此方法还包含形成第二保护层覆盖第一保护层。此外，此方法包含形成导电层覆盖第二保护层。导电层穿透第二保护层并延伸进入第一保护层中以电性连接至集成电路裸片。此方法也包含切割导电层以薄化导电层。
在一些其他实施例中，其中在导电层的切割期间形成缺口，且缺口以阵列形式排列于导电层的顶表面上并延伸跨越导电层的侧壁。
在一些其他实施例中，其中在导电层的切割期间，缺口形成于第二保护层的顶表面上。
在一些其他实施例中，上述方法还包含在形成第二保护层之后形成籽晶层，其中籽晶层位于导电层与第二保护层之间以及导电层与第一保护层之间，以及切割籽晶层以暴露出第二保护层。
在一些其他实施例中，其中透过使用切割装置切割导电层，且切割装置的切削头在切割导电层的期间旋转。
依据一些实施例，提供封装结构的形成方法。此方法包含形成封装层围绕集成电路裸片。此方法也包含形成第一保护层覆盖封装层。第一保护层具有第一开口部分地暴露出集成电路裸片。此方法还包含形成第二保护层覆盖第一保护层。第二保护层具有连接第一开口的第二开口。此外，此方法包含形成籽晶层覆盖第二保护层的顶表面并延伸进入第一开口和第二开口中。此方法也包含形成导电层覆盖籽晶层并填充第一开口和第二开口。此方法还包含部分地移除籽晶层和导电层，以暴露出第二保护层的顶表面。
在一些其他实施例中，其中在部分地移除籽晶层和导电层期间，使用切割制程移除第一开口和第二开口之外的部分的籽晶层和导电层。
在一些其他实施例中，其中在切割制程期间，缺口形成于第二保护层的顶表面和导电层的顶表面上。
在一些其他实施例中，上述方法还包含在部分地移除籽晶层和导电层之后，清洗第二保护层的顶表面和导电层的顶表面；以及在清洗之后，形成第三保护层覆盖第二保护层和导电层。
在一些其他实施例中，其中在部分地移除籽晶层和导电层之前，导电层具有凹口对应第一开口和第二开口，且在凹口在部分地移除籽晶层和导电层之后消除。
在一些其他实施例中，上述方法还包含在消除凹口之后，形成第三保护层覆盖导电层。
在一些其他实施例中，其中在部分地移除籽晶层和导电层期间，部分地移除第二保护层。
在一些其他实施例中，其中在部分地移除籽晶层和导电层之后，暴露出余留在第二开口中的籽晶层。
前述内文概述了许多实施例的特征，使本技术领域中具有通常知识者可以从各个方面更佳地了解本发明实施例。本技术领域中具有通常知识者应可理解，且可轻易地以本发明实施例为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中具有通常知识者也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明进行各种改变、置换或修改。

Claims (1)

1.一种封装结构，包括:
一集成电路裸片，位于一封装层中；
一第一保护层，覆盖该封装层和该集成电路裸片；
一第二保护层，位于该第一保护层上方；
一籽晶层，位于该第二保护层中，其中该籽晶层覆盖该第一保护层的一顶表面并延伸进入该第一保护层中；
一导电层，位于该第二保护层中，其中该导电层覆盖该籽晶层并延伸进入该第一保护层中；以及
一第三保护层，覆盖该第二保护层，其中该籽晶层更沿着该导电层的一侧壁从该第一保护层的该顶表面延伸至该第三保护层。
CN201710301689.5A 2016-11-29 2017-05-02 封装结构 Pending CN108122858A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662427422P 2016-11-29 2016-11-29
US62/427,422 2016-11-29
US15/413,690 2017-01-24
US15/413,690 US10128193B2 (en) 2016-11-29 2017-01-24 Package structure and method for forming the same

Publications (1)

Publication Number Publication Date
CN108122858A true CN108122858A (zh) 2018-06-05

Family

ID=62190485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710301689.5A Pending CN108122858A (zh) 2016-11-29 2017-05-02 封装结构

Country Status (3)

Country Link
US (1) US10128193B2 (zh)
CN (1) CN108122858A (zh)
TW (1) TW201824488A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858571A (zh) * 2018-08-22 2020-03-03 三星电子株式会社 半导体封装件
CN110880457A (zh) * 2018-09-05 2020-03-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US11309294B2 (en) 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
KR102099750B1 (ko) * 2017-11-01 2020-04-10 삼성전자주식회사 반도체 패키지
US11031342B2 (en) 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10879224B2 (en) * 2018-10-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, die and method of manufacturing the same
CN109390127B (zh) * 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11164848B2 (en) * 2019-06-20 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method manufacturing the same
KR20210046429A (ko) 2019-10-18 2021-04-28 삼성전자주식회사 재배선 기판 및 이를 포함하는 반도체 패키지
TWI786494B (zh) * 2020-12-21 2022-12-11 華泰電子股份有限公司 半導體封裝件之製法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
KR100230392B1 (ko) * 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6887131B2 (en) * 2002-08-27 2005-05-03 Intel Corporation Polishing pad design
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JP4269806B2 (ja) * 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
KR100660916B1 (ko) * 2006-02-09 2006-12-26 삼성전자주식회사 트렌치들의 패턴 밀도 및 깊이를 매개 변수로 이용하는도전층 평탄화 단계를 포함하는 반도체 소자의 제조 방법
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US7741194B2 (en) * 2008-01-04 2010-06-22 Freescale Semiconductor, Inc. Removable layer manufacturing method
JP5581519B2 (ja) * 2009-12-04 2014-09-03 新光電気工業株式会社 半導体パッケージとその製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8501618B2 (en) * 2010-07-26 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming RDL wider than contact pad along first axis and narrower than contact pad along second axis
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US9601434B2 (en) * 2010-12-10 2017-03-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming openings through insulating layer over encapsulant for enhanced adhesion of interconnect structure
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US8900929B2 (en) * 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110858571A (zh) * 2018-08-22 2020-03-03 三星电子株式会社 半导体封装件
CN110858571B (zh) * 2018-08-22 2024-05-17 三星电子株式会社 半导体封装件
CN110880457A (zh) * 2018-09-05 2020-03-13 台湾积体电路制造股份有限公司 半导体封装件及其形成方法
US11309294B2 (en) 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same

Also Published As

Publication number Publication date
TW201824488A (zh) 2018-07-01
US20180151500A1 (en) 2018-05-31
US10128193B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
CN108122858A (zh) 封装结构
US11056445B2 (en) Package structure with buffer layer sandwiched between encapsulation layer and semiconductor substrate
US11342255B2 (en) Semiconductor structure and manufacturing method thereof
CN110556346B (zh) 半导体结构及其形成方法
US9633917B2 (en) Three dimensional integrated circuit structure and method of manufacturing the same
US8629042B2 (en) Method for stacking semiconductor dies
US8008191B2 (en) Semiconductor device and method for manufacturing the same
US10269717B2 (en) Structure and formation method for chip package
KR20210010806A (ko) 상호연결을 위한 브리지 다이를 갖는 패키지 및 그 형성 방법
TW201740443A (zh) 封裝體及其形成方法
US20210391306A1 (en) Methods of forming integrated circuit packages
CN113539980B (zh) 半导体器件及其制造方法
US10840111B2 (en) Chip package with fan-out structure
US20230378136A1 (en) Semiconductor die including fuse structure and methods for forming the same
US10290605B2 (en) Fan-out package structure and method for forming the same
US20230369273A1 (en) Package structure
US20220367466A1 (en) Semiconductor Devices with System on Chip Devices
US20210091084A1 (en) Semiconductor Devices and Methods of Manufacture
CN108987372A (zh) 芯片封装体
US20230063539A1 (en) Semiconductor structure and semiconductor die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180605

WD01 Invention patent application deemed withdrawn after publication