CN108109918B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN108109918B CN108109918B CN201711332296.7A CN201711332296A CN108109918B CN 108109918 B CN108109918 B CN 108109918B CN 201711332296 A CN201711332296 A CN 201711332296A CN 108109918 B CN108109918 B CN 108109918B
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- substrate
- mos structure
- interconnection metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 104
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000008569 process Effects 0.000 claims abstract description 65
- 238000000137 annealing Methods 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000002161 passivation Methods 0.000 claims description 47
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000008439 repair process Effects 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 230000037230 mobility Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件的形成方法，包括：提供一形成有MOS结构的基底，所述MOS结构中的栅极介质层形成在所述基底上；在所述MOS结构的上方形成一电极导电层，在形成所述电极导电层的过程中会产生X射线，所述X射线穿透至所述栅极介质层上；对所述基底中的所述导电层和所述栅极介质层执行热退火工艺，以修复所述MOS结构中的所述栅极介质层的缺陷，从而改善MOS结构的阈值电压漂移问题。以及，本发明所提供的半导体器件的形成方法还将原有的热退火的工艺与新加入的热退火工艺进行了调整整合，避免了退火总量过大导致互连金属线受热膨胀冲出电极导电层的情况，具有更好的工艺可行性，提高了MOS器件的成品率。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种半导体器件的形成方法。
背景技术
在半导体制造领域中，为了引出电极，在半导体器件上形成电极导电层是必不可少的工艺步骤。例如，半导体器件中包括有MOS结构，通过形成电极导电层从而引出所述MOS结构。
现有技术中电极导电层常采用金属材质，其形成方法例如包括蒸发镀膜和溅射镀膜，而蒸发镀膜根据其加热方式的不同，又包含了电阻加热型、高频感应加热型和电子束加热型，其中，电子束蒸发具有热效率高、蒸发速度快、成膜质量高和可精确控制等优点，在半导体制造领域中已经得到广泛的使用。
然而，当在基底上形成电极导电层的镀膜过程中，例如在电子束蒸发过程中，常常会伴随有X射线的产生，X射线因其极强的穿透性及高能量，极易穿透基底而对基底上的膜层造成不利影响，最终导致例如半导体器件中的MOS结构的阈值电压漂移等问题。
发明内容
针对上述的电极导电层在镀膜过程中，产生的X射线会导致半导体器件中MOS结构的阈值电压发生漂移的问题，本发明提供了一种半导体器件的形成方法，包括：
提供一形成有MOS结构的基底，所述MOS结构中的栅极介质层形成在所述基底上；
在所述MOS结构的上方形成一电极导电层，在形成所述电极导电层的过程中会产生X射线，所述X射线穿透至所述栅极介质层上；以及，
对所述基底中的所述导电层和所述栅极介质层执行热退火工艺。
可选的，利用电子束蒸发工艺形成所述导电层。
可选的，所述电极导电层的形成方法包括：
在所述基底上形成一图形化的光刻胶，所述图形化的光刻胶中开设有一开口；
利用电子束蒸发工艺在所述基底上形成一导电材料层，所述导电材料层覆盖所述图形化的光刻胶，并填充所述开口；
利用剥离工艺去除所述图形化的光刻胶，以同时去除所述导电材料层中位于所述图形化的光刻胶上的部分，并保留所述导电材料层中对应在所述开口中的部分，以构成所述电极导电层。
可选的，在形成所述MOS结构之后，还包括在所述基底上形成一互连金属线，所述互连金属线与MOS结构电性连接；以及，在形成所述电极导电层之后，所述电极导电层与所述互连金属线电性连接。
可选的，所述互连金属线的材质包括铝或铜。
可选的，在形成所述互连金属线之后，并在形成所述电极导电层之前，还包括：
在所述基底上形成一钝化层，所述钝化层覆盖线所述MOS结构和所述互连金属线，以及在所述钝化层中还形成有一通孔，所述通孔暴露出至少部分所述互连金属线。
可选的，在形成所述电极导电层之后，所述电极导电层通过所述通孔与所述互连金属线电性连接。
可选的，在所述互连金属线形成之后，以及在所述钝化层形成之前，对所述基底的所述互连金属线执行第一次热退火工艺。
可选的，在形成所述钝化层之后，以及在形成所述电极导电层之前，对所述基底的所述钝化层执行第二次热退火工艺。
可选的，在所述钝化层形成之后，直接形成所述电极导电层，并在形成所述电极导电层之后，同时对所述钝化层和所述电极导电层进行热退火工艺。
可选的，所述热退火工艺的退火温度为400℃～500℃，退火时间为20min～40min。
可选的，所述电极导电层的材质包括银或金。
本发明提供的一种半导体器件的形成方法中，虽然在形成电极导电层时所产生的X射线会对栅极介质层造成影响，然而在形成电极导电层之后，采用热退火工艺，能够在改善电极导电层的残余应力的同时，进一步修复MOS结构中的栅极介质层的缺陷，从而避免栅极介质层中电荷堆积，进而可有效改善MOS结构阈值电压漂移的问题。
进一步的，在形成有钝化层和互连金属线的半导体器件中，当形成钝化层之后可直接形成电极导电层，利用电极导电层之后的热退火工艺，同时提高钝化层的致密度。如此，即可见减少热退火工艺的执行次数，以避免互连金属线因过多的热退火步骤而受热膨胀并冲出电极导电层的情况，提高了生产的半导体器件的成品率。
附图说明
图1是NMOS结构中二氧化硅栅氧层-硅基底的能带结构图；
图2是本发明实施例一中半导体器件的形成方法的流程示意图；
图3～图9是本发明实施例一中半导体器件在其制备过程中的结构示意图；
图10是本实施例中七种条件下的NMOS器件的阈值电压图。
具体实施方式
如背景技术所述，现有的半导体器件中其MOS结构通常存在阈值电压漂移的问题。
以下说明以NMOS结构为例，图1是NMOS结构中二氧化硅栅氧层-硅基底的能带结构图，参考图1所示，本发明的发明人经研究发现，当在形成有MOS结构的基底上制备电极导电层，以引出所述MOS结构时，由于电极导电层的镀膜过程，例如电子束蒸发等，高能电子轰击金属靶材时，常常会释放出X射线，而X射线具有极强的穿透力及高能量，会进一步穿透并改变膜层的能带结构，因此，当X射线透射至所述MOS器件的栅极介质层，例如为氧化硅层中时，位于所述栅极介质层价带的电子被激发，获得了足够的能量，进而从价带跃迁至导带，并相应地在价带产生了一个空穴，即，在X射线的辐射下，在栅氧层中激发形成了电子-空穴对。
接着，发明人分别研究了这些受X射线激发形成的电子和空穴的输运过程，以了解X射线激发的电子-空穴对影响MOS结构的阈值电压的机理，经研究发现：所述X射线激发产生的电子会被推向栅极方向，而所述X射线激发产生的空穴则会被推向衬底。
进一步的研究表明，栅氧层中的电子具有很大的迁移率，其数值大约在20cm2/V·s左右，在MOS结构外加偏压时，所述电子的速度也会在1×107cm/s时饱和，在通常的栅氧层厚度下，电子的迁移时间的数量级为1ps，因此，当NMOS结构施加正栅压时，大量的所述电子会从栅极流出，不会停留在栅氧层中，因此，所述电子并不会对器件特性造成影响。
然而，另一方面，所产生的空穴在栅氧层中的输运过程是一个随机跳跃的过程，是分散进行的。具体来讲，所述空穴的输运与外加电场、温度和栅氧层的厚度有关。所述空穴在栅氧层中的迁移率在1×10-4cm2/V·s至1×10-7cm2/V·s之间，对比电子和空穴的迁移率，不难看出，电子的迁移率其数量级远远大于空穴的迁移率，故可以认为空穴相对于电子来说几乎是不动的。因此，在所述空穴流向硅衬底时，部分空穴由于其相对较低的迁移率，被存在于二氧化硅-硅界面处的陷阱俘获。这些被俘获的空穴长时间存在于陷阱中，进而堆积的陷阱电荷会引起阈值电压漂移，例如导致了NMOS结构的阈值电压向负方向偏移的问题。
由上述分析可见，采用电子束蒸发会导致MOS结构的阈值电压漂移，此情况下的MOS管的开关特性无法满足原有的工艺需要。
以下结合附图和具体实施例对本发明提出的一种半导体器件的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本发明实施例一中半导体器件的形成方法的流程示意图。图3～图9是本发明实施例一中半导体器件在其制备过程中的结构示意图。以下结合附图，对本实施例中的半导体器件的形成方法进行详细说明。
在步骤S1中，提供一形成有MOS结构的基底100，所述MOS结构中的栅极介质层形成在所述基底100上。
本实施例中，所述MOS结构例如包括栅极导电层、栅极介质层和硅衬底三层叠层的MOS结构。所述MOS结构中的所述栅极介质层例如为氧化硅层。
应当说明的是，图3～图9中并没有示出MOS结构以及MOS结构中的栅极介质层，在此仅采用简略的图示以说明问题，可以理解为，MOS结构以及MOS结构中的栅极介质层均形成在基底上而与所述基底共同构成一衬底结构。
本实施例中，在形成所述MOS结构之后，还包括形成互连金属线的步骤S2。
在步骤S2中，具体参考图2和图4所示，在所述基底100上形成一互连金属线201，所述互连金属线201与MOS结构电性连接(未示出)，以用于引出所述MOS结构。
其中，所述互连金属线201的材质例如为铝(Al)或铜(Cu)等。所述互连金属线201的形成方法例如包括如下步骤：首先参考图3所示，在所述基底100上形成一互连金属材料层200，互连金属材料层200的形成方法包括但不限于蒸发或者溅射等物理气相沉积；接着参考图4所示，对所述互连金属材料层200执行图形化工艺，以形成互连金属线201。具体的，对所述互连金属材料层200执行的图形化工艺包括在其上涂覆光刻胶，并进行掩膜曝光之后，对所述互连金属材料层200采用例如干法刻蚀的方法进行刻蚀，最后形成图形化的互连金属线201。
作为优选的方案，在形成所述互连金属线201后，执行了第一热退火工艺，以消除互连金属线201中的残留应力，所述第一次热退火工艺的退火温度可以为400℃～500℃，所述第一次热退火工艺的退火时间例如为20min～40min。
在步骤S3中，具体参考图5所示，在所述基底100上形成一钝化层301，所述钝化层301覆盖所述互连金属线201，并且在所述钝化层301中还形成有一通孔302，以通过所述通孔302暴露出部分所述互连金属线201。
即，利用所述钝化层301保护互连金属线201和MOS结构，避免受到沾污、与外界反应和受到损伤。并且，由于钝化层301中形成有暴露出所述互连金属线201的通孔302，从而可通过所述通孔302引出所述互连金属线201。
其中，所述钝化层301的形成方法包括：
第一步骤，在所述基底100上形成钝化材料层300，此时可采用例如低压化学气相沉积(LPCVD)的方法形成所述钝化材料层300；此外，还可结合化学机械抛光的方法，形成上表面平整的钝化材料层300，以及本实施例中，所述钝化材料层300例如可以为氮化硅层等；
第二步骤，在所述钝化材料层300中形成一通孔302，以暴露出所述互连金属线201，以构成所述钝化层301；参考图6所示，在该步骤中，所述通孔302的形成方法包括在钝化材料层上涂覆光刻胶，并进行掩膜曝光之后，对所述钝化材料层采用例如反应离子体刻蚀(RIE)的方法进行刻蚀，以形成所述通孔302。
作为优选的方案，在所述钝化层301形成后，执行第二次热退火工艺，以提高所述钝化层301的致密度，消除可能出现在钝化层301中的孔洞，防止所述氮化硅层301表面出现隐裂，完善了钝化层301的质量。为了退火条件一致且便于实施，所述第二次热退火工艺的退火温度也可以为400℃～500℃，所述第二次热退火工艺的退火时间例如为20min～40min。
在步骤S4中，具体参考图9所示，在所述基底100上形成一电极导电层501，所述电极导电层501位于所述MOS结构的上方。本实施例中，所述电极导电层501还通过钝化层301中的通孔302与所述互连金属线201电性连接。其中，所述电极导电层501的材质包括但不限于银或金，所述电极导电层501的形成是为了实现器件的电极引出。
具体的，所述电极导电层501的形成方法包括以下步骤。
步骤一，参考图7所示，在所述基底100上形成一图形化的光刻胶401，所述图形化的光刻胶401中开设有一开口。即，通过在光刻胶401中形成开口以界定出后续需形成的电极导电层501的形成区域。本实施例中，所述光刻胶形成在所述钝化层301上，并且光刻胶中的所述开口还至少部分对应所述钝化层301中的通孔302，从而可通过所述开口，并进一步经由通孔302而使互连金属线201暴露出。
步骤二，可利用电子束蒸发工艺在所述基底100上形成一导电材料层500，所述导电材料层500覆盖所述图形化的光刻胶401，并填充所述开口。
本实施例中，参考图8所示，所述光刻胶401中的开口和所述钝化层300中的通孔302对应，以使互连金属线201暴露在所述开口中。因此，在所述导电材料层500填充所述开口时，所述导电材料层500相应地填充在所述通孔302中，从而使导电材料层500与所述互连金属线201形成接触。
其中，电子束蒸发工艺的镀膜原理为，利用高压电使钨丝线圈产生电子后，利用加速电极将电子加速引出，在通过偏向磁场，将电子束引导到金属靶材上，使其受电子束轰击成为熔融状态。并且，由于在高真空环境下进行，金属的熔点与沸点很接近，变得容易蒸发，从而形成了金属的蒸汽流，金属的蒸汽遇到基底时，就会沉积在基底表面。然而，在电子束中高能电子轰击金属靶材时，金属原子溢出的同时会伴随着X射线的释放。
如上所述，由于所产生的X射线会依次穿透光刻胶401、钝化层301并到达基底100上的栅极介质层，从而会在栅极介质层中激发电子-空穴对，并导致空穴在栅极介质层的缺陷中堆积，形成陷阱电荷，对MOS结构的阈值电压造成不利影响。
步骤三，利用剥离工艺去除所述图形化的光刻胶401，以同时去除所述导电材料层中位于所述图形化的光刻胶上401的部分，并保留所述导电材料层中对应在所述开口中的部分，以构成所述电极导电层501。
应当说明的是，以上所述的仅是电极导电层501的一种形成方法，本领域技术人员也可以根据需要，自行调整所述电极导电层501的形成方法，在此不再详细赘述其他方法。
在步骤S5中，对所述基底100中的所述电极导电层501和所述栅极介质层执行热退火工艺。
即，在依次形成有栅极介质层和电极导电层501之后，继续执行一道热退火工艺。如此，一方面可利用所述热退火工艺消除电极导电层501中的残余应力；另一方面，也可同时利用所述热退火工艺，修复所述栅极介质层中靠近硅衬底界面处的缺陷，例如能够有效降低二氧化硅-硅界面处的陷阱密度，从而起到修复MOS结构阈值电压的作用，以改善MOS结构的阈值电压漂移问题。
本实施例中，所述热退火工艺在例如氮气的气氛中执行。
作为优选的方案，所述热退火工艺的退火温度为400℃～500℃，退火时间为20～40min。本发明的发明人经过在不同的退火温度及退火时间的尝试与测试后，发现热退火工艺对阈值电压的改善效果随着退火温度和退火时间的增加而增加，然而，在实际工业生产中，还应考虑退火温度还与器件中所使用的材料的性质(例如，互连金属线中的采用铝时，铝的熔点仅为660.37℃)，进而过高的退火温度会对这些材料的形成或结构造成不良影响，以及，工业生产中考虑到生产效率，还会尽量缩短退火时间。
故本实施例中，采用NMOS器件为例进行了测试，图10是本实施例中七种条件下的NMOS器件的阈值电压图，参考图10所示。可以看出未形成电极导电层前，NMOS器件的阈值电压在3.5V左右，而形成电极导电层之后，NMOS器件的阈值电压降低至了2.2V左右，远不及初始的3.5V，无法满足工艺需求。进一步的，在电极导电层形成之后，分别采用了几种不同的热退火工艺，例如320℃4h、340℃4h、350℃4h、350℃30min和450℃30min，均能将阈值电压修复至3.0V之上，而其中，450℃，30min的退火条件能够将阈值电压修复至3.3V左右，不仅具有最好的修复效果，还最大限度地节约了时间成本，因此是本实施例中最优的选择。
实施例二
与实施例一的区别在于，本实施例中，在形成钝化层之后不进行第二次热退火工艺，而是直接形成电极导电层，并在形成电极导电层之后执行热退火工艺，以利用最后执行的热退火工艺同时对栅极介质层、钝化层和电极导电层进行优化，并可避免互连金属线过度膨胀而产生凸起的缺陷，以利于后续的封装等工艺。
具体的，本发明的发明人研究发现，当对形成有互连金属线的基底进行多次热退火时，由于互连金属线的金属材质特性，容易因退火温度过高或退火次数过多，导致了其热膨胀的应力以凸起(hillock)的形式释放了出来，进而所述凸起穿透并冲出了电极导电层表面。
为此，本实施例中进一步改进半导体器件的形成方法，取消钝化层形成之后的第二次热退火工艺，而是利用电极导电层形成之后的热退火工艺，同时对钝化层进行致密性改善，如此，即可减少互连金属线的热退火次数，避免互连金属线产生凸起的缺陷。
此外，发明人还在电极导电层形成之后的热退火工艺结束后，对所述钝化层执行了针孔测试(pinhole test)，以检验钝化层的良好性。具体的，采用了50：1BOE(NH4F+HF)溶液，保持刻蚀速率为200A/min，将所述基底置于所述溶液10分钟和20分钟，测试发现所述基底表面并没有异常，即所述钝化层表面没有隐裂等明显的缺陷，从而证明了电极导电层形成之后的热退火工艺对钝化层的结构致密性具有有效提升，而没有带来负面影响。
综上所述，本发明所提供的一种半导体器件的形成方法，在利用电子束蒸发工艺形成电极导电层之后，执行一次热退火工艺，以修复MOS结构中栅极介质层的结构缺陷，从而改善了MOS结构的阈值电压漂移问题；以及，本发明所提供的半导体器件的形成方法还将原有的热退火的工艺与新加入的热退火工艺进行了调整整合，避免了退火总量过大导致互连金属线受热膨胀冲出电极导电层的情况，具有更好的工艺可行性，提高了半导体器件的成品率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些改动和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变动在内。
Claims (6)
1.一种半导体器件的形成方法，其特征在于，包括：
提供一形成有MOS结构的基底，所述MOS结构中的栅极介质层形成在所述基底上；
在所述MOS结构的上方形成一电极导电层，在形成所述电极导电层的过程中会产生X射线，所述X射线穿透至所述栅极介质层上；以及，
在形成所述MOS结构之后，还包括在所述基底上形成一互连金属线，所述互连金属线与MOS结构电性连接；以及，在形成所述电极导电层之后，所述电极导电层与所述互连金属线电性连接；
在形成所述互连金属线之后，并在形成所述电极导电层之前，还包括：
在所述基底上形成一钝化层，所述钝化层覆盖所述MOS结构和所述互连金属线，以及在所述钝化层中还形成有一通孔，所述通孔暴露出至少部分所述互连金属线；在形成所述电极导电层之后，所述电极导电层通过所述通孔与所述互连金属线电性连接；
在所述互连金属线形成之后，以及在所述钝化层形成之前，对所述基底的所述互连金属线执行第一次热退火工艺；
在形成钝化层之后不对所述钝化层进行第二次热退火工艺，直接形成所述电极导电层，并在形成所述电极导电层之后，同时对所述基底中的所述栅极介质层、所述钝化层和所述电极导电层执行热退火工艺。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，利用电子束蒸发工艺形成所述导电层。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电极导电层的形成方法包括：
在所述基底上形成一图形化的光刻胶，所述图形化的光刻胶中开设有一开口；
利用电子束蒸发工艺在所述基底上形成一导电材料层，所述导电材料层覆盖所述图形化的光刻胶，并填充所述开口；
利用剥离工艺去除所述图形化的光刻胶，以同时去除所述导电材料层中位于所述图形化的光刻胶上的部分，并保留所述导电材料层中对应在所述开口中的部分，以构成所述电极导电层。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述互连金属线的材质包括铝或铜。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一次热退火工艺的退火温度为400℃~500℃，退火时间为20min ~40min。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述电极导电层的材质包括银或金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711332296.7A CN108109918B (zh) | 2017-12-13 | 2017-12-13 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711332296.7A CN108109918B (zh) | 2017-12-13 | 2017-12-13 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108109918A CN108109918A (zh) | 2018-06-01 |
| CN108109918B true CN108109918B (zh) | 2021-01-01 |
Family
ID=62215879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711332296.7A Active CN108109918B (zh) | 2017-12-13 | 2017-12-13 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108109918B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128873B (zh) * | 2019-12-30 | 2022-04-22 | 广州粤芯半导体技术有限公司 | 晶圆表面金属合金化处理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426751A (zh) * | 2012-05-14 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105374697A (zh) * | 2014-08-29 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种形成器件正面金属图形的方法 |
| US20170263701A1 (en) * | 2014-12-09 | 2017-09-14 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
-
2017
- 2017-12-13 CN CN201711332296.7A patent/CN108109918B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103426751A (zh) * | 2012-05-14 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105374697A (zh) * | 2014-08-29 | 2016-03-02 | 无锡华润上华半导体有限公司 | 一种形成器件正面金属图形的方法 |
| US20170263701A1 (en) * | 2014-12-09 | 2017-09-14 | Toyoda Gosei Co., Ltd. | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108109918A (zh) | 2018-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102413942B1 (ko) | 그래핀 시트 상의 패시베이션 층의 침착 | |
| JP5400964B2 (ja) | 半導体装置の製造方法 | |
| JP3587019B2 (ja) | 半導体装置の製造方法 | |
| EP3240015B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2011243577A (ja) | 薄膜電池の製造方法および薄膜電池 | |
| CN108109918B (zh) | 半导体器件的形成方法 | |
| TW201532298A (zh) | 使用自對準植入體及覆蓋體之太陽能電池射極區之製備 | |
| KR101692000B1 (ko) | ＳｉＣ 전력 반도체 소자용 열산화막의 제조 방법 및 ＳｉＣ 전력 반도체 소자의 제조 방법 | |
| CN103794549B (zh) | 半导体结构的形成方法 | |
| US3445926A (en) | Production of semiconductor devices by use of ion beam implantation | |
| TWI596662B (zh) | Semiconductor substrate for stroboscopic annealing, annealing substrate, semiconductor device, and method for manufacturing semiconductor device | |
| JP6083404B2 (ja) | 半導体基板の評価方法 | |
| US8946081B2 (en) | Method for cleaning semiconductor substrate | |
| US11239081B2 (en) | Method for preparing ohmic contact electrode of gallium nitride-based device | |
| CN108106890A (zh) | 镍金属硅化物的tem样品的制备方法 | |
| JP2013118242A (ja) | 結晶欠陥検出方法、炭化珪素半導体装置の製造方法 | |
| CN104078413B (zh) | 接触孔的制造方法 | |
| JPS628512B2 (zh) | ||
| JP6268767B2 (ja) | 半導体装置の製造方法 | |
| JPH0917867A (ja) | 半導体装置におけるコンタクト部の形成方法 | |
| KR102421173B1 (ko) | 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법 | |
| KR102274716B1 (ko) | 반도체 소자의 콘택 및 반도체 소자의 콘택 형성 방법 | |
| JPS58106825A (ja) | 半導体装置の製造方法 | |
| JPS59114841A (ja) | 半導体装置の製造方法 | |
| JP3950951B2 (ja) | 欠陥性表面応力の緩和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |