CN103426751A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103426751A CN103426751A CN2012101493609A CN201210149360A CN103426751A CN 103426751 A CN103426751 A CN 103426751A CN 2012101493609 A CN2012101493609 A CN 2012101493609A CN 201210149360 A CN201210149360 A CN 201210149360A CN 103426751 A CN103426751 A CN 103426751A
- Authority
- CN
- China
- Prior art keywords
- annealing
- layer
- medium layer
- formation method
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有半导体器件;在半导体衬底上形成第一介质层,所述第一介质层覆盖所述半导体器件,所述第一介质层中形成有与半导体器件相连的插塞;在第一介质层和插塞表面形成第二介质层;在第二介质层中形成暴露插塞表面的开口;在形成所述开口后,对所述半导体衬底进行第一退火;在进行所述第一退火后,在所述开口中填充满金属,形成第一金属互连层。在形成第一金属互连层之前,进行第一退火,减小半导体衬底上各材料之间的内应力,在形成第一金属互连层之后,减小了内应力的叠加效应。
Description
技术领域
本发明涉及半导体制作领域,特别涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的进步,集成电路期间的尺寸变得越来越小,当集成电路的集成度增加时,芯片表面无法提供足够面积来制作所需的互连线。因此,目前超大规模集成电路的结构大都采用多层堆叠的金属互连结构。
在多层堆叠的金属互连结构中,每一层金属互连层都包括若干条金属互连线,位于同一层的金属互连线之间利用介质材料相隔离,位于不同层的金属互连线之间也利用介质材料相隔离,不同层的金属互连线之间通过导电插塞相连接。由于金属互连层和介质材料的热膨胀系数差异很大,因此,当多层堆叠的金属互连结构所处的环境温度产生较大的变化时,金属互连线与介质材料所受到的热内应力差异也非常的大,使得多层堆叠的金属互连结构产生内应力迁移(Stress Migration,SM),会使得晶圆产生形变,严重时使得半导体器件的失效。
更多关于半导体结构的形成方法请参考公开号为“US2006/0055060A1”的美国专利。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法,减小半导体结构中的内应力。
为解决上述问题,本发明提供了一种半导体结构的形成方法,包括:
提供半导体衬底,所述半导体衬底上形成有半导体器件;
在半导体衬底上形成第一介质层,所述第一介质层覆盖所述半导体器件,所述第一介质层中形成有与半导体器件相连的插塞;
在第一介质层和插塞表面形成第二介质层;
在第二介质层中形成暴露插塞表面的开口;
在形成所述开口后,对所述半导体衬底进行第一退火;
在进行所述第一退火后,在所述开口中填充满金属,形成第一金属互连层。
可选的,所述第一退火的温度为180~220摄氏度,退火时热处理时间为80~150秒,退火后冷处理时间为20~60秒。
可选的,所述第一退火是采用的气体包括氮气、氢气和氦气。
可选的,所述氮气的流量为80~120slm,所述氢气的流量为2~8slm,所述氦气的流量为0.5~2slm。
可选的,所述第一介质层和第二介质层之间还形成有阻挡层,所述开口贯穿所述阻挡层。
可选的,所述阻挡层的材料为氮化硅。
可选的,所述在开口中填充满金属之前,还包括:在开口的侧壁和底部形成扩散阻挡层,在扩散阻挡层表面形成铜种子层。
可选的,所述扩散阻挡层的材料为钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。
可选的,所述金属的材料为铜。
可选的,在所述开口中填充满金属之后,还包括:对所述半导体衬底进行第二退火。
可选的,所述第二退火的温度为200~250摄氏度,退火时间为80~100秒。
与现有技术相比,本发明技术方案具有以下优点:
在第二介质层和阻挡层中形成开口后,在形成第一金属互连层之前,对所述半导体衬底进行第一退火,在进行第一退火时,第一介质层中的插塞会发生横向和纵向的膨胀,由于插塞的上表面为开口,不存在介质材料的压力,而插塞的两侧表面和下表面存在其他材料的压力,使得插塞的膨胀向开口方向转移,从而使得第一介质层和栅极结构与插塞之间的内应力得以转移,使得第一介质层和栅极结构与插塞之间的内应力得到释放,而插塞的上表面不存在任何材料,所以不会产生内应力的累积,第一退火后,再形成第一金属互连层时,由于半导体衬底上的各材料之间的内应力提前得到释放,减小了内应力的叠加效应,从而使得形成第一金属互连层后半导体衬底上各材料之间的整体内应力得以减小;第一介质层中具有插塞和栅极结构,材料相对复杂,材料间的内应力较大,在形成第一金属互连层之前,对所述半导体衬底进行第一退火,使得内应力的释放效果最佳,后续内应力的叠加效应最小。
所述第一退火的温度为180~220摄氏度,退火时热处理时间为80~150秒,退火后冷处理时间为20~60秒,使得内应力的释放的效果最佳。
附图说明
图1为本发明实施例半导体结构的形成方法的流程示意图;
图2~图6为本发明半导体结构的形成过程的剖面结构示意图。
具体实施方式
发明人在后段金属互连工艺的过程中发现,在对晶圆进行处理时物理气相沉积设备的背压(Backside Pressure BSK)经常发生偏移,特别是在顶层金属互连工艺中,会发生背压突然变小的现象,背压的大小反应物理气相沉积设备中的电吸力卡盘对于晶圆背面的位置的控制情况(正常一般在7~9Torr),背压的值越小,说明电吸力卡盘对于晶圆的位置控制情况越差,在小于一定的设定值(一般为5Torr)之后,晶圆在腔体内就会发生倾斜,当背压的值偏离允许的值时就需要对晶圆进行返工,由此很可能导致破片的发生。发明人进一步研究发现,这种背压偏离的现象是晶圆的内应力带来的,晶圆的内应力变化会导致晶圆发生一定的形变量,从而直接影响背压的大小。在多层金属互连工艺中,每层金属互连工艺时,内压力的值均会有所变化,发明人进一步研究发现,第一层金属互连工艺后内应力的偏离最大,第一金属互连工艺后晶圆的形变量相对于后续的金属互连工艺后晶圆的形变量较大,因此尽可能的减小第一层金属互连工艺时晶圆上各材料之间的内应力以减小对后续工艺的影响变得至关重要。
为解决上述问题,发明人提出一种半导体结构的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有半导体器件;在半导体衬底上形成第一介质层,所述第一介质层覆盖所述半导体器件,所述第一介质层中形成有与半导体器件相连的插塞;在第一介质层和插塞表面形成第二介质层;在第二介质层中形成暴露插塞表面的开口;在形成所述开口后,对所述半导体衬底进行第一退火;在进行所述第一退火后,在所述开口中填充满金属,形成第一金属互连层。在形成第一金属互连层之前,进行第一退火,减小半导体衬底上各材料之间的内应力,在形成第一金属互连层之后,减小了内应力的叠加效应。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图1,图1为本发明实施例半导体结构的形成方法的流程示意图,包括:
步骤S201,提供半导体衬底,所述半导体衬底上形成有半导体器件;
步骤S202,在半导体衬底上形成第一介质层,所述第一介质层覆盖所述半导体器件,所述第一介质层中形成有与半导体器件相连的插塞;
步骤S203,在第一介质层和插塞表面形成第二介质层;
步骤S204,在第二介质层中形成暴露插塞表面的开口;
步骤S205,在形成所述开口后,对所述半导体衬底进行第一退火;
步骤S206,在进行所述第一退火后,在所述开口中填充满金属,形成第一金属互连层。
图2~图6为本发明半导体结构的形成方法的剖面结构示意图。
参考图2,提供半导体衬底300,所述半导体衬底300上形成有半导体器件。
所述基底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。在具体的实施例中所述基底300上形成有半导体器件,例如:晶体管、二极管、电容、电感等。本实施例中以在半导体衬底300上形成的晶体管30作为示例,所述晶体管30为NMOS晶体管或PMOS晶体管,所述晶体管30包括:位于半导体衬底300上的栅极结构302;位于栅极结构302侧壁的侧墙303;位于栅极结构302两侧的半导体衬底300内的浅掺杂区304,位于栅极结构302和侧墙303两侧的半导体衬底300内的深掺杂区305,深掺杂区305的深度大于浅掺杂区304的深度。
参考图3,在半导体衬底上300形成第一介质层307,所述第一介质层307覆盖所述半导体器件(晶体管30),所述第一介质层307中形成有与半导体器件相连的插塞306。
所述第一介质层307的材料为氧化硅或氮化硅或者氮氧化硅。
本实施例中,所述插塞306与晶体管30的连接方式仅作为示例,而不应限制本发明的保护范围。
所述插塞306的材料为铝、钨、或者铜。所述插塞306的侧壁和底部表面还形成有扩散阻挡层(图中未示出),防止金属扩散到第一介质层307中。
参考图4,在所述第一介质层307和插塞306表面形成阻挡层308;在阻挡层308表面形成第二介质层309。
所述阻挡层308的材料为氮化硅。
所述第二介质层309的材料为低K介电材料等。
参考图5,在所述第二介质层309和阻挡层308中形成开口310,所述开口310贯穿所述第二介质层309和阻挡层308,暴露出插塞306表面;在形成所述开口310后,对所述半导体衬底300进行第一退火。
所述开口310还包括直接暴露第一介质层307的开口。
在第二介质层309和阻挡层308中形成开口310后,在形成第一金属互连层之前,对所述半导体衬底300进行第一退火,提前释放半导体衬底300上各材料(包括金属、多晶硅、介质材料等)之间的内应力。插塞306(金属)相对于栅极结构、第一介质层307和第二介质层309具有大的热膨胀系数,在进行第一退火时,插塞306会发生横向和纵向的膨胀,由于插塞306的上表面为开口310,不存在介质材料的压力,而插塞306的两侧表面和下表面存在其他材料的压力,使得插塞306的膨胀向开口方向转移,使得第一介质层307和栅极结构与插塞之间的内应力得以转移,第一介质层307和栅极结构与插塞之间的内应力得以释放,而插塞的上表面不存在任何材料,所以不会产生内应力的累积,第一退火后,再形成第一金属互连层时,由于半导体衬底上的各材料之间的内应力提前得到释放,减小了内应力的叠加效应,从而使得形成第一金属互连层后半导体衬底上各材料之间的整体内应力得以减小;第一介质层307中具有插塞和栅极结构,材料相对复杂,材料间的内应力较大,在形成第一金属互连层之前,对所述半导体衬底300进行第一退火,使得内应力的释放效果最佳,后续内应力的叠加效应最小。
所述第一退火的温度为180~220摄氏度,退火时热处理时间为80~150秒,退火后冷处理时间为20~60秒,使得内应力的释放的效果最佳。
所述第一退火是采用的气体包括氮气、氢气和氦气,所述氢气的作用是与晶圆表面可能留有的氧气进行反应,使其变成水,保护其晶圆表面在退火过程中不会氧化;所述氮气是用来保护氢气不会外流至腔室外,同时使得外界的水汽杂质不干扰腔室内的退火制程;所述氦气是用来增加气体对流,用来作为介质导热,加热晶圆。
所述氮气的流量为80~120slm(Standard liter per minute),所述氢气的流量为2~8slm,所述氦气的流量为0.5~2slm,使得上述效果最佳。
参考图6,在进行第一退火后,在所述开口310(图5所示)中填充满金属,形成第一金属互连层311。
在所述开口310中填充满金属之前,还包括:在开口的侧壁和底部形成扩散阻挡层(图中未示出),在扩散阻挡层表面形成铜种子层(图中未示出)。
所述扩散阻挡层的材料为钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。
所述金属的材料为铜,所述金属的填充工艺为电镀。
在所述开口中填充满金属之后,还包括:对所述半导体衬底进行第二退火。
所述第二退火的温度为200~250摄氏度,退火时间为80~100秒。
综上,本发明实施例提供的半导体结构的形成方法,在第一介质层和阻挡层中形成开口后,在形成第一金属互连层之前,对所述半导体衬底进行第一退火,在进行第一退火时,插塞会发生横向和纵向的膨胀,由于插塞的上表面为开口,不存在介质材料的压力,而插塞的两侧表面和下表面存在其他材料的压力,使得插塞的膨胀向开口方向转移,从而使得第一介质层和栅极结构与插塞之间的内应力得以转移,使得第一介质层和栅极结构与插塞之间的内应力得到释放,而插塞的上表面不存在任何材料,所以不会产生内应力的累积,第一退火后,再形成第一金属互连层时,由于半导体衬底上的各材料之间的内应力提前得到释放,减小了内应力的叠加效应,从而使得形成第一金属互连层后半导体衬底上各材料之间的整体内应力得以减小;第一介质层中具有插塞和栅极结构,材料相对复杂,材料间的内应力较大,在形成第一金属互连层之前,对所述半导体衬底进行第一退火,使得内应力的释放效果最佳,后续内应力的叠加效应最小。
所述第一退火的温度为180~220摄氏度,退火时热处理时间为80~150秒,退火后冷处理时间为20~60秒,使得内应力的释放的效果最佳。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (11)
1.一种半导体结构的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有半导体器件;
在半导体衬底上形成第一介质层,所述第一介质层覆盖所述半导体器件,所述第一介质层中形成有与半导体器件相连的插塞;
在第一介质层和插塞表面形成第二介质层;
在第二介质层中形成暴露插塞表面的开口;
在形成所述开口后,对所述半导体衬底进行第一退火;
在进行所述第一退火后,在所述开口中填充满金属,形成第一金属互连层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一退火的温度为180~220摄氏度,退火时热处理时间为80~150秒,退火后冷处理时间为20~60秒。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第一退火是采用的气体包括氮气、氢气和氦气。
4.如权利要求3所述的半导体结构的形成方法,其特征在于,所述氮气的流量为80~120slm,所述氢气的流量为2~8slm,所述氦气的流量为0.5~2slm。
5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一介质层和第二介质层之间还形成有阻挡层,所述开口贯穿所述阻挡层。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述阻挡层的材料为氮化硅。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,所述在开口中填充满金属之前,还包括:在开口的侧壁和底部形成扩散阻挡层,在扩散阻挡层表面形成铜种子层。
8.如权利要求7所述的半导体结构的形成方法,其特征在于,所述扩散阻挡层的材料为钛、氮化钛、钽、氮化钽、氮化钨、碳化钨或它们的混合物。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,所述金属的材料为铜。
10.如权利要求1所述的半导体结构的形成方法,其特征在于,在所述开口中填充满金属之后,还包括:对所述半导体衬底进行第二退火。
11.如权利要求10所述的半导体结构的形成方法,其特征在于,所述第二退火的温度为200~250摄氏度,退火时间为80~100秒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149360.9A CN103426751B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210149360.9A CN103426751B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426751A true CN103426751A (zh) | 2013-12-04 |
CN103426751B CN103426751B (zh) | 2018-09-07 |
Family
ID=49651326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210149360.9A Active CN103426751B (zh) | 2012-05-14 | 2012-05-14 | 半导体结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426751B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109918A (zh) * | 2017-12-13 | 2018-06-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6077774A (en) * | 1996-03-29 | 2000-06-20 | Texas Instruments Incorporated | Method of forming ultra-thin and conformal diffusion barriers encapsulating copper |
CN1516264A (zh) * | 2002-12-27 | 2004-07-28 | ����ʿ�뵼������˾ | 在半导体装置中形成金属线的方法 |
US7037825B2 (en) * | 2004-09-06 | 2006-05-02 | United Microelectronics Corp. | Damascene method capable of avoiding copper extrusion |
CN1992199A (zh) * | 2005-12-29 | 2007-07-04 | 美格纳半导体有限会社 | 在图像传感器中形成金属互连的方法 |
CN101197311A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构、半导体器件的制造方法和半导体器件 |
CN101199046A (zh) * | 2005-06-13 | 2008-06-11 | 德克萨斯仪器股份有限公司 | 防止半导体器件中的铜脱层 |
CN101996932A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 形成互连结构的方法 |
CN102054750A (zh) * | 2009-11-02 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN102054747A (zh) * | 2009-11-02 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属层处理方法 |
CN102054757A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 集成电路铜互连结构的制作方法 |
-
2012
- 2012-05-14 CN CN201210149360.9A patent/CN103426751B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6077774A (en) * | 1996-03-29 | 2000-06-20 | Texas Instruments Incorporated | Method of forming ultra-thin and conformal diffusion barriers encapsulating copper |
CN1516264A (zh) * | 2002-12-27 | 2004-07-28 | ����ʿ�뵼������˾ | 在半导体装置中形成金属线的方法 |
US7037825B2 (en) * | 2004-09-06 | 2006-05-02 | United Microelectronics Corp. | Damascene method capable of avoiding copper extrusion |
CN101199046A (zh) * | 2005-06-13 | 2008-06-11 | 德克萨斯仪器股份有限公司 | 防止半导体器件中的铜脱层 |
CN1992199A (zh) * | 2005-12-29 | 2007-07-04 | 美格纳半导体有限会社 | 在图像传感器中形成金属互连的方法 |
CN101197311A (zh) * | 2006-12-05 | 2008-06-11 | 中芯国际集成电路制造(上海)有限公司 | 金属连接结构、半导体器件的制造方法和半导体器件 |
CN101996932A (zh) * | 2009-08-20 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 形成互连结构的方法 |
CN102054750A (zh) * | 2009-11-02 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN102054747A (zh) * | 2009-11-02 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 金属层处理方法 |
CN102054757A (zh) * | 2009-11-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 集成电路铜互连结构的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108109918A (zh) * | 2017-12-13 | 2018-06-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
CN108109918B (zh) * | 2017-12-13 | 2021-01-01 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103426751B (zh) | 2018-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8399936B2 (en) | Through substrate via semiconductor components | |
US10297583B2 (en) | Semiconductor device package and methods of packaging thereof | |
Lin et al. | High density 3D integration using CMOS foundry technologies for 28 nm node and beyond | |
US11996283B2 (en) | Method for metal gate surface clean | |
US20130264676A1 (en) | Semiconductor package with through silicon via interconnect and method for fabricating the same | |
US10847442B2 (en) | Interconnect assemblies with through-silicon vias and stress-relief features | |
US8227840B2 (en) | Integrated circuit device and method of forming the same | |
TW201505154A (zh) | 半導體裝置結構與其製法 | |
US20150303108A1 (en) | Method for forming semiconductor device | |
US7723204B2 (en) | Semiconductor device with a multi-plate isolation structure | |
TW201340282A (zh) | 矽通孔結構及其製造方法 | |
US10312181B2 (en) | Advanced through substrate via metallization in three dimensional semiconductor integration | |
US20120032339A1 (en) | Integrated circuit structure with through via for heat evacuating | |
US20100090219A1 (en) | Method for fabrication of semiconductor device | |
US8822336B2 (en) | Through-silicon via forming method | |
US10068899B2 (en) | IC structure on two sides of substrate and method of forming | |
CN103378028B (zh) | 具有应力保护结构的半导体结构与其形成方法 | |
CN103426751A (zh) | 半导体结构的形成方法 | |
US20230064032A1 (en) | Exothermic reactive bonding for semiconductor die assemblies and associated systems and methods | |
US20220319958A1 (en) | Semiconductor structure, manufacturing method of semiconductor structure and stacked structure | |
WO2023272785A1 (zh) | 一种半导体器件及其制作方法 | |
KR20230090983A (ko) | 관통 비아 구조체 | |
US10811315B2 (en) | Method for producing a through semiconductor via connection | |
CN111199931B (zh) | 半导体装置及其制造方法 | |
US20180108567A1 (en) | Semiconductor device and a method for forming a semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |