CN108075774B - 相位调整电路、控制方法与测量方法 - Google Patents

相位调整电路、控制方法与测量方法 Download PDF

Info

Publication number
CN108075774B
CN108075774B CN201610996946.7A CN201610996946A CN108075774B CN 108075774 B CN108075774 B CN 108075774B CN 201610996946 A CN201610996946 A CN 201610996946A CN 108075774 B CN108075774 B CN 108075774B
Authority
CN
China
Prior art keywords
phase
input pair
signal
switch
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610996946.7A
Other languages
English (en)
Other versions
CN108075774A (zh
Inventor
陈建文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201610996946.7A priority Critical patent/CN108075774B/zh
Priority to CN202110191723.4A priority patent/CN113014252B/zh
Publication of CN108075774A publication Critical patent/CN108075774A/zh
Application granted granted Critical
Publication of CN108075774B publication Critical patent/CN108075774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Manipulation Of Pulses (AREA)
  • Measuring Phase Differences (AREA)

Abstract

相位调整电路、控制方法与测量方法,其中控制方法,适用于相位内插器,相位内插器用以基于电流分配比例产生输出信号。控制方法包含:自相位内插器选择第一输入对以及第二输入对;使关联于电流分配比例的多个电流按序地自流经该第一输入对被切换至流经该第二输入对,以调整输出信号的相位对应至第一相位区间;以及在所述多个电流皆流经第二输入对后,自相位内插器选择第二输入对与第三输入对,再调整电流分配比例以调整输出信号的相位对应至第二相位区间。

Description

相位调整电路、控制方法与测量方法
技术领域
本公开涉及一种集成电路,且特别涉及相位旋转器与其控制方法以及相位内插器的测量方法。
背景技术
于现有的技术中,相位内插器常设置以根据至少一时脉信号以及一电流分配比例决定输出信号的相位。前述的电流分配比例通常通过多个开关决定。然而,于现有的做法中,在多个开关切换的过程中,会对输出信号的上升或下降边缘造成脉冲,而降低输出信号于相位切换的平顺度与准确度。此外,当输出信号的相位切换间距较小时,上述的脉冲会使得输出信号的相位变化较难被测量。
发明内容
为了解决上述问题,本公开的一实施方式提供一种控制方法,适用于相位内插器,此相位内插器用以基于电流分配比例产生输出信号,且控制方法包含:自相位内插器选择第一输入对以及第二输入对;使关联于电流分配比例的多个电流按序地自流经第一输入对被切换至流经第二输入对,以调整输出信号的相位对应至第一相位区间;以及在所述电流皆流经第二输入对后,自该相位内插器选择第二输入对与第三输入对,再调整电流分配比例以调整输出信号的相位对应至第二相位区间,其中第一相位区间与第二相位区间为连续的。
本公开的又一实施方式提供一种相位调整电路,其包含相位内插器以及相位旋转器。相位内插器用以基于电流分配比例产生输出信号,并包含多个输入对。相位旋转器用以自所述输入对选出第一输入对与第二输入对。其中相位旋转器还用以关联于该电流分配比例的多个电流按序地自流经第一输入对被切换至流经第二输入对,以调整输出信号的相位对应至第一相位区间。在所述电流皆流经该第二输入对后,相位旋转器还用以自多个输入对中选出第二输入对与第三输入对,再调整电流分配比例以调整输出信号的相位对应至第二相位区间,其中第一相位区间与第二相位区间为连续的。
本公开的另一实施方式提供一种测量方法,用以测量相位内插器的输出信号,其中相位内插器用以基于多个时脉信号与至少一电流产生输出信号,且测量方法包含:使相位内插器的电流分配比例于初始比例以及第一比例之间来回切换,以产生第一抖动信号成分,其中相位内插器用以基于电流分配比例决定输出信号的相位;使电流分配比例于初始比例以及第二比例之间来回切换,以产生第二抖动信号成分;测量输出信号,以分析输出信号中关联于第一抖动信号成分的第一相位噪声总能量以及关联于第二抖动信号成分的第二相位噪声总能量;以及基于第一相位噪声总能量与第二相位噪声总能量确认相位的一变化是否线性。
附图说明
图1A为根据一些实施例所示出的的相位调整电路的示意图;
图1B为根据一些实施例所示出的的图1A中多个时脉信号的示意图;
图1C为根据一些实施例所示出的的图1A中中的相位内插器的电路示意图;
图2为根据一些实施例所示出的一种控制方法的流程图;
图3为根据一些实施例所示出的的图1C中的多个选择信号与切换信号的多个信号值的切换示意图;
图4A为根据本公开之另一些实施例所示出的的一种相位内插器的示意图;
图4B为根据一些实施例所示出的的一种用于测量图4B中的相位内插器的测量方法的流程图;
图5A为根据一些实施例所示出的的图1C中的多个选择信号与切换信号的多个信号值操作于图4B中的方法下的切换示意图;
图5B为根据本公开一些实施例所示出的对应于图5A的切换模式所测量到的频谱;以及
图5C为根据本公开另一些实施例所示出的的图1C中的多个选择信号与切换信号的多个信号值操作于图4B中的方法的切换示意图。
附图标记说明:
100A:相位调整电路 120、400:相位内插器
100:相位旋转器 SELAb~SELDb:选择信号
SELA~SELD:选择信号 CLKAb~CLKDb:时脉信号
CLKA~CLKD:时脉信号 VO、VO1~VO2:输出信号
VS:切换信号 Ab~Db:下降边缘
A~D:上升边缘 124、420:输出电路
φ1~φ8:相位区间 SWAb~SWDb:开关
122~123、410:输入电路 122A~122D:输入对
SWA~SWb:开关 123A~123D:输入对
SW1~SW2:开关 N2:第二端
N1:第一端 M1~M16:晶体管
126:电流源电路 In:电流
200:控制方法 400A:测量方法
S210~S240:操作 500:频谱
S410~S440:操作 502~503:边频带
501:主要单频 CK:时脉信号
430:切换电路
具体实施方式
参照图1A,相位调整电路100A包含相位旋转器100与相位旋转器120。相位内插器120耦接至相位旋转器100,以接收多个选择信号SELA~SELD以及SELAb~SELDb以及切换信号VS。相位内插器120依据多组时脉信号(CLKA,CLKAb)~(CLKD,CLKDb)产生输出信号VO1与输出信号VO2,其中每组时脉信号之间的相位差约为180度,例如时脉信号CLKA与时脉信号CLKAb之间的相位差约为180度。
于一些实施例中,相位内插器120依据多个选择信号SELA~SELD以及SELAb~SELDb以及切换信号VS调整输出信号VO1与输出信号VO2的相位。于一些实施例中,多个选择信号SELA~SELD以及SELAb~SELDb为二位元码。
参照图1B,于一些实施例中,多个时脉信号CLKA~CLKD彼此之间设置有一相位差,以定义出多个连续的相位区间φ1~φ8。
例如,如图1B所示,时脉信号CLKA的上升边缘A与时脉信号CLKB的上升边缘B之间存在相位区间φ1。时脉信号CLKB的上升边缘B与时脉信号CLKC的上升边缘C之间存在相位区间φ2。时脉信号CLKC的上升边缘C与时脉信号CLKD的上升边缘D之间存在相位区间φ3。时脉信号CLKD的上升边缘D与时脉信号CLKA的下降边缘Ab之间存在相位区间φ4。
时脉信号CLKA的下降边缘Ab与时脉信号CLKB的下降边缘Bb之间存在相位区间φ5。时脉信号CLKB的下降边缘Bb与时脉信号CLKC的下降边缘Cb之间存在相位区间φ6。时脉信号CLKC的下降边缘Cb与时脉信号CLKD的下降边缘Db之间存在相位区间φ7。时脉信号CLKD的下降边缘Db与时脉信号CLKA的上升边缘A之间存在相位区间φ8。
于一些实施例中,相位内插器120可依据多个选择信号SELA~SELD以及SELAb~SELDb以及切换信号VS,调整输出信号VO1与输出信号VO2的相位至多个相位区间φ1~φ8中的对应者。此处的相关操作将参照后述图2进行说明。
参照图1C,于一些实施例中,相位内插器120包含多个输入电路122~123、输出电路124、多个开关SWA~SWD、SWAb~SWDb、SW1~SW2与电流源电路126。
输入电路122包含多个输入对122A~122D,其对应于两组时脉信号(CLKA,CLKAb)与时脉信号(CLKC,CLKCb)。
于一些实施例中,输入对122A包含晶体管M1与晶体管M2。晶体管M1的第一端耦接至输出电路124的第一端N1,晶体管M1的第二端耦接至开关SWA的第一端,且晶体管M1的控制端接收时脉信号CLKA。晶体管M2的第一端耦接至输出电路124的第二端N2,晶体管M2的第二端耦接至开关SWA的第一端,且晶体管M2的控制端接收时脉信号CLKAb。
于一些实施例中,输入对122B包含多个晶体管M3~M4。晶体管M3的第一端耦接至输出电路124的第一端N1,晶体管M3的第二端耦接至开关SWAb的第一端,且晶体管M3的控制端接收时脉信号CLKAb。晶体管M4的第一端耦接至输出电路124的第二端N2,晶体管M4的第二端耦接至开关SWAb的第一端,且晶体管M4的控制端接收时脉信号CLKA。
开关SWA的第二端耦接至多个开关SW1的第一端,且开关SWA的控制端接收选择信号SELA。开关SWA设置以根据选择信号SELA导通,以使电流源电路126所产生的多个电流In流经输入对122A。开关SWAb的第二端耦接至多个开关SW2的第一端,且开关SWAb的控制端接收选择信号SELAb。开关SWAb设置以根据选择信号SELAb导通,以使电流源电路126所产生的多个电流In流经输入对122B。
于一些实施例中,输入对122C包含多个晶体管M5~M6,且输入对122D包含多个晶体管M7~M8。多个晶体管M5~M8、多个开关SWC、SWCb、多个选择信号SELC与SELCb与电流源电路126之间的设置方式类似于前述于输入对122A~122B的设置方式,故于此不再重复赘述。
于一些实施例中,输入电路123包含多个输入对123A~123D,并设置以对应于两组时脉信号(CLKB,CLKBb)与时脉信号(CLKD,CLKDb)。
于一些实施例中,输入对123A包含多个晶体管M9~M10,输入对123B包含多个晶体管M11~M12,输入对123C包含多个晶体管M13~M14,且输入对123D包含多个晶体管M15~M16。其中,多个晶体管M9~M16、多个开关SWB、SWBb、SWD与SWDb、多个选择信号SELB、SELBb、SELD与SELDb以及电流源电路126之间的设置方式类似于前述的输入电路122的设置方式,故于此不再重复赘述。
于一些实施例中,输出电路124操作为一负载。输出电路124的第一端N1设置以产生输出信号VO1,且输出电路124的第二端N2设置以产生输出信号VO2。于一些实施例中,输出电路124设置以提供至少一主动负载至输入电路122与输入电路123。电流源电路126包含多个电流源,以分别产生多个电流In。于一些实施例中,多个电流源可由一或多个电流镜电路实现。
多个开关SW1的第二端与多个开关SW2的第二端分别耦接至电流源电路126的多个电流源。多个开关SW1与SW2的控制端分别接收切换信号VS的多个信号值,以分别根据切换信号VS的多个信号值选择性地导通。例如,当切换信号VS的多个信号值为逻辑值0时,多个开关SW1为导通,且多个SW2被关断。据此,全部的电流In流经输入电路122。或者,当切换信号VS的多个信号值为逻辑值1时,多个开关SW2为导通,且多个开关SW1被关断。据此,全部的电流In流经输入电路123。须注意者,实施例虽以全部电流In流经输入电路122或输入电路123为例,但本公开并不以此为限,亦可设计部分电流In流经输入电路122或输入电路123。于一些实施例中,多个开关SW1与SW2设置以根据决定流经多个输入对122A~122D与123A~123D的电流分配比例。
通过上述设置方式,相位内插器120可根据多个选择信号SELA~SELD以及SELAb~SELDb与上述电流分配比例调整输出信号VO1与输出信号VO2的相位。例如,当选择信号SELA与选择信号SELB为逻辑1时,代表输入对122A与输入对123被选中,相位内插器120将输出信号VO1与输出信号VO2的相位调整至相位区间φ1。
上述相位内插器120的设置方式仅为示例。各种类型的相位内插器120皆为本公开所涵盖的范围。
参照图2与图3,图1A的相位旋转器100的操作将搭配图2的控制方法200以及图3的信号状态一并进行描述。于一些实施例中,控制方法200包含多个操作S210、S220、S230以及S240。
于操作S210中,相位旋转器100输出具有逻辑值1的多个选择信号SELA以及SELB,并输出具有逻辑值0的多个选择信号SELC~SELD以及SELAb~SELDb。于此条件下,开关SWA与开关SWB被导通,且多个开关SWC、SWD以及SWAb~SWDb被关断。据此,多个输入对122A与123A被选取,且输出信号VO1与VO2的相位的起始区间被决定为相位区间φ1。
于操作S220中,相位旋转器100按序将控制信号VS的多个信号值由多个逻辑值0切换至多个逻辑值1,以使相位内插器120响应于多个时脉信号CLKA与CLKB决定多个输出信号VO1与VO2的相位。
以图1C的示例而言,如先前所述,当切换信号VS的信号值为逻辑0时,对应的开关SW1为导通,且对应的开关SW2为关断。反之,当切换信号VS的信号值为逻辑1时,对应的开关SW1为关断,且对应的开关SW2为导通。当切换信号VS的多个信号值皆为逻辑值0时,所有的开关SW1会导通,且所有的开关SW2会关断。于此条件下,全部的电流In会经由导通的开关SWA流经至输入对122A。据此,多个输出信号VO1与VO2的相位会被调整为约对应于时脉信号CLKA的相位。当切换信号VS的多个信号值由多个逻辑值0按序地被切换至多个逻辑值1时,多个开关SW1会按序关断,且多个开关SW2会按序导通。于此条件下,多个电流In会按序变为经由开关SWB流经至输入对123A。据此,多个输出信号VO1与VO2的相位被调整而朝向时脉信号CLKB的相位。当所有的开关SW2被导通以及所有的开关SW1被关闭时,全部的电流In会流经输入对123A。于此条件下,多个输出信号VO1与VO2的相位被调整以约对应于时脉信号CLKB的相位。
等效而言,通过操作S210与S220,相位内插器120于相位区间φ1之间依据不同的电流分配比例来决定多个输出信号VO1~VO2的相位。
继续参照图2,于操作S230中,当全部的电流In流经输入对123A后,相位旋转器100输出具有逻辑值0的选择信号SELA以及具有逻辑值1的选择信号SELC,以使多个输出信号VO1与VO2的相位被设置以对应至相位区间φ2。于操作S240中,相位旋转器100按序将切换信号VS的多个信号值由多个逻辑值1切换至多个逻辑值0,以使相位内插器120响应于多个时脉信号CLKB与CLKC决定多个输出信号VO1与VO2的相位。
示例而言,如图3所示,当相位区间φ1被切换至相位区间φ2时,切换信号VS的多个信号值会先停留于多个逻辑值1。如此一来,全部的电流In会延续流经输入电路123。接着,相位旋转器100才输出具有逻辑值1的选择信号SELC,以导通开关SWC。同时,相位旋转器100输出具有逻辑值0的选择信号SELA,以关断开关SWA。接着,相位旋转器100按序将切换信号VS的多个信号值由多个逻辑值1切换至多个逻辑值0。于此条件下,多个电流In会按序被切换为经由导通的开关SWC流经至输入对122C。据此,多个输出信号VO1与VO2的相位被调整而朝向时脉信号CLKC的相位。当所有的开关SW1被导通以及所有的开关SW2被关闭时,全部的电流In会流至输入对122C。于此条件下,多个输出信号VO1与VO2的相位被调整以约对应于时脉信号CLKC的相位。通过上述操作,等效而言,相位旋转器100于相位区间φ2之间依据不同的电流分配比例来决定多个输出信号VO1~VO2的相位。
于一些相关技术中,当输出信号的相位被旋转时,相位内插器被设置在控制电流分配比例的多个开关(例如为开关SW1与SW2)被切换时,同时选择相应的输入对。如此一来,在多个开关同时切换的暂态过程中,关联于电流分配比例的多个电流(例如为电流In)会流经未被选择的输入对,而对输出信号的上升或下降边缘造成脉冲。如此一来,输出信号的边缘切换的平顺度会被降低。
相较于上述相关技术,通过控制方法200的操作,在输出信号VO1或VO2的相位欲被旋转时,相位内插器120会在决定电流分配比例的多个开关SW1与SW2的切换状态被决定后(亦即全部的开关SW1被设置为导通,且全部的开关SW2为关断;或全部的开关SW1被设置为关断,且全部的开关SW2为导通后),才导通多个开关SELA~SELD或SELAb~SELDb中的一对应者,以选择多个输入对122A~122D或123A~123D中的一对应者,以完成切换相位区间。如此一来,可降低在多个开关切换以及相位区间的切换过程中对输出信号VO1与VO2的上升或下降边缘的脉冲带来的影响,以改善输出信号VO1与VO2于相位切换的平顺度。
上述仅以连续的相位区间φ1以及相位区间φ2为例说明,但本公开并不仅以此为限。上述操作亦可适用于相位区间φ2~φ8,故于此不再重复赘述。
于一些实施例中,为了提高相位的切换速度,于前述的操作S220中,相位旋转器100设置以依据第一切换步距来按序切换切换信号VS的多个信号值。于一些实施例中,切换步距定义为切换信号VS的多个信号值于每次被切换时所跳动的数字码的量值。例如,如图3所示,于一些实施例中,切换信号VS的多个信号值以温度计码方式被编码,且第一切换步距为32。如图3所示,由于第一切换步距为32,在全部被切换至逻辑值1之前,切换信号VS的多个信号值前一次的编码为”111101111”。
于另一些实施例中,相位旋转器100设置以依据第二切换步距来分批地按序切换切换信号VS的多个信号值,且第二切换步距小于前述的第一切换步距。以先前的例子而言,第二切换步距可改为16,且相位旋转器100可分成两批次来切换切换信号VS的多个信号值。相较于使用较大的切换步距,使用较小的切换步距来分批次地切换切换信号VS,可进一步地降低多个开关切换过程中对输出信号VO1与VO2的上升或下降边缘的脉冲或抖动(jitter)信号成分带来的影响。如此一来,输出信号VO1与VO2于相位切换的平顺度可进一步地被改善。
上述所提及的编码方式、切换信号VS的多个信号值以及切换步距的多个数值仅为示例。各种类型的编码方式与切换步距的各种数值皆为本公开所涵盖的范围。此外,于一些实施例中,在不同的切换步距的设置下,在调整输出信号VO1~VO2的过程中,可暂时停留于具有特定编码的切换信号VS,以降低开关切换时所引起的脉冲。
于一些实施例中,相位旋转器100可由执行控制方法200的一或多个集成电路实现。例如,控制方法200可以状态机的方式实现,且相位旋转器100可由对应前述的状态机的至少一数字电路实现。于又一些实施例中,相位旋转器100可由执行方法200的处理单元实现。于各个实施例中,处理单元可为中央处理器、微控制单元、微处理器、数字信号处理器、特殊应用集成电路或逻辑电路。上述仅为示例,各种可执行控制方法200的相位旋转器100皆为本公开所涵盖的范围。
参照图4A,相位内插器400包含输入电路410、输出电路420以及切换电路430。于一些实施例中,输入电路410包含至少一输入对,其设置以响应于一电流分配比例以及至少一时脉信号CK(例如为图1C中的CLKA~CLKD)产生输出信号VO(例如为图1C中的输出信号VO1或VO2)。于一些实施例中,输入电路410的设置方式类似于图1C中的输入电路122~123。输出电路420耦接输入电路410,并用以协同输入电路410产生输出信号VO。于一些实施例中,输出电路420的设置方式类似于图1C中的输入电路124。
切换电路430耦接于输入电路410以及电流源电路440之间,并用以决定前述的电流分配比例。于一些实施例中,切换电路430的设置方式类似于图1C中的多个开关SW1~SW2以及电流源电路126。例如,如先前所述,当图1C中的切换信号VS中具有逻辑值0的多个信号值越多,流经输入电路122的电流In越多。反之,当具有逻辑值0的多个信号值越少,流经输入电路122的电流In越少。换言之,电流分配比例可由切换信号VS的多个信号值决定。在更进一步的实施例中,切换电路430可还包含多个开关(例如为图1C中的多个开关SWA~SWD、SWAb~SWDb),其用以选择对应的相位区间。
如先前所述,当相位内插器的多个开关同时切换的过程中,会对输出信号的上升或下降边缘造成脉冲。换言之,于一些实施例中,可通过切换电路430中的多个开关的导通状态,而于相位内插器400产生的输出信号中产生抖动信号成分(亦即前述的脉冲)。
参照图4B,测量方法400A包含多个操作S410、S420、S430以及S440。
于操作S410中,使相位内插器400的电流分配比例在初始比例与第一比例之间来回切换,以产生第一抖动信号成分。
于操作S420中,使电流分配比例于初始比例以及第二比例之间来回切换,以产生第二抖动信号成分。
于操作S430中,测量输出信号,以分析输出信号中关联于第一抖动信号成分的第一相位噪声总能量以及关联于第二抖动信号成分的第二相位噪声总能量。
于操作S440中,基于第一相位噪声总能量与第二相位噪声总能量确认输出信号的相位的变化是否线性。
如先前所述,当相位内插器的多个开关同时切换的过程中,会对输出信号的上升或下降边缘造成脉冲。换言之,于一些实施例中,可通过在输出信号上产生抖动信号成分(亦即前述的脉冲),以测量输出信号的相位变化的线性度。于一些实施例中,测量方法400A可用于测量相位内插器400于单一相位区间的相位变化。于另一些实施例中,测量方法400A可用于测量相位内插器400于不同相位区间的相位变化。
为易于理解,以下将以相位内插器400搭配图1C所示的具体电路例子以及图5A说明测量方法400A的操作。以图5A的示例而言,多个选择信号SELA与SELB为逻辑值1,且其他多个选择信号SELC、SELD以及SELAb~SELDb为逻辑值0。据此,输出信号VO1~VO2的相位被对应至单一相位区间φ1。如先前所述,电流分配比例可由切换信号VS的多个信号值决定。于此例中,电流分配比例的初始比例对应至切换信号VS的多个信号值”000000000”(亦可视为切换信号VS的多个初始值),且第一比例对应至切换信号VS的多个信号值”000011111”(亦可视为切换信号VS的多个第一信号值)。因此,于操作S410,切换信号VS的多个信号值由”000000000”与”000011111”之间来回切换,以于输出信号VO1~VO2上产生第一抖动信号成分。
同样地,于此例中,电流分配比例的第二比例对应至切换信号VS的多个信号值”111111111”(亦可视为切换信号VS的多个第二信号值)。于操作S420,切换信号VS的多个信号值由”000000000”与”111111111”之间来回切换,以于输出信号VO1~VO2上产生第二抖动信号成分。
参照图5B,图5B为相位内插器120基于图5A所示的操作所产生的输出信号VO1与/或输出信号VO2的频谱500的示意图。通过频谱分析,可得知第一抖动信号成分以及的能量分布。例如,于一些实施例中,可通过加总频谱500的主要单频(tone)501与其边频带(sideband)502~503的振幅数值,来观察关联于第一抖动信号成分的第一相位噪声总能量。于一些实施例中,相位噪声总能量为于一预定频宽之间内的边频带内谐波频率以及噪声的功率总和与主要单频的功率之间的一比值。于各个实施例中,预定频宽与边频带的范围可依据实际需求调整。
于一些实施例中,当关联于第二抖动信号成分的第二相位噪声总能量大于关联于第一抖动信号成分的第一相位噪声总能量时,可判定输出信号VO1~VO2的相位变化为线性。以图1C的示例而言,多个开关SW1~SW2于操作S420中被切换的数量多于其在于操作S410中被切换的数量。相应地,于多个开关SW1~SW2切换过程中所产生的脉冲亦会较多。因此,若输出信号VO1~VO2的相位变化为线性的,第二相位噪声总能量理论上应大于第一抖动信号成分。据此,通过图5B的频谱分析方式,可测量关联于第一抖动信号成分的第一相位噪声总能量以及关联于第二抖动信号成分的第二相位噪声总能量,以可判定输出信号VO1~VO2于单一相位区间φ1内的第一比例与第二比例的相位调整是否线性。
于另一些实施例中,测量方法400A可用于测量相位内插器400于不同相位区间的相位变化。为易于理解,以下将以相位内插器400搭配图1C所示的具体电路例子以及图5C说明测量方法400A的操作。以图5C的示例而言,多个选择信号SELA与SELB被切换成逻辑值1(即对应于相位区间φ1)。同时,切换信号VS的多个信号值按序自多个逻辑值0(即初始比例)至多个逻辑值1(即第一比例)之间来回地被切换。等效而言,于操作S410中,输出信号VO1~VO2的相位于相位区间φ1之间不断地被调整,以产生对应的第一抖动信号成分。
于操作S420中,多个选择信号SELA与SELB被切换成逻辑值1(即对应于相位区间φ1)。接着,选择信号SELA还被切换成逻辑值0,且选择信号SELC被切换至逻辑值1(即对应于相位区间φ2)。在对应至相位区间φ1时,切换信号VS的多个信号值按序自多个逻辑值0至多个逻辑值1之间来回地被切换。在对应至相位区间φ2时,切换信号VS的多个信号值按序自多个逻辑值1(即第一比例)至多个逻辑值0(即第二比例)之间来回地被切换。等效而言,于操作S420中,输出信号VO1~VO2的相位于相位区间φ1~φ2之间不断地被调整,以产生对应的第二抖动信号成分。
于一些实施例中,若相位内插器120于不同相位区间的相位变化为线性的,抖动信号成分的总能量应与所对应的相位区间个数成正比。例如,由于前述的第二抖动信号成分对应于相位区间φ1至φ2,且第一抖动信号成分仅对应于单一相位区间φ1,故关联于第二抖动信号成分的第二相位噪声总能量应大于关联于第一抖动信号成分的第一相位噪声总能量。通过类似于图5B的频谱分析,当第二相位噪声总能量大于第一相位噪声总能量时,可判定相位内插器120于相位区间φ1至φ2切换时所产生的输出信号VO1~VO2的相位变化为线性的。反之,若当第二相位噪声总能量小于第一相位噪声总能量时,可判定相位内插器120的相位变化为非线性的。通过反复执行上述操作,可确认相位内插器120于相位区间φ1~φ8切换时的相位变化是否线性。
上述仅以图1C的具体电路说明测量方法400A的操作,但本公开并不以此为限,各种可实施于图4A的相位内插器400的相关电路皆可采用测量方法400A进行测试。
综上所述,本公开所提供的相位旋转器与其控制方法可降低相位内插器的输出信号于相位旋转时的脉冲的影响,以提高相位内插器的输出信号的精准度。另一方面,本公开所提供的测量方法可利用多种切换模式而利用前述脉冲所引入的抖动信号成分,来测量相位旋转间距要求较高(例如,每次相位旋转的间距为皮秒(picosecond)等级)的相位内插器的线性度。
虽然本公开已以实施方式公开如上,然其并非限定本公开,任何本领域技术人员,在不脱离本公开的精神和范围内,当可作各种的变动与润饰,因此本公开的保护范围当视权利要求所界定者为准。

Claims (5)

1.一种控制方法,适用于一相位内插器,该相位内插器用以基于一电流分配比例产生一输出信号,且该控制方法包含:
自该相位内插器选择一第一输入对以及一第二输入对;
使关联于该电流分配比例的多个电流按序地自流经该第一输入对被切换至流经该第二输入对,以调整该输出信号的相位对应至一第一相位区间;以及
在所述多个电流皆流经该第二输入对后,自该相位内插器选择该第二输入对与一第三输入对,再调整该电流分配比例以调整该输出信号的相位对应至一第二相位区间,其中该第一相位区间与该第二相位区间为连续的;
其中选择该第一输入对以及该第二输入对包含:
导通一第一开关,以选择该第一输入对,
其中该第一开关耦接于该第一输入对以及用以产生所述多个电流的一电流源电路之间;以及
导通一第二开关,以选择该第二输入对,
其中该第二开关耦接于该第二输入对以及该电流源电路之间,
其中该第一输入对以及该第二输入对两者用以响应于一第一时脉信号以及一第二时脉信号产生该输出信号,且该第一时脉信号与该第二时脉信号用以定义该第一相位区间。
2.如权利要求1所述的控制方法,其中选择该第二输入对与该第三输入对包含:
在所述多个电流流经该第二输入对后,关断一第一开关并导通一第三开关,以选择该第三输入对,
其中该第一开关耦接于该第一输入对以及该电流源电路之间,且该第三开关耦接于该第三输入对以及该电流源电路之间,
其中该第二输入对以及该第三输入对两者用以响应于该第二时脉信号以及一第三时脉信号产生该输出信号,且该第二时脉信号与该第三时脉信号用以定义该第二相位区间;以及
在该第三开关被导通后,使所述多个电流按序地被切换至流经该第三输入对,以调整该输出信号的相位对应至该第二相位区间。
3.如权利要求1所述的控制方法,其中切换所述多个电流包含:
依据一第一切换步距切换一切换信号的多个信号值,以按序导通多个开关,
其中所述多个开关耦接于一电流源电路与该第一输入对、该第二输入对以及该第三输入对三者之间,且该电流源电路用以产生所述多个电流。
4.如权利要求3所述的控制方法,还包含:
依据一第二切换步距分批次地切换所述多个信号值,其中该第二切换步距小于该第一切换步距。
5.一种相位调整电路,包含:
一相位内插器,用以基于一电流分配比例产生一输出信号,该相位内插器包含多个输入对;以及
一相位旋转器,用以自所述多个输入对选出一第一输入对与一第二输入对,
其中该相位旋转器还用以使关联于该电流分配比例的多个电流按序地自流经该第一输入对被切换至流经该第二输入对,以调整该输出信号的相位对应至一第一相位区间,
其中在所述多个电流流经该第二输入对后,该相位旋转器还用以自所述多个输入对中选出该第二输入对与一第三输入对,再调整该电流分配比例以调整该输出信号的相位对应至一第二相位区间,其中该第一相位区间与该第二相位区间为连续的,其中选出该第一输入对以及该第二输入对包含:导通一第一开关,以选择该第一输入对,其中该第一开关耦接于该第一输入对以及用以产生所述多个电流的一电流源电路之间;以及导通一第二开关,以选择该第二输入对,其中该第二开关耦接于该第二输入对以及该电流源电路之间,其中该第一输入对以及该第二输入对两者用以响应于一第一时脉信号以及一第二时脉信号产生该输出信号,且该第一时脉信号与该第二时脉信号用以定义该第一相位区间。
CN201610996946.7A 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法 Active CN108075774B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610996946.7A CN108075774B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法
CN202110191723.4A CN113014252B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610996946.7A CN108075774B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110191723.4A Division CN113014252B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法

Publications (2)

Publication Number Publication Date
CN108075774A CN108075774A (zh) 2018-05-25
CN108075774B true CN108075774B (zh) 2021-07-20

Family

ID=62154955

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110191723.4A Active CN113014252B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法
CN201610996946.7A Active CN108075774B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110191723.4A Active CN113014252B (zh) 2016-11-11 2016-11-11 相位调整电路、控制方法与测量方法

Country Status (1)

Country Link
CN (2) CN113014252B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854162A (zh) * 2009-03-13 2010-10-06 瑞昱半导体股份有限公司 避免在相位内插电路中时钟切换造成脉冲的方法及装置
CN103036537A (zh) * 2011-10-09 2013-04-10 瑞昱半导体股份有限公司 相位内插器、多相位内插装置及内插时钟的产生方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3827403B2 (ja) * 1997-05-20 2006-09-27 富士通株式会社 電流スイッチ回路及びそれを利用したpll回路
US7702292B2 (en) * 2004-11-26 2010-04-20 St-Ericsson Sa Jitter reduction circuit and frequency synthesizer
US20060133558A1 (en) * 2004-12-20 2006-06-22 Swartz Ronald W Mechanism to aid a phase interpolator in recovering a clock signal
TWI420818B (zh) * 2009-03-10 2013-12-21 Realtek Semiconductor Corp 避免在相位內插電路中時鐘切換造成脈衝的方法及裝置
US8453043B2 (en) * 2010-09-13 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Built-in bit error rate test circuit
TWI456905B (zh) * 2011-11-03 2014-10-11 Ncku Res & Dev Foundation 時脈與資料回復架構及其相位檢測器
CN103107807B (zh) * 2011-11-09 2015-07-08 财团法人成大研究发展基金会 频率与数据回复架构及其相位检测器
US9306729B2 (en) * 2014-01-14 2016-04-05 International Business Machines Corporation Phase interpolator calibration
US9178521B2 (en) * 2014-02-28 2015-11-03 Intel Corporation Fast settling mixed signal phase interpolator with integrated duty cycle correction
US9356588B2 (en) * 2014-06-09 2016-05-31 Qualcomm Incorporated Linearity of phase interpolators using capacitive elements
US9485084B2 (en) * 2014-06-09 2016-11-01 Qualcomm Incorporated Linearity of phase interpolators by combining current coding and size coding
CN104184461B (zh) * 2014-08-20 2017-03-15 上海交通大学 一种小数分频器
US9584304B2 (en) * 2015-03-30 2017-02-28 Global Unichip Corporation Phase interpolator and clock and data recovery circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101854162A (zh) * 2009-03-13 2010-10-06 瑞昱半导体股份有限公司 避免在相位内插电路中时钟切换造成脉冲的方法及装置
CN103036537A (zh) * 2011-10-09 2013-04-10 瑞昱半导体股份有限公司 相位内插器、多相位内插装置及内插时钟的产生方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Sub-Integer Frequency Synthesis Using Phase-Rotating Frequency Dividers";Brian A. Floyd;《IEEE Transactions on Circuits and Systems I: Regular Papers》;20080208;第55卷(第7期);第1823-1833页 *

Also Published As

Publication number Publication date
CN108075774A (zh) 2018-05-25
CN113014252A (zh) 2021-06-22
CN113014252B (zh) 2024-09-03

Similar Documents

Publication Publication Date Title
US7560967B2 (en) Methods and apparatus for improved phase switching and linearity in an analog phase interpolator
US7532053B2 (en) Phase interpolation apparatus, systems, and methods
US20070085612A1 (en) Synthesizer
US8841951B2 (en) Apparatus for controlling duty ratio of signal
US6654916B1 (en) Waveform generator, semiconductor testing device and semiconductor device
US7956785B2 (en) Return to zero digital to analog converter and converting method thereof
US20040164780A1 (en) Variable delay circuit with high resolution
US10187068B2 (en) Phase adjustment circuit, control method, and measurement method
JPWO2008149981A1 (ja) 変調装置及びパルス波生成装置
EP2571175A1 (en) Transmitter
CN108075774B (zh) 相位调整电路、控制方法与测量方法
US7061293B2 (en) Spread spectrum clock generating circuit
US6888389B2 (en) Digital control variable delay circuit which is hardly susceptible to noise
US11953928B2 (en) Electric circuit arrangement to control current generation
WO2008023624A1 (fr) Circuit à retard variable, générateur de synchronisation, et appareil pour tester des semi-conducteurs
US8923466B2 (en) Multi-phase clock switching device and method thereof
KR102442147B1 (ko) 위상 및 주파수 조정 회로
JPH08274602A (ja) 可変遅延回路
US20040174222A1 (en) Phase modulating system
US7050919B1 (en) Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
US11750205B1 (en) Current digital-to-analog converter with distributed reconstruction filtering
US8384464B1 (en) Low jitter clock interpolator
US7023368B1 (en) Digital-to-analog signal converting apparatus and method to extend usable spectrum over Nyquist frequency
EP4213393A1 (en) Timing calibration technique for radio frequency digital-to-analog converter
JP2011015069A (ja) 電流スイッチ回路及びこれを用いたディジタル−アナログ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant