CN108074906A - 包含互连结构的半导体系统及装置封装 - Google Patents

包含互连结构的半导体系统及装置封装 Download PDF

Info

Publication number
CN108074906A
CN108074906A CN201710622347.3A CN201710622347A CN108074906A CN 108074906 A CN108074906 A CN 108074906A CN 201710622347 A CN201710622347 A CN 201710622347A CN 108074906 A CN108074906 A CN 108074906A
Authority
CN
China
Prior art keywords
hole
diameter
glass substrate
interconnection structure
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710622347.3A
Other languages
English (en)
Inventor
陈建桦
李德章
张勇舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108074906A publication Critical patent/CN108074906A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components

Abstract

本发明提供一种半导体装置封装，其包含：半导体芯片；玻璃衬底，其具有面向所述半导体芯片的第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定从所述第一表面贯穿所述玻璃衬底到所述第二表面的孔；互连结构，其安置在所述孔中；及导电凸块，其邻近所述互连结构安置且从所述第二表面突出，其中所述导电凸块及所述互连结构包含相同材料。

Description

包含互连结构的半导体系统及装置封装
技术领域
本发明涉及一种半导体装置封装，且更确切地说涉及一种包含互连结构的半导体装置封装。
背景技术
插入件已用在封装集成电路(IC)中，充当可用以实施三维(3D)或二点五维(2.5D)集成电路或封装上系统(system on package，SoP)平台的微型化印刷电路板(PCB)。硅穿孔(TSV)可在安装在插入件的对置侧上的晶粒之间提供穿过插入件的路由路径。插入件可由玻璃制成。玻璃穿孔(TGV)可形成在玻璃插入件中，以在焊料凸块及半导体芯片安装在插入件的对置侧上时将焊料凸块电连接到半导体芯片。TGV可通过将铜电镀到玻璃衬底的孔中而形成。然而，此电镀制程可能效率低下。另外，在电镀制程期间，尤其当孔的纵横比(即，深度与宽度的比率)大时，可能形成空隙(例如，填充所述孔的材料中的间隙)。因此，需要提供针对以上问题的解决方案。
发明内容
在一些实施例中，根据一个方面，一种半导体装置封装包含：半导体芯片；玻璃衬底，其具有面向所述半导体芯片的第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定从所述第一表面贯穿所述玻璃衬底到所述第二表面的孔；互连结构，其安置在所述孔中；及导电凸块，其邻近所述互连结构安置且从所述第二表面突出，其中所述导电凸块及所述互连结构包含相同的材料。
在一些实施例中，根据另一方面，一种半导体装置封装包含：玻璃衬底，其具有第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定贯穿所述玻璃衬底的孔且包括在所述第一表面上的具有第一直径的第一开口及在所述第二表面上的具有第二直径的第二开口；及互连结构，其安置在所述孔中，其中所述第二直径大于所述第一直径。
在一些实施例中，根据另一方面，一种用于形成互连结构的系统包含：衬底，其界定形成在所述衬底的表面中的多个孔；及注入装置，其安置在所述衬底上方，所述注入装置包含：槽，其经配置以装载有导电材料；泵送头，其邻近所述槽的顶部安置；及填充头，其邻近所述槽的底部安置且经配置以填充所述多个孔的选定孔以形成互连结构，其中所述泵送头经配置以将气体泵送到所述槽中且借此将所述导电材料推入所述选定孔中。
附图说明
当结合随附图式阅读时，自以下详细描述最佳地理解本发明的一些实施例的方面。应注意，图式中所描绘的对象及组件的各种特征可能未必按比例绘制。图式中所描绘的各种对象及组件的一些尺寸可出于提供用于论述的适用实例的目的而任意增大或减小。
图1为根据一些实施例的说明半导体装置封装的剖视图。
图2为根据一些实施例的说明互连结构及导电凸块的图。
图3为根据一些实施例的说明互连结构及导电凸块的图。
图4为根据一些实施例的说明互连结构及导电凸块的图。
图5为根据一些实施例的说明形成半导体装置封装的方法的流程图。
图6为根据一些实施例的说明具有多个孔的玻璃衬底的图。
图7为根据一些实施例的说明图案化在玻璃衬底上的抗蚀剂层的图。
图8为根据一些实施例的说明玻璃衬底的粘接层及粘接到所述粘接层的载体的图。
图9为根据一些实施例的说明薄化玻璃衬底的图。
图10为根据一些实施例的说明形成在玻璃衬底上的多个无源装置的图。
图11为根据一些实施例的说明形成在玻璃衬底上的集成无源装置结构的图。
图12为根据一些实施例的说明附接在集成无源装置结构上的半导体芯片的图。
图13为根据一些实施例的说明安置在半导体芯片上的绝缘模制化合物的图。
图14为根据一些实施例的说明注入装置的图。
图15为根据一些实施例的说明注入装置的图。
具体实施方式
以下揭露内容提供用于实施本文中所描述的目标物的不同特征的许多不同实施例或实例。下文出于解释性目的描述组件的具体实例及组件的布置。所描述的组件及组件的布置是实例，且并不旨在为限制性的。举例来说，在以下描述中对第一特征形成在第二特征上方或之上的描述可指代第一特征与第二特征直接接触而形成的实施例，且还可指代额外特征可形成或安置在第一特征与第二特征之间以使得第一特征与第二特征可不直接接触的实施例。另外，参考数字及/或字母可在下文提供的各种实例中重复。此重复是出于论述的目的，且意在促进简单性及清晰度，而其自身并不指示所论述的各种实施例及/或配置之间的关系。
下文详细论述本发明的实施例。然而，应了解，本发明的目标物可在广泛多种情形下实施。所论述具体实施例仅为说明性的，且并不限制本发明的范围。
此外，诸如“下方”、“以下”、“下部”、“以上”、“上部”、“高于”、“左”、“右”及其类似者的空间相对术语可在本文中为便于描述用于描述图式中所说明的一个组件或特征相对另外一或多个组件或特征的关系。除图式中所描绘的定向以外，空间相对术语旨在涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(例如，旋转90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地予以解释。应理解，当组件被称作“连接到”或“耦接到”另一组件时，其可直接连接到或耦接到所述另一组件，或所述连接的或耦接的组件之间可存在介入组件。
图1为根据一些实施例的说明半导体装置封装100的一部分的剖视图。装置封装100为3D或2.5D封装上系统(SoP)总成。半导体装置封装100包含玻璃衬底102、集成无源装置(IPD)结构104及半导体芯片106。玻璃衬底102具有面向半导体芯片106的第一表面108及与第一表面108对置的第二表面110。IPD结构104安置在玻璃衬底102与半导体芯片106之间。至少一个孔112是由玻璃衬底102界定。具体来说，孔112从第一表面108贯穿玻璃衬底102到第二表面110。互连结构114安置在孔112中。可与互连结构114相连的导电凸块116从玻璃衬底102突出(例如，导电凸块116邻近互连结构114安置且从玻璃衬底102的第二表面110突出)。根据一些实施例，导电凸块116连续地连接到互连结构114。举例来说，导电凸块116与互连结构114可彼此一体地形成为单体结构。导电凸块116及互连结构114可由相同材料或类似材料构成。举例来说，导电凸块116及互连结构114的材料可包含锡(Sn)或锡(Sn)与银(Ag)的合金。导电凸块116及互连结构114的材料可包含磁材料。在一些实施例中，玻璃衬底102可置换为硅、SiO2及/或其它硅基衬底。
IPD结构104安置在玻璃衬底102的第一表面108上。半导体芯片106安置在IPD结构104上。根据一些实施例，至少一个接合线118经布置以电连接半导体芯片106与IPD结构104。一些实施例不包含接合线118，且电连接可改为经由倒装芯片实施而作出。举例来说，IPD结构104可包含高密度沟槽电容器、金属-绝缘体-金属(MIM)电容器、电阻器、高Q电感器、PIN二极管或曾纳(Zener)二极管。此类装置及组件及半导体芯片106可集成在一个封装中，此可帮助增大系统的功能可靠度。
根据一些实施例，孔112具有第一开口120(其具有由第一表面108界定的第一直径D1)及第二开口122(其具有由第二表面110界定的第二直径D2)，且第二直径D2大于第一直径D1。举例来说，D2可比D1的约1.1倍大，或比D1的约1.2倍大。另外，孔112的直径沿着从第二开口122到第一开口120的方向逐渐减小或单调减小。然而，并非所有实施例展现此特征。根据一些实施例，第二直径D2可实质上等于第一直径D1。虽然图1中所描绘的及本文中所描述的孔在截面形状上大致为圆形，但在其它实施例中，所述孔不必为圆形，且可为例如任何椭圆或多边形形状。此外，虽然此处使用术语“直径”，但对于孔并非圆形的实施例，术语“宽度”或“最大宽度”可在适当时取代“直径”。
根据一些实施例，孔112具有所测量的从第一开口120到第二开口122的深度D3，且深度D3与第二直径D2的比率介于约5到约50的范围内。孔112的此纵横比与其它TGV相比相对较大。
另外，根据一些实施例，导电凸块116的最大宽度大于第二直径D2。具体来说，当导电凸块116从玻璃衬底102的第二表面110突出时，导电凸块116具有与第二表面110直接接触且粘接的平坦表面126，且平坦表面126具有大于第二直径D2的宽度W。视实际实施方案而定，宽度W可为导电凸块116的最大宽度。
孔112可经填充以形成互连结构114。根据一些实施例，互连结构114与孔112的内表面124直接接触且粘接。通过使用下文所描述的TGV形成方法以填充孔112从而形成互连结构114，可填充孔112，且空隙形成在互连结构114中的机会会减小。因此，与通过电镀制程形成的其它TGV的可靠度相比，本文中所描述的TGV的可靠度及TGV形成制程的可靠度得以改良。
图2为根据一些实施例的说明互连结构202及导电凸块204的图。在所描绘的实施例中，由玻璃衬底212界定的孔206从玻璃衬底212的第一表面208贯穿玻璃衬底212到玻璃衬底212的第二表面210。孔206具有实质上恒定的直径D4。互连结构202连续地连接到导电凸块204。导电凸块204从玻璃衬底212的第一表面208突出。导电凸块204可具有大致半球形的形状。导电凸块204的一部分具有宽度W1，所述部分的至少一部分与玻璃衬底212的第一表面208直接接触且粘接到所述第一表面。在所描绘的实施例中，玻璃衬底212的第一表面208暴露，除与导电凸块204接触的一部分以外。然而，在其它实施例中，第一表面208的其它部分或全部可不暴露。
图3为根据一些实施例的说明互连结构302及导电凸块304的图。在所描绘的实施例中，由玻璃衬底312界定的孔306从玻璃衬底312的第一表面308贯穿玻璃衬底312到玻璃衬底312的第二表面310。孔306具有实质上恒定的直径D5。互连结构302连续地连接到导电凸块304。导电凸块304从玻璃衬底312的第一表面308突出，且导电凸块304可具有大致半球形形状。导电凸块304的一部分具有宽度W2，所述部分的至少一部分与玻璃衬底312的第一表面308直接接触且粘接到所述第一表面。在所描绘的实施例中，钝化层314安置在第一表面308的未被导电凸块304覆盖的一部分上方或与所述部分接触。钝化层314为绝缘层。导电凸块304具有第一高度H1(例如，所测量的从半球形导电凸块304的平坦表面到对置弯曲表面的最大高度)，且钝化层314具有第二高度H2，其从钝化层314的与第一表面308接触的第一表面钝化层314的与钝化层314的第一表面对置的第二表面而测量得。在所描绘的实施例中，第一高度H1大于第二高度H2。然而，在其它实施例中，第二高度H2可与第一高度H1相同或大于所述第一高度。
图4为根据一些实施例的说明互连结构402及导电凸块404的图。由玻璃衬底412界定的孔406从玻璃衬底412的第一表面408贯穿玻璃衬底412到玻璃衬底412的第二表面410。孔406具有实质上恒定的直径D6。互连结构402连续地连接到导电凸块404。钝化层414安置在玻璃衬底412的第一表面408上。钝化层414界定具有宽度416的开口，使得钝化层414并未安置在孔406上方。宽度416大于孔406的直径D6。钝化层414具有与玻璃衬底412的第一表面408接触的第一表面，及与钝化层414的第一表面对置的第二表面418。导电凸块404经布置以从玻璃衬底412的第一表面408突出且进一步从钝化层414的第二表面418突出。导电凸块404的第一部分具有宽度W3，其至少一部分直接接触钝化层414的第二表面418且粘接到所述第二表面。导电凸块404的第二部分具有等于宽度416的宽度，所述第二部分的至少一部分直接接触玻璃衬底412的第一表面408且粘接到所述第一表面。
图5为根据一些实施例的展示形成半导体装置封装的方法500的操作的流程图。在操作502中，提供界定多个孔604的玻璃衬底602，如图6中所描绘。玻璃衬底602具有第一表面606及与第一表面606对置的第二表面608，且孔604中的每一者在第一表面606处具有第一开口610(其具有第一直径d1)。根据一些实施例,孔604中的每一者具有楔形化形状。每一孔604的第一开口610处的第一直径d1是每一孔604的最大直径。换句话说，每一孔604在第一表面606处最宽。孔604的深度为d2，其在从第一表面606朝向第二表面608的方向上测得。孔604并不贯穿玻璃衬底602的全部(例如，不到达第二表面608)。根据一些实施例，深度d2与第一直径d1的比率介于约5到约50的范围内。
在操作504中，抗蚀剂层702被图案化在玻璃衬底602的第一表面606上，如图7中所描绘。根据一些实施例，由抗蚀剂层702界定的对应于孔604的多个开口704形成在抗蚀剂层702中，且可分别暴露孔604。抗蚀剂层702的每一开口704的直径可大于对应的孔604的对应第一直径d1。接着，导电材料经由抗蚀剂层702的开口704泵送到孔604中以在近真空环境(例如，压力低的环境，诸如约10-1帕斯卡或以下、约10-3帕斯卡或以下、约10-5帕斯卡或以下、或约10-7帕斯卡或以下，或其中颗粒计数低)中形成多个互连结构706。导电材料被泵送且溢出孔604及抗蚀剂层702的开口704，从而形成多个导电凸块708。由于互连结构706通过在近真空环境中将导电材料泵送到孔604而形成，因此导电材料可更完全填充孔604。所述真空填充有助于防止空隙在形成制程期间形成在互连结构706中，如下文参考图14更详细地描述。
在操作506中，抗蚀剂层702经移除以暴露玻璃衬底602的第一表面606及导电凸块708，如图8中所描绘。接着，粘接层802安置在玻璃衬底602的第一表面606及导电凸块708上方。根据一些实施例，粘接层802经布置以覆盖导电凸块708；在其它实施例中，导电凸块708中的至少一者保留暴露。接着，载体804粘接到粘接层802以便承载且翻转玻璃衬底602。
根据一些实施例，互连结构706及导电凸块708是通过单个泵送制程形成。此有助于使本发明方法500成为形成半导体装置封装的相对流线型方法。
另外，因为导电凸块708的直径大于对应的互连结构706的直径，所以对应导电凸块708具有更大接触面积以连接到外部垫。根据一些实施例，导电凸块708的直径可通过选择抗蚀剂层702的对应开口704的直径来调试性地调整。
在操作508中，玻璃衬底602通过载体804翻转，且玻璃衬底602在第二表面608处经薄化(材料被移除)以形成第三表面902，如图9中所描绘。第三表面902上的多个第二开口904分别暴露互连结构706的底部部分。第二开口904中的每一者可具有第二直径d3。由于孔604被楔形化，因此第二开口904的第二直径d3小于第一开口610的第一直径d1。薄化玻璃衬底602现具有厚度d4。厚度d4小于深度d2。然而，厚度d4与第一直径d1的比率可仍介于约5到约50的范围内。
在操作510中，多个无源装置1008及导电结构1006形成在玻璃衬底602的第三表面902上，如图10中所描绘。导电结构1006分别经安置以使得其覆盖玻璃衬底602的相应开口904。无源装置1008经安置以使得每一无源装置1008与至少一个导电结构1006电接触。无源装置1008由第一钝化层1002分隔开。钝化层1002安置在第三表面902的至少一部分上，且可覆盖至少一个导电结构1006的至少一部分，且可覆盖至少一个无源装置1008的至少一部分。多个孔1004形成在第一钝化层1002中。孔1004经安置使得至少一个导电结构1006或一个无源装置1008的至少一部分暴露在每一孔1004的底部。举例来说，无源装置1008可为一或多个高密度沟槽电容器、MIM电容器、电阻器、高Q电感器、PIN二极管或曾纳二极管。在所描绘的实施例中，MIM电容器1008形成在玻璃衬底602上方，且MIM电容器1008经由对应的导电结构1006电连接到互连结构706。
在操作512中，多个导电通孔1102分别形成在孔1004中，如图11中所描绘。接着，多个重布层(RDL)1104分别形成在导电通孔1102上。多个导电垫1106形成在重布层1104的至少一些上。另外，第二钝化层1108安置在第一钝化层1002的至少一部分上。导电通孔1102及重布层1104的材料可包含铝(Al)。因此，IPD结构在操作510及512中形成。
在操作514中，将半导体芯片1202附接到第二钝化层1108，如图12中所描绘，且执行晶片级芯片到晶片线接合制程。在所述线接合制程期间，多个接合线1204经布置以将半导体芯片1202与导电垫1106电连接。
在操作516中，执行晶片级模制制程，如图13中所描绘。在所述模制制程期间，绝缘模制化合物1302安置在第二钝化层1108上且覆盖半导体芯片1202及接合线1204。接着，载体804被释离且粘接层802被移除。当粘接层802被移除时，暴露导电凸块708。根据一些实施例，导电凸块708可经受回焊制程以用于连接到另一电路板。在其它实施例中，导电凸块708不经受回焊制程。由于导电凸块708通过移除粘接层802而暴露，因此不必执行焊料球成形制程。因此，半导体装置封装的成本得以减小，且半导体装置封装的成出率及每小时单元(UPH)得以改良。
根据一些实施例，在操作504中，导电材料可通过注入装置泵送到孔604中以形成互连结构706。图14为根据一些实施例的说明用于形成互连结构的系统的图。根据一些实施例，注入装置1400安置在玻璃衬底1402及抗蚀剂层1406上方。玻璃衬底1402及抗蚀剂层1406界定多个孔1404。通过光刻制程，抗蚀剂层1406可被图案化以界定分别对应于孔1404的多个开口1408。注入装置1400包含槽1410、填充头或机构1412、泵送头或机构1414及真空头或机构1416。槽1410填充有导电材料1418，诸如焊料。填充头1412邻近槽1410安置的底部且邻近选定孔1404安置的开口1408中的至少一者。泵送头1414邻近于槽1410安置的顶部。诸如氮气的气体经由泵送头1414被泵送到槽1410中且将导电材料1418推入选定孔1404中。注入装置1400可遵循预定方向1420以一个接一个将导电材料1418泵送到孔1404中。真空头1416经定位在方向1420上比槽1410远。因此，真空头1416经布置以首先将空气抽取出选定孔1404，使选定孔1404变为真空或近真空。接着，后继填充头1412可在近真空环境中将导电材料1418注入选定孔1404中。根据一些实施例，导电材料1418经泵送以溢出抗蚀剂层1406的孔1404及开口1408以形成多个导电凸块1422。由于互连结构1424是通过在近真空环境中将导电材料1418泵送到孔1404中而形成，因此导电材料1418比在非真空环境下更可完全填充孔1404。此可帮助防止空隙形成在孔1404中。
图15为根据一些实施例的说明用于形成互连结构的系统的图。根据一些实施例，注入装置1500安置在玻璃衬底1502及抗蚀剂层1506上方。玻璃衬底1502及抗蚀剂层1506可界定多个孔1504。通过光刻制程，抗蚀剂层1506可被图案化以界定分别对应于孔1504的多个开口1508。注入装置1500包含槽1510、填充头或机构1512及泵送头或机构1514。槽1510填充有导电材料1516，诸如焊料。填充头1512安置在槽1510的底部处，邻近于选定孔1404的开口1408中的至少一者。泵送头1514安置在槽1510的顶部处。诸如氮气的气体经由泵送头1514被泵送到槽1510中且将导电材料1516推入选定孔1504中。注入装置1500可遵循预定方向1518以一个接一个将导电材料1516泵送到孔1504中。根据一些实施例，注入装置1500及玻璃衬底1502安置在具有近真空环境的腔室中。因此，注入装置1500可在近真空环境中将导电材料1516泵送到孔1504中。根据一些实施例，导电材料1516经泵送以溢出抗蚀剂层1506的孔1504及开口1508以形成多个导电凸块1520。由于互连结构1522是通过在近真空环境中将导电材料1516泵送到孔1504中而形成，因此导电材料1516比在非真空环境下更可完全填充孔1504。此可帮助防止空隙形成在孔1504中。
根据本发明的一些系统、装置及方法，半导体装置封装的玻璃衬底上的互连结构(例如，TGV)及导电凸块是通过在近真空环境中将导电材料直接泵送到玻璃衬底中的孔中而形成。因此，导电材料更完全填入孔中，且可避免空隙形成。另外，由于互连结构及导电凸块可通过单个泵送制程形成，因此不必执行焊料球成形制程，且可减小半导体装置封装的生产成本。
如本文中所使用，除非上下文另外清晰地规定，否则单数术语“一”及“所述”可包含复数指示物。
如本文中所使用，术语“大致”、“实质上”、“相当大的”及“约”用以描述及考虑小的变化。当与事件或情形结合使用时，所述术语可指其中事件或情形精确地发生的例子以及其中事件或情形极近似发生的例子。举例来说，当结合数值使用时，所述术语可指小于或等于所述数值的±10％的变化范围，诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％的变化范围。举例来说，若两个数值之间的差异小于或等于所述值的平均值的±10％(诸如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％)、小于或等于±0.1％或小于或等于±0.05％，则可认为所述两个数值“实质上”相同或相等的。
另外，有时在本文中按范围格式呈现量、比率及其它数值。应理解，此类范围格式出于便利及简洁起见而使用，且应灵活地理解为不仅包含明确地指定为范围限值的数值，且还包含涵盖在所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
虽然已描述某些实施例，但此类实施例仅作为实例呈现，且并不旨在限制本发明的范围。实际上，可以多种其它形式来实施本文中所描述的实施例；此外，可在不脱离本发明的精神的情况下对本文中所描述的实施例的形式进行各种省略、替代及改变。随附权利要求书及其等效物旨在涵盖应属于本发明的范围及精神内的此类形式或修改。另外，上述实施例中的一些或全部可在实施时予以组合。
符号说明
100 半导体装置封装
102 玻璃衬底
104 集成无源装置结构(IPD)
106 半导体芯片
108 第一表面
110 第二表面
112 孔
114 互连结构
116 导电凸块
118 接合线
120 第一开口
122 第二开口
124 内表面
126 平坦表面
202 互连结构
204 导电凸块
206 孔
208 第一表面
210 第二表面
212 玻璃衬底
302 互连结构
304 导电凸块
306 孔
308 第一表面
310 第二表面
312 玻璃衬底
314 钝化层
402 互连结构
404 导电凸块
406 孔
408 第一表面
410 第二表面
412 玻璃衬底
414 钝化层
416 宽度
418 第二表面
500 方法
502 操作
504 操作
506 操作
508 操作
510 操作
512 操作
514 操作
516 操作
602 玻璃衬底
604 孔
606 第一表面
608 第二表面
610 第一开口
702 抗蚀剂层
704 开口
706 互连结构
708 导电凸块
802 粘接层
804 载体
902 第三表面
904 第二开口
1002 第一钝化层
1004 孔
1006 导电结构
1008 无源装置/金属-绝缘体-金属(MIM)电容器
1102 导电通孔
1104 重布层
1106 导电垫
1108 第二钝化层
1202 半导体芯片
1204 接合线
1302 绝缘模制化合物
1400 注入装置
1402 玻璃衬底
1404 孔
1406 抗蚀剂层
1408 开口
1410 槽
1412 填充头或机构
1414 泵送头或机构
1416 真空头或机构
1418 导电材料
1420 方向
1422 导电凸块
1424 互连结构
1500 注入装置
1502 玻璃衬底
1504 孔
1506 抗蚀剂层
1508 开口
1510 槽
1512 填充头或机构
1514 泵送头或机构
1516 导电材料
1518 方向
1520 导电凸块
1522 互连结构
d1 第一直径
d2 深度
d3 第二直径
d4 厚度
D1 第一直径
D2 第二直径
D3 深度
D4 直径
D5 直径
D6 直径
H1 第一高度
H2 第二高度
W 宽度
W1 宽度
W2 宽度
W3 宽度

Claims (10)

1.一种半导体装置封装，其包括：
半导体芯片；
玻璃衬底，其具有面向所述半导体芯片的第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定从所述第一表面贯穿所述玻璃衬底到所述第二表面的孔；
互连结构，其安置在所述孔中；及
导电凸块，其邻近所述互连结构安置且从所述第二表面突出；
其中所述导电凸块及所述互连结构包括相同材料。
2.根据权利要求1所述的半导体装置封装，其中所述孔包括在所述第一表面上的具有第一直径的第一开口且进一步包括在所述第二表面上的具有第二直径的第二开口，其中所述第二直径大于所述第一直径。
3.根据权利要求2所述的半导体装置封装，其中所述孔具有从所述第一开口到所述第二开口所测量的深度，且所述深度与所述第二直径的比率在5到50的范围内。
4.根据权利要求2所述的半导体装置封装，其中所述导电凸块的最大宽度大于所述第二直径。
5.根据权利要求1所述的半导体装置封装，其中所述孔包括在所述第一表面上的具有第一直径的第一开口且进一步包括在所述第二表面上的具有第二直径的第二开口，其中所述第二直径实质上等于所述第一直径。
6.根据权利要求1所述的半导体装置封装，其中所述孔的直径沿着从所述第二表面到所述第一表面的方向单调减小。
7.一种半导体装置封装，其包括：
玻璃衬底，其具有第一表面及与所述第一表面对置的第二表面，所述玻璃衬底界定贯穿所述玻璃衬底的孔且包括在所述第一表面上的具有第一直径的第一开口及在所述第二表面上的具有第二直径的第二开口；及
互连结构，其安置在所述孔中；
其中所述第二直径大于所述第一直径。
8.根据权利要求7所述的半导体装置封装，其中安置在所述孔中的所述互连结构直接接触所述玻璃衬底。
9.根据权利要求7所述的半导体装置封装，其进一步包括：
导电凸块，其从所述孔的所述第二开口突出；
其中所述导电凸块及所述互连结构包括相同材料。
10.一种用于形成互连结构的系统，其包括：
衬底，其界定形成在所述衬底的表面中的多个孔；
注入装置，其安置在所述衬底上方，所述注入装置包括：
槽，其经配置以装载有导电材料；
泵送头，其邻近所述槽的顶部安置；及
填充头，其邻近所述槽的底部安置且经配置以填充所述多个孔的选定孔以形成互连结构；
其中所述泵送头经配置以将气体泵送到所述槽中且借此将所述导电材料推入所述选定孔中。
CN201710622347.3A 2016-11-15 2017-07-27 包含互连结构的半导体系统及装置封装 Pending CN108074906A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/352,529 US20180138113A1 (en) 2016-11-15 2016-11-15 Semiconductor system and device package including interconnect structure
US15/352,529 2016-11-15

Publications (1)

Publication Number Publication Date
CN108074906A true CN108074906A (zh) 2018-05-25

Family

ID=62108055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710622347.3A Pending CN108074906A (zh) 2016-11-15 2017-07-27 包含互连结构的半导体系统及装置封装

Country Status (3)

Country Link
US (1) US20180138113A1 (zh)
CN (1) CN108074906A (zh)
TW (1) TWI781101B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10325842B2 (en) * 2017-09-08 2019-06-18 Advanced Semiconductor Engineering, Inc. Substrate for packaging a semiconductor device package and a method of manufacturing the same
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11201205B2 (en) 2019-07-31 2021-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect layout for semiconductor device
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001241A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
CN101924096A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 硅通孔结构及其形成工艺
US20110108986A1 (en) * 2009-11-09 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN105489580A (zh) * 2014-09-17 2016-04-13 日月光半导体制造股份有限公司 半导体衬底及半导体封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8431977B2 (en) * 2010-06-10 2013-04-30 Megica Corporation Wafer level processing method and structure to manufacture semiconductor chip
TWI544593B (zh) * 2013-09-09 2016-08-01 矽品精密工業股份有限公司 半導體裝置及其製法
KR20180001699A (ko) * 2016-06-27 2018-01-05 에스케이하이닉스 주식회사 웨이퍼 레벨 패키지 및 제조 방법
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US10290590B2 (en) * 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080001241A1 (en) * 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
CN101924096A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 硅通孔结构及其形成工艺
US20110108986A1 (en) * 2009-11-09 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US20130113103A1 (en) * 2011-11-03 2013-05-09 Texas Instruments Incorporated DEVICE HAVING TSVs WITH GETTERING LAYER LATERAL TO TSV TIPS
CN104051394A (zh) * 2013-03-15 2014-09-17 联合科技(股份有限)公司 半导体封装和封装半导体装置的方法
CN105489580A (zh) * 2014-09-17 2016-04-13 日月光半导体制造股份有限公司 半导体衬底及半导体封装结构

Also Published As

Publication number Publication date
US20180138113A1 (en) 2018-05-17
TWI781101B (zh) 2022-10-21
TW201834174A (zh) 2018-09-16

Similar Documents

Publication Publication Date Title
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
CN108074906A (zh) 包含互连结构的半导体系统及装置封装
US10163876B2 (en) Semiconductor structure and manufacturing method thereof
JP6290464B2 (ja) 半導体装置及び半導体装置の製造方法
CN110085523B (zh) 半导体器件以及其制造方法
US11152296B2 (en) Semiconductor package and manufacturing method thereof
US7242081B1 (en) Stacked package structure
US10522476B2 (en) Package structure, integrated fan-out package and method of fabricating the same
US7045391B2 (en) Multi-chips bumpless assembly package and manufacturing method thereof
US8669140B1 (en) Method of forming stacked die package using redistributed chip packaging
US7939920B2 (en) Multiple die integrated circuit package
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
CN107393894A (zh) 整合扇出型封装
CN108666280A (zh) 封装结构
CN107887346A (zh) 集成扇出型封装件
CN104882417B (zh) 集成无源倒装芯片封装
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
US9064718B1 (en) Pre-formed via array for integrated circuit package
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US11682656B2 (en) Semiconductor device package and method for manufacturing the same
US20190131223A1 (en) Semiconductor packages and methods of forming the same
CN106910732A (zh) 半导体封装
EP1335426A2 (en) Packaged semiconductor device and method of formation
JP3781998B2 (ja) 積層型半導体装置の製造方法
KR20090056562A (ko) 스택 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525

RJ01 Rejection of invention patent application after publication