CN108074889B - 热耗散装置和包含其的半导体封装装置 - Google Patents

热耗散装置和包含其的半导体封装装置 Download PDF

Info

Publication number
CN108074889B
CN108074889B CN201710531555.2A CN201710531555A CN108074889B CN 108074889 B CN108074889 B CN 108074889B CN 201710531555 A CN201710531555 A CN 201710531555A CN 108074889 B CN108074889 B CN 108074889B
Authority
CN
China
Prior art keywords
inner ring
heat dissipation
dissipation device
distance
injection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710531555.2A
Other languages
English (en)
Other versions
CN108074889A (zh
Inventor
邱彬鸿
钟玉丽
苏淑玲
林忆慈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN108074889A publication Critical patent/CN108074889A/zh
Application granted granted Critical
Publication of CN108074889B publication Critical patent/CN108074889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种热耗散装置包含主体和支撑部件。所述主体具有上表面、与所述上表面相对的下表面和侧表面。所述主体界定延伸穿过所述主体的注入孔洞，且包含从所述上表面突出且邻近所述注入孔洞的内环，和从所述上表面突出且邻近所述侧表面的外环。所述支撑部件连接到所述主体的所述侧表面。所述内环的上表面高于所述外环的上表面。所述主体的所述内环与所述上表面之间的第一交点高于所述主体的所述外环与所述上表面之间的第二交点。

Description

热耗散装置和包含其的半导体封装装置
相关申请案的交叉参考
本申请案要求2016年11月14日申请的台湾专利申请案第105217315号的权益和优先权，和2017年3月9日申请的美国专利申请案第15/454,646号的权益和优先权，所述申请案的内容被以引用的方式全部并入本文中。
技术领域
本发明涉及一种热耗散装置(thermal dissipation device)和一种半导体封装装置，且更确切地说，涉及一种热耗散装置，界定位于其上部部分的注入孔洞(injectionhole)，和一种包含所述热耗散装置的半导体封装装置。
背景技术
用于制造球栅阵列(ball grid array,BGA)半导体封装装置的方法可能会有一些问题。由于模制化合物(molding compound)通过橫向流道和模具入口橫向流动到空腔内，因此模制化合物的此橫流会影响原始直立的金线。金线可能会倾斜且接触相邻金线以形成短路。此外，金线可能甚至从半导体芯片或衬底的结合垫脱开，因此形成断路。在封装装置包含堆叠在一起的多个半导体芯片的情况下，归因于延长的导线，短路和断路可能甚至更易于出现。
依据以上，需要提供一种解决前述问题的热耗散装置和半导体封装装置。
发明内容
在一些实施例中，一种热耗散装置包含主体和支撑部件。所述主体具有上表面、与所述上表面相对的下表面和侧表面。所述主体界定延伸穿过所述主体的注入孔洞，且包含从所述上表面突出且邻近所述注入孔洞的内环，和从所述上表面突出且邻近所述侧表面的外环。所述支撑部件连接所述主体的所述侧表面。所述内环的上表面高于所述外环的上表面。所述主体的所述内环与所述上表面之间的第一交点高于所述主体的所述外环与所述上表面之间的第二交点。
在一些实施例中，一种热耗散装置包含主体和支撑部件。所述主体具有上表面、与所述上表面相对的下表面、内表面和侧表面。所述主体界定延伸穿过所述主体且邻近所述内表面的注入孔洞。所述支撑部件连接所述主体的所述侧表面。所述主体的所述上表面包含第一上表面和第二上表面，且所述注入孔洞具有侧表面。所述主体的所述内表面在所述第二上表面与所述第一上表面之间延伸。所述注入孔洞的所述侧表面在所述主体的所述第一上表面与所述下表面之间延伸。
在一些实施例中，一种半导体封装装置包含衬底、电子组件、热耗散装置和封装体(sealant)。所述电子组件安置于所述衬底上。所述热耗散装置安置于所述衬底上且覆盖所述电子组件。所述热耗散装置包含主体和支撑部件。所述主体具有上表面、与所述上表面相对的下表面、内表面和侧表面。所述主体界定延伸穿过所述主体且邻近所述内表面的注入孔洞。所述支撑部件界定至少一个通孔。所述支撑部件连接所述主体的所述侧表面且安置于所述衬底上。所述封装体包覆所述衬底、所述电子组件和所述热耗散装置。所述上表面包含第一上表面和第二上表面。所述注入孔洞具有侧表面。所述主体的所述内表面在所述第二上表面与所述第一上表面之间延伸。所述注入孔洞的所述侧表面在所述主体的所述第一上表面与所述下表面之间延伸。所述封装体覆盖由所述主体的所述第一上表面和所述内表面界定的空间。
附图说明
图1说明根据本发明的一些实施例的热耗散装置的俯视图。
图2说明根据本发明的一些实施例的沿着图1的线II-II截取的热耗散装置的剖面图。
图3说明根据本发明的一些实施例的图2的热耗散装置的一部分的放大视图。
图4说明根据本发明的一些实施例的半导体封装装置的剖面图。
图5说明根据本发明的一些实施例的图4的半导体封装装置的一部分的放大图。
图6说明根据本发明的一些实施例的热耗散装置的部分剖面图。
图7说明根据本发明的一些实施例的热耗散装置的部分剖面图。
图8说明根据本发明的一些实施例的半导体封装装置的部分剖面图。
图9说明根据本发明的一些实施例的热耗散装置的部分剖面图。
图10、图11、图12、图13和图14说明根据本发明的一些实施例的用于制造包含热耗散装置的半导体封装装置的方法。
具体实施方式
图1说明根据本发明的一些实施例的热耗散装置1的俯视图。图2说明沿着图1的线II-II截取的热耗散装置1的剖面图。热耗散装置1包含主体2和一或多个支撑部件4。图1展示包含四个支撑部件4的热耗散装置1；然而，本发明不限于此。
主体2包含圆周侧壁或侧表面3、第一部分201、第二部分202、第三部分203、第四部分204、上表面21、下表面22、注入孔洞23、内环24、外环25和外围26。注入孔洞23延伸穿过主体2。内环24和外环25从上表面21向上突出。第一部分201邻近注入孔洞23。第一部分201和注入孔洞23的侧表面231由第三部分203间隔开，因此形成其间的第一距离。第二部分202远离注入孔洞23间隔开且邻近外围26和侧表面3。举例来说，第二部分202比靠近注入孔洞23更靠近主体2的侧表面3。第四部分204位于第一部分201与第二部分202之间。内环24位于第一部分201处，这意味着内环24邻近注入孔洞23且位于第三部分203与第四部分204之间。外环25位于第二部分202处。举例来说，外环25远离注入孔洞23间隔开，且邻近外围26和侧表面3，且外环25位于第四部分204与外围26之间。
侧表面3从主体2的外围26向外且向下延伸到支撑部件4。支撑部件4连接主体2的侧表面3。每一支撑部件4包含连接部分41和底部部分42。连接部分41从侧表面3向外延伸且连接侧表面3与底部部分42。此外，每一支撑部件4界定至少一个通孔411。
侧表面3包含垂直于侧表面3的半径的多个平坦部分31(例如，垂直于侧表面3的半径延伸)。每一支撑部件4位于两个邻近平坦部分31之间。举例来说，每一支撑部件4位于由相互交叉的两个虚平面311界定的拐角内，所述两个虚平面311分别从两个邻近平坦部分31延伸。
图3说明图2的热耗散装置1的一部分(例如，右半部分)的放大图。上表面21包含第一上表面211(对应于第三部分203)和第二上表面212(对应于第四部分204)。第一上表面211在内环24与注入孔洞23的侧表面231之间延伸。第二上表面212在内环24与外环25之间延伸。内环24和外环25从第二上表面212向上突出，且内环24的上表面241高于外环25的上表面251。内环24的上表面241与第一上表面211之间的距离H1不等于内环24的上表面241与第二上表面212之间的距离H2。举例来说，在一些实施例中，第一上表面211与第二上表面212不共平面。然而，在一些实施例中，第三部分203的下表面与第四部分204的下表面共平面(例如，下表面22)。
在一些实施例中，内环24的上表面241与第一上表面211之间的距离H1大于内环24的上表面241与第二上表面212之间的距离H2。举例来说，内环24的上表面241与第一上表面211之间的距离H1可(但不限于)在从约25微米(μm)到约35μm的范围中。内环24的上表面241与第二上表面212之间的距离H2可(但不限于)在从约10μm到约20μm的范围中。
在一些实施例中，注入孔洞23的直径为(但不限于)约2毫米(mm)。内环24与注入孔洞23的侧表面231之间的第一距离D1可(但不限于)在从约200μm到约450μm的范围中。举例来说，内环24的内表面242与注入孔洞23的侧表面231不共平面。内环24的宽度W1可为(但不限于)约400μm。内环24与外环25之间的距离D2可(但不限于)在从约7.5mm到约8.5mm的范围中。外环25的宽度W2可为(但不限于)约400μm。外环25与外围26之间的距离D3可(但不限于)在从约150μm到约250μm的范围中。
第三部分203的厚度T1可小于第四部分204的厚度T2。举例来说，厚度T1与厚度T2之间的差可大体上等于距离H1与距离H2之间的差，且可为约15μm。在一些实施例中，第三部分203的厚度T1在(但不限于)从约265μm到约305μm的范围中。第四部分204的厚度T2可(但不限于)在从约280μm到约320μm的范围中。
外围26与支撑部件4的底部部分42之间的第四距离D4可(但不限于)在从约1.17mm到约1.21mm的范围中。
如图3中所示，支撑部件4的底部部分42在第一平面P1上。第一角度θ1形成于主体2的下表面22与第二平面P2之间，其中第二平面P2为平行于第一平面P1的虚平面。在一些实施例中，第一角度θ1小于约5度、小于约10度、小于约15度或在从约5度到约15度的范围中。类似地，第二角度θ2形成于第二上表面212与第三平面P3之间，其中第三平面P3为平行于第一平面P1的虚平面。在一些实施例中，第二角度θ2小于约5度、小于约10度、小于约15度或在从约5度到约15度的范围中。第二角度θ2可大体上等于第一角度θ1。
至少第一交点或位置C1形成于内环24与第二上表面212之间。至少第二交点或位置C2形成于外环25与第二上表面212之间。第一交点C1可高于第二交点C2。第一交点C1与第二交点C2之间的距离为前述第二距离D2。第二交点C2位于第三平面P3上，且距离H3形成于第一交点C1与第三平面P3之间。在一些实施例中，距离H3在(但不限于)从约60μm到约90μm的范围中。在一些实施例中，内环24的上表面241与第二上表面212之间的距离H2不等于外环25的上表面251与第二上表面212之间的距离H4。在一些实施例中，内环24的上表面241与第二上表面212之间的距离H2小于外环25的上表面251与第二上表面212之间的距离H4。在一些实施例中，距离H4在(但不限于)从约20μm到约40μm的范围中。
如可在图3的剖面图中看出，主体2(包含第一部分201、第二部分202、第三部分203和第四部分204)从水平面(例如，第一平面P1和第二平面P2)倾斜。因此，当整体查看主体2时(如图2和图3中所展示)，主体2呈现圆锥的形状。举例来说，主体2的上表面21或下表面22的最顶点位于注入孔洞23处。上表面21或下表面朝向外围26下降，其中其最底点位于对应于外围26的位置处。
在一些实施例(例如，如图1、图2和图3中所展示)中，内环24和外环25的布置使两者在模制化合物注入工艺前顶抵注塑模具(injection mold)6的内表面61(例如，如图12和图13中所展示)。此布置可防止封装体53(例如，如图14中所展示)流动到第二上表面212，且增大注塑模具6与热耗散装置1之间的接触面积。因此，可均匀地释放在模具打开期间的应力，因此防止脱层(delamination)。此外，当注塑模具6夹住热耗散装置1时，第二上表面212呈平面形式(例如，第一角度θ1和第二角度θ2为约0度)且不向上突出形成弯曲表面。因此，在于模制化合物注入工艺后将另一热耗散元件(例如，热耗散鳍片)安装于第二上表面212上的情况下，可将其它热耗散元件恰当地安装于其上而不与其脱开。此外，内环24的上表面241与第一上表面211之间的距离H1的设计可充分解决在内环24附近的脱层的问题。举例来说，如果距离H1不够大(例如，小于约25μm或约20μm)，那么在模具打开期间发生的瞬时反弹可能容易于造成脱层。举例来说，由内环24的内表面242和第一上表面211界定的空间可足够大以用于容纳足够量的封装体53(例如，如图14中所展示)。因此，封装体53能够抵抗在模具打开期间发生的瞬时反弹，因此避免脱层。
图4说明根据本发明的一些实施例的半导体封装装置5的剖面图。图5说明图4的半导体封装装置5的一部分(例如，右半部分)的放大图。半导体封装装置5包含衬底51、电子组件(例如，半导体芯片52)、热耗散装置1和封装体53。衬底51具有第一表面511和与第一表面511相对的第二表面512。半导体芯片52安装于衬底51的第一表面511上且电连接到所述第一表面511。在一些实施例中，半导体芯片52粘附到衬底51的第一表面511且通过多个导线54(例如，金线)电连接到衬底51的第一表面511。
热耗散装置1位于半导体芯片52上方且覆盖半导体芯片52。热耗散装置1的结构与图1到图3中展示的前述热耗散装置1相同。由热耗散装置1的主体2、侧表面3和支撑部件4以及衬底51的第一表面511所界定的容纳空间适于容纳半导体芯片52和导线54。
由于内环24和外环25两者都可在模制化合物注入工艺前顶抵注塑模具6(例如，如图12和图13中所展示)的内表面61，因此在模制化合物注入工艺后，内环24的上表面241与外环25的上表面251共平面，如图4和图5中所展示。举例来说，内环24的上表面241与外环25的上表面251大体上处于相同水平层面(horizontal level)(例如，两者都位于第四平面P4上)，如图5中所展示。第四平面P4为大体上平行于衬底51的第一表面511的虚平面。此外，主体2的下表面22大体上平行于衬底51的第一表面511，且第二上表面212也大体上平行于衬底51的第一表面511。在一些实施例中，第二上表面212为平行于第四平面P4的平坦平面，且不突出以形成弯曲表面。此外，将支撑部件4的底部部分42安装(例如，通过粘合)于衬底51的第一表面511上。
在一些实施例中，主体2的第二上表面212稍微向上突出以形成突起，且突起的最顶点的水平层面不高于内环24的上表面241或外环25的上表面251的水平层面。举例来说，突起形状的最顶点不突出超出第四平面P4。
封装体53(例如，模制化合物)位于衬底51的第一表面511上且包覆或覆盖半导体芯片52、导线54和热耗散装置1的一部分。封装体53的一部分位于支撑部件4的通孔411中。封装体53的另一部分位于注入孔洞23内部，覆盖第一上表面211，且进一步接触内环24的内表面242。举例来说，封装体53的其它部分位于由内环24的内表面242和第一上表面211界定的空间中。因此，封装体53覆盖主体2的侧表面3、下表面22和外围26，和支撑部件4。
应注意的是，在一些实施例中，封装体53不延伸到第二上表面212。举例来说，在内环24与外环25之间不存在封装体53。因此，暴露全部第二上表面212，因此提供讨人喜欢的外观。然而，在一些实施例中，封装体53中含有的树脂的部分可能会溢出到第二上表面212，而封装体53中含有的填充物(fillers)可能不溢出到第二上表面212。
图6说明根据本发明的一些实施例的热耗散装置1'的部分剖面图。类似于以上，热耗散装置1'包括主体2和一或多个支撑部件4。主体2包含圆周侧壁或侧表面3、第一部分201、第二部分202、第三部分203、第四部分204、上表面21、下表面22、注入孔洞23和外围26。这些组件的大小和布置类似于图1到图3的热耗散装置1的组件的大小和布置，且因此可不再次重述。
主体2的上表面21包含第一上表面211和第二上表面212。第一上表面211对应于第三部分203，且第二上表面212对应于第一部分201、第四部分204和第二部分202。主体2进一步包含在第一上表面211与第二上表面212之间延伸的内表面242'。注入孔洞23包含在第一上表面211与主体2的下表面22之间延伸的侧表面231。在一些实施例中，第一部分201与第二部分202处于相同水平层面。
图7说明根据本发明的一些实施例的热耗散装置1a的部分剖面图。热耗散装置1a包含类似于图6的热耗散装置1'的组件。然而，在一些实施例中，热耗散装置1a具有高于第二部分202的第一部分201。在一些实施例中，第一部分201的上表面241高于第二部分202的上表面251。
图8说明根据本发明的一些实施例的半导体封装装置5a的部分剖面图。半导体封装装置5a中的组件的大小和布置类似于以上描述的半导体封装装置5(例如，如图5中所展示)的组件的大小和布置。然而，热耗散装置1由热耗散装置1a替代。
图9说明根据本发明的一些实施例的热耗散装置1b的部分剖面图。热耗散装置1b的结构类似于图7的热耗散装置1a的结构，除了第一部分201进一步包含内环24且第二部分202进一步包含外环25之外。内环24和外环25从第二上表面212突出，其具有类似于图1到图3的热耗散装置1的布置。热耗散装置1b的内环24具有内表面242。主体2的内表面242'与内环24的内表面242大体上共平面。
图10到图14说明根据本发明的一些实施例的用于制造包含热耗散装置的半导体封装装置的方法。参看图10，提供衬底51。衬底51具有第一表面511和第二表面512。接下来，将半导体芯片52安装于衬底51的第一表面511上。半导体芯片52然后电连接到衬底51。在一些实施例中，半导体芯片52粘附到衬底51的第一表面511，且通过多个导线54(例如，金线)电连接到衬底51的第一表面511。
参看图11，热耗散装置1提供于半导体芯片52上方且覆盖半导体芯片52。热耗散装置1与图1到图3中展示的热耗散装置1相同。热耗散装置1的主体2(其具有侧表面3)和支撑部件4与衬底51的第一表面511联合界定用于容纳半导体芯片52和导线54的容纳空间。在一些实施例中，支撑部件4的底部部分42安装(例如，通过粘合)于衬底51的第一表面511上。
参看图12和图13，其中图13为图12的一部分的放大图，提供注塑模具6。注塑模具6包含内表面61、流道60、注入入口(injection gate)62和空腔64。空腔64由注塑模具6的内表面61界定。流道60由注入入口62所界定且与空腔64连通。
接着，朝向衬底51移动注塑模具6，以便将热耗散装置1容纳于空腔64中。在一些实施例中，内环24的上表面241和外环25的上表面251顶抵空腔64的上表面(例如，注塑模具6的内表面61)，且使注入入口62与主体2的注入孔洞23对准。
在一些实施例中，空腔64的上表面为平坦表面且大体上平行于衬底51的第一表面511。空腔64的上表面首先顶抵内环24的上表面241，且然后进一步顶抵外环25的上表面251，因此使内环24的上表面241与外环25的上表面251在相同水平层面。
由于内环24和外环25两者可顶抵注塑模具6的内表面61，因此内环24的上表面241与外环25的上表面251共平面(例如，大体上在相同水平层面)。因此，在其后的模制化合物注入工艺中，可防止封装体53在第二上表面212上流动(例如，如图14中所展示)。也可增大注塑模具6与热耗散装置1之间的接触面积。因此，可均匀地释放在模具打开期间的应力，这可避免脱层。
在一些实施例中，主体2的下表面22大体上平行于衬底51的第一表面511，且第二上表面212也大体上平行于衬底51的第一表面511。在一些实施例中，第二上表面212为平坦平面且不突出以形成弯曲表面。因此，在于模制化合物注入后将另一热耗散元件(例如，热耗散鳍片)安装于第二上表面212上的情况下，可将其它热耗散元件恰当地安装于其上而不与其脱开。
然而，在一些实施例中，主体的第二上表面212稍微伸出以形成突起。突起的最顶点的水平层面不高于内环24的上表面241或外环25的上表面251的水平层面。
如图13中所展示，注入入口62在主体2的注入孔洞23中延伸。注入入口62具有不接触内环24的内表面242的侧壁621。在一些实施例中，注入入口62的侧壁621与内环24的内表面242之间的距离大于内环24与注入孔洞23的侧表面231之间的第一距离D1。此布置不仅避免注入入口62归因于与热耗散装置1的碰撞的损坏，而且允许封装体53的一部分(例如，如图14中所展示)流入到由内环24的内表面242、第一上表面211、注入入口62的侧壁621和注塑模具6的内表面61所界定的空间内。
参看图14，通过注入入口62的流道60将封装体53注入到空腔64内，使得封装体53位于衬底51的第一表面511上，且覆盖半导体芯片52、导线54和热耗散装置1的部分。因此，获得图4和图5中展示的半导体封装装置5。可理解，由于注入入口62在主体2的注入孔洞23中延伸，因此其为从注塑模具的顶部的“中心入口”注入方式。因此，可充分减小在模制化合物注入期间对半导体芯片52上的多个导线54的影响。可防止归因于导线54的倾斜的短路或断路，因此增大半导体封装装置5的制造产率。
在一些实施例中，封装体53被注入到热耗散装置1内且流过支撑部件4的通孔411以覆盖主体2的侧表面3和上表面21以及支撑部件4，其中主体2的第二上表面212保持暴露。
在一些实施例中，封装体53的一部分流入由内环24的内表面242、第一上表面211、注入入口62的侧壁621和注塑模具6的内表面61所界定的空间内。根据一些实施例，内环24和外环25阻挡封装体53在第二上表面212上流动，且因此第二上表面212保持暴露以提供讨人喜欢的外观。然而，在一些实施例中，封装体53中含有的树脂的一部分可溢出到第二上表面212，而封装体53中含有的填充物不溢出到第二上表面212。
接下来，在封装体53固化后，将注塑模具6向上且远离衬底51移动，用于自其释放半导体封装装置5(例如，模制打开工艺(molding opening process))，因此，获得图4和图5中展示的半导体封装装置5。
在一些实施例中，由于内环24和外环25顶抵注塑模具6的内表面61，因此可增大注塑模具6与热耗散装置1之间的接触面积。因此，可均匀地释放在模具打开期间的应力，因此防止脱层。在一些实施例中，由于封装体53具有一部分位于由内环24的内表面242、第一上表面211、注入入口62的侧壁621和注塑模具6的内表面61所界定的空间中，因此可抵抗在模具打开期间发生的瞬时反弹，因此避免脱层。举例来说，内环24的上表面241与第一上表面211之间的距离H1的布置充分解决在内环24附近脱层的问题。如果距离H1不够大(例如，小于约25μm或约20μm)，那么在模具打开期间发生的瞬时反弹可易于造成脱层。举例来说，由内环24的内表面242和第一上表面211界定的空间可足够大以用于容纳足够量的封装体53(例如，如图14中所展示)。因此，封装体53能够抵抗在模具打开期间发生的瞬时反弹，因此避免脱层。
除非另外规定，否则例如“上方”、“下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“较低”、“上部”、“在……上”、“在……下”等等的空间描述是相对于图中所展示的定向来指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此布置而有偏差。
如本文中所使用，术语“大致”、“大体上”、“实质”和“约”用以描述和考虑小的变化。当与事件或情况结合使用时，所述术语可指事件或情况精确发生的例子以及事件或情况极近似地发生的例子。举例来说，当结合数值使用时，术语可指小于或等于那个数值的±10％的变化范围，例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如，小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同或相等。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为这两个表面是共平面的或大体上共平面。
另外，有时在本文中按范围格式提出量、比率和其它数值。应理解，此范围格式是为了便利和简洁而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于那个范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本发明的特定实施例描述和说明本发明，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书定义的本发明的真实精神和范围的情况下，可作出各种改变并且可取代等效物。所述图解可能未必按比例绘制。归因于制造工艺和公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本发明的目标、精神和范围。所有此类修改都希望在此所附权利要求书的范围内。虽然本文揭示的方法已参考按特定次序执行的特定操作来描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特定地指示，否则操作的次序和分群并非本发明的限制。

Claims (24)

1.一种热耗散装置，包括：
主体，其具有上表面、与所述上表面相对的下表面和侧表面，所述主体界定延伸穿过所述主体的注入孔洞，且所述主体包含内环和外环，所述内环从所述上表面突出且邻近所述注入孔洞，所述外环从所述上表面突出且邻近所述侧表面；以及
支撑部件，其连接所述主体的所述侧表面，
其中所述内环的上表面高于所述外环的上表面，且所述主体的所述内环与所述上表面之间的第一交点高于所述主体的所述外环与所述上表面之间的第二交点。
2.根据权利要求1所述的热耗散装置，其中所述主体的所述上表面包含在所述内环与所述注入孔洞的侧表面之间的第一上表面，和在所述内环与所述外环之间的第二上表面，所述第一交点位于所述内环与所述第二上表面之间，且所述第二交点位于所述外环与所述第二上表面之间。
3.根据权利要求2所述的热耗散装置，其中所述内环的所述上表面与所述第一上表面之间的距离不同于所述内环的所述上表面与所述第二上表面之间的距离。
4.根据权利要求3所述的热耗散装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离大于所述内环的所述上表面与所述第二上表面之间的所述距离。
5.根据权利要求3所述的热耗散装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离在从约25微米(μm)到约35μm的范围中。
6.根据权利要求3所述的热耗散装置，其中所述内环的所述上表面与所述第二上表面之间的所述距离在从约10μm到约20μm的范围中。
7.根据权利要求2所述的热耗散装置，其中所述注入孔洞的所述侧表面与所述内环的内表面之间的距离在从约200μm到约450μm的范围中。
8.一种热耗散装置，包括：
主体，其具有上表面、与所述上表面相对的下表面、内表面和侧表面，所述主体界定注入孔洞，其延伸穿过所述主体且邻近所述内表面；以及
支撑部件，其连接所述主体的所述侧表面，
其中所述主体的所述上表面包含第一上表面和第二上表面，所述注入孔洞具有侧表面，所述主体的所述内表面在所述第二上表面与所述第一上表面之间延伸，且所述注入孔洞的所述侧表面在所述第一上表面与所述主体的所述下表面之间延伸，
其中所述第二上表面具有第一部分和第二部分，所述第一部分邻近所述注入孔洞，所述第二部分比所述注入孔洞更靠近所述主体的所述侧表面，且所述第一部分高于所述第二部分。
9.根据权利要求8所述的热耗散装置，其中所述第一部分包含从所述第二上表面突出的内环，且所述第二部分包含从所述第二上表面突出的外环。
10.根据权利要求9所述的热耗散装置，其中所述内环的上表面高于所述外环的上表面，且所述内环与所述第二上表面之间的第一交点高于所述外环与所述第二上表面之间的第二交点。
11.根据权利要求9所述的热耗散装置，其中所述内环的上表面与所述第一上表面之间的距离不同于所述内环的所述上表面与所述第二上表面之间的距离。
12.根据权利要求11所述的热耗散装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离大于所述内环的所述上表面与所述第二上表面之间的所述距离。
13.根据权利要求11所述的热耗散装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离在从约25μm到约35μm的范围中。
14.根据权利要求11所述的热耗散装置，其中所述内环的所述上表面与所述第二上表面之间的所述距离在从约10μm到约20μm的范围中。
15.根据权利要求9所述的热耗散装置，其中所述注入孔洞的所述侧表面与所述内环的内表面之间的距离在从约200μm到约450μm的范围中。
16.根据权利要求15所述的热耗散装置，其中所述内环的所述内表面与所述主体的所述内表面大体上共平面。
17.一种半导体封装装置，包括：
衬底；
电子组件，其安置于所述衬底上；
热耗散装置，其安置于所述衬底上且覆盖所述电子组件，其中所述热耗散装置包含：
主体，其具有上表面、与所述上表面相对的下表面、内表面和侧表面，所述主体界定注入孔洞，所述注入孔洞延伸穿过所述主体且邻近所述内表面；以及
支撑部件，其中所述支撑部件连接所述主体的所述侧表面且安置于所述衬底上；以及
封装体，其包覆所述衬底、所述电子组件和所述热耗散装置，
其中所述主体的所述上表面包含第一上表面和第二上表面，所述注入孔洞具有侧表面，所述主体的所述内表面在所述第二上表面与所述第一上表面之间延伸，所述注入孔洞的所述侧表面在所述第一上表面与所述主体的所述下表面之间延伸，且所述封装体覆盖由所述第一上表面和所述主体的所述内表面界定的空间，
其中所述主体包含内环和外环，所述内环从所述第二上表面突出且邻近所述注入孔洞，所述外环从所述第二上表面突出且邻近所述主体的所述侧表面。
18.根据权利要求17所述的半导体封装装置，其中所述外环的上表面与所述内环的上表面大体上共平面。
19.根据权利要求17所述的半导体封装装置，其中所述内环的上表面与所述第一上表面之间的距离不同于所述内环的所述上表面与所述第二上表面之间的距离。
20.根据权利要求19所述的半导体封装装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离大于所述内环的所述上表面与所述第二上表面之间的所述距离。
21.根据权利要求19所述的半导体封装装置，其中所述内环的所述上表面与所述第一上表面之间的所述距离在从约25μm到约35μm的范围中。
22.根据权利要求19所述的半导体封装装置，其中所述内环的所述上表面与所述第二上表面之间的所述距离在从约10μm到约20μm的范围中。
23.根据权利要求17所述的半导体封装装置，其中所述注入孔洞的所述侧表面与所述内环的内表面之间的距离在从约200μm到约450μm的范围中。
24.根据权利要求23所述的半导体封装装置，其中所述内环的所述内表面与所述主体的所述内表面大体上共平面。
CN201710531555.2A 2016-11-14 2017-07-03 热耗散装置和包含其的半导体封装装置 Active CN108074889B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW105217315 2016-11-14
TW105217315U TWM542853U (zh) 2016-11-14 2016-11-14 散熱片結構及具有散熱片結構之半導體封裝結構
US15/454,646 US10074586B2 (en) 2016-11-14 2017-03-09 Thermal dissipation device and semiconductor package device including the same
US15/454,646 2017-03-09

Publications (2)

Publication Number Publication Date
CN108074889A CN108074889A (zh) 2018-05-25
CN108074889B true CN108074889B (zh) 2020-03-20

Family

ID=59690048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710531555.2A Active CN108074889B (zh) 2016-11-14 2017-07-03 热耗散装置和包含其的半导体封装装置

Country Status (3)

Country Link
US (1) US10074586B2 (zh)
CN (1) CN108074889B (zh)
TW (1) TWM542853U (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201122590Y (zh) * 2007-11-05 2008-09-24 王忠诚 具散热件的电子装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452196U (en) 2000-08-17 2001-08-21 Walsin Advanced Electronics Improved structure of heat sink having integrated circuit device of plastic ball grid array type
JP3611548B2 (ja) * 2002-02-20 2005-01-19 Ｔｄｋ株式会社 スイッチング電源とその製造方法
US20040032021A1 (en) 2002-08-16 2004-02-19 Wen-Lo Shieh Structure of a heat dissipation fin
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
US20070200225A1 (en) 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
TWI321350B (en) * 2006-04-18 2010-03-01 Advanced Semiconductor Eng Heatsink and heatsink positioning system
US8058667B2 (en) * 2009-03-10 2011-11-15 Nepes Led Corporation Leadframe package for light emitting diode device
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
CN104716113B (zh) * 2013-12-13 2017-10-10 华为技术有限公司 散热器及散热系统

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201122590Y (zh) * 2007-11-05 2008-09-24 王忠诚 具散热件的电子装置

Also Published As

Publication number Publication date
US10074586B2 (en) 2018-09-11
CN108074889A (zh) 2018-05-25
US20180138105A1 (en) 2018-05-17
TWM542853U (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI823925B (zh) 半導體封裝
US11056474B2 (en) Semiconductor package, semiconductor device and method of forming the same
US9922917B2 (en) Semiconductor package including substrates spaced by at least one electrical connecting element
US11670565B2 (en) Semiconductor package with heat dissipation member
TWI716455B (zh) 形成具有導電的互連框的半導體封裝之方法及結構
US10177099B2 (en) Semiconductor package structure, package on package structure and packaging method
TW201248808A (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
CN103066032A (zh) 封装件及其形成方法
US10636735B2 (en) Package structure and the method to fabricate thereof
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
US20150084168A1 (en) Package encapsulant relief feature
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
KR20140009799A (ko) 전자 소자의 패키지 및 제조 방법
CN108074889B (zh) 热耗散装置和包含其的半导体封装装置
US10707193B2 (en) Semiconductor device package having a mounting plate with protrusions exposed from a resin material
JP2014204082A (ja) 半導体装置の製造方法
US9257311B2 (en) Method of fabricating a semiconductor package with heat dissipating structure having a deformed supporting portion
US20080164601A1 (en) Chip package structure
US9905491B1 (en) Interposer substrate designs for semiconductor packages
KR101459566B1 (ko) 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법
US11417581B2 (en) Package structure
US10373886B2 (en) Preformed lead frame and lead frame packaged structure including the same
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
US20120241932A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant