CN108074865A - 半导体装置的形成方法 - Google Patents

半导体装置的形成方法 Download PDF

Info

Publication number
CN108074865A
CN108074865A CN201710242981.4A CN201710242981A CN108074865A CN 108074865 A CN108074865 A CN 108074865A CN 201710242981 A CN201710242981 A CN 201710242981A CN 108074865 A CN108074865 A CN 108074865A
Authority
CN
China
Prior art keywords
pattern
size
mask
critical size
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710242981.4A
Other languages
English (en)
Inventor
卓鸿文
吕文祯
蔡维东
许峰嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN108074865A publication Critical patent/CN108074865A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70058—Mask illumination systems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本申请公开一种半导体装置的形成方法，该方法包括：接收具有图案层的集成电路布局。图案层包含主要布局图案。主要布局图案其沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限。此方法亦包括以掩模公司工具新增多个辅助布局图案至图案层中。辅助布局图案包括一对关键尺寸的辅助布局图案，且关键尺寸的辅助布局图案沿着第一方向位于主要布局图案的两侧上。关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与主要布局图案相距的尺寸D1实质上相同。尺寸W2与D1均大于光微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。

Description

半导体装置的形成方法
技术领域
本公开实施例关于半导体制程，且更特别关于在形成半导体时测量大的主要图案的关键尺寸。
背景技术
半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代的集成电路具有更小且更复杂的电路。尺寸缩小的制程通常有利于增加产能与降低相关成本。缩小的尺寸亦会增加形成集成电路的制程复杂度。
举例来说，相同芯片上通常具有小结构与大结构。以互补式金氧半影像感测器为例，其逻辑区可包含几十纳米的小晶体管结构，而其感测区可包含几十微米的大感光区或大阻光区。以生物芯片为例，其具有接收大DNA样品的开口或窗口，亦具有纳米尺寸的电路结构组成的制程电路。在形成这些芯片时，测量电路结构(大结构与小结构)的关键尺寸相当具有挑战性，因为一般的关键尺寸测量工具(如晶圆测量工具)在测量大结构与小结构时，无法均具有可接受的准确度。举例来说，许多晶圆测量工具会先设定欲测量的目标其关键尺寸的上限，而无法确保此关键尺寸上限以外的测量准确度。此上限可能只有几微米或更小。此外即使符合上限，也仅能保证测量准确度至几％(如1％)。对大到10微米的的电路结构而言，关键尺寸测量的不准确度(或误差)可能达到100nm或更多，这对关键尺寸只有几十纳米的相邻电路结构来说无法接受。上述关键尺寸的测量误差大，将难以在形成集成电路时维持大结构与小结构之间的空间关系。
综上所述，此领域仍需改良。
发明内容
本公开一实施例提供的半导体装置的形成方法，包括：接收具有图案层的集成电路布局，其中图案层包含主要布局图案，且主要布局图案其沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限；以及以掩模公司工具新增多个辅助布局图案至图案层中，其中辅助布局图案包括一对关键尺寸的辅助布局图案，且关键尺寸的辅助布局图案沿着第一方向位于主要布局图案的两侧上，其中关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与主要布局图案相距的尺寸D1实质上相同，其中尺寸W2与D1均大于光微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。
附图说明
图1是本公开一实施例中，集成电路的制作系统与相关集成电路的形成流程的简化方框图。
图2A是一些实施例中，集成电路布局中的主要图案。
图2B与2C分别为一些实施例中，图2A的集成电路布局的主要图案与多个辅助图案。
图2D是一些实施例中，集成电路设计布局中的另一主要图案与多个辅助图案。
图2E是一些实施例中，具有多个主要图案与多个辅助图案的集成电路设计布局。
图3是对晶圆进行的微影制程，且其采用本公开实施例的掩模。
图4A与4B是一些实施例中，图3的晶圆于显影光致抗蚀剂图案之前与之后的剖视图。
图4C是一些实施例中，具有光致抗蚀剂图案的图3的晶圆其上视图。
图5是本公开多种实施例中，将辅助图案添加于集成电路布局的方法的高阶流程图，其有利于测量晶圆上的主要图案的关键尺寸。
图6是用以实施本公开一或多个实施例的电脑系统。
附图标记说明：
D1、D2、W0、W1、W2、W3、W4、W5、W8 尺寸
100 集成电路制作系统
120 设计公司
122 集成电路设计布局
130 掩模公司
132 掩模数据的准备
138 模块
144 掩模制作
150 集成电路制造商
152 半导体晶圆
160 集成电路装置
190 掩模
192 数据文件
200、210、220 图案层
202、212 主要图案
204、214 关键尺寸的辅助图案
206、216 校正辅助图案
306 光微影系统
307 光源
308 射线
402 基板
404 材料层
406 光致抗蚀剂
412、414、416 光致抗蚀剂图案
500 方法
502、504、506、508、510、522、524、526 步骤
600 掩模公司工具
602 微处理器
604 输入装置
606 储存装置
608 视频控制器
610 系统存储器
612 总线
614 显示器
616 通信装置
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开多种例子可重复标号及/或符号，但这些重复仅用以简化与清楚说明，并不代表多种实施例及/或设置之间具有相同标号的单元具有一样的相对关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
本公开实施例关于半导体制程，且更特别关于在形成半导体时测量大的主要图案的关键尺寸。
本公开实施例将辅助图案插入集成电路设计布局中，此辅助图案特别与大的主要图案相邻，以利于主要图案的关键尺寸测量。此处所述的集成电路的“主要图案”指的是设置以进行集成电路的预定功能的图案，而集成电路的“辅助图案”指的是帮助制作集成电路，但非设置以进行集成电路的任何预定功能的图案。
本公开实施例将说明设计与形成集成电路的不同阶段中的图案，其包含主要图案与辅助图案。特别的是，本公开实施例将说明集成电路设计布局阶段、集成电路掩模阶段、与制作阶段(如曝光光致抗蚀剂与显影光致抗蚀剂等阶段)的图案。为了易于了解内容，集成电路设计布局的图案又称作“布局图案”，集成电路掩模的图案称作“掩模图案”，而晶圆的显影光致抗蚀剂的图案称作“光致抗蚀剂图案”或“晶圆图案”。此外，本公开将说明上述多种图案的尺寸。为了方便说明，布局图案、掩模图案、与光致抗蚀剂图案的尺寸将标准化为晶圆上的尺寸。举例来说，掩模图案在掩模上可具有实际尺寸M1。当掩模图案成像或印刷至晶圆上时，成像工具可依倍数F缩小掩模图案，并产生尺寸为M1/F的光致抗蚀剂图案。为方便讨论，掩模图案其标准化后的尺寸为M1/F。与此相比，布局图案通常符合其于晶圆上的目标尺寸。如此一来，布局图案的尺寸已标准化至晶圆尺寸，如同光致抗蚀剂图案。
图1是一实施例中，集成电路制作系统100与相关的集成电路制作流程。集成电路制作系统100包含多个实体如设计公司120、掩模公司130、与集成电路制造商150(如厂房)，以在设计、发展、与制作集成电路装置160的循环及/或服务中互相交流。上述实体经通信网络相连，且通信网络可为单一网络或多种不同网络如内部网络或网际网络，且可包含有线及/或无线通信通道。每一实体可与其他实体交流，且可提供服务至其他实体及/或接受其他实体的服务。一或多个设计公司120、掩模公司130、与集成电路制造商150可由单一公司拥有，且可存在于共同设施中并使用共同资源。
设计公司120(或设计团队)生成集成电路设计布局122。集成电路设计布局122包含多种几何图形，其设计以用于集成电路产品。几何图案对应金属层、氧化物层、或半导体层的图案，以构成预定制作的集成电路装置160的多种构件。举例来说，部分的集成电路设计布局122可包含集成电路结构，比如预定形成于半导体基板(如硅晶圆)之中或之上的主动区、栅极、源极与漏极结构、内连线的中间层的金属线路或通孔、用于接合垫的开口、以及感光单元如二极管。设计公司120进行合适的设计程序以形成集成电路设计布局122。设计程序可包含逻辑设计、物理设计、及/或配置与绕线。集成电路设计布局122存在于一或多个数据文件192中，其具有几何图案的信息。举例来说，集成电路设计布局122可由GDSII文件格式、DFII文件格式、或其他合适的文件格式表示。
掩模公司130采用集成电路设计布局122以形成一或多个掩模，其可用于制作集成电路装置160的多种层状物。掩模公司130进行掩模数据的准备132，其中集成电路设计布局122转译为掩模写入机可物理写入的形式。掩模公司130亦进行掩模制作144，其中掩模数据的准备132所准备的设计布局可调整至符合特定掩模写入机及/或掩模制造商，接着制作掩模。在此实施例中，掩模数据的准备132与掩模制作144是图示为分开的单元。然而掩模数据的准备132与掩模制作144可统称为掩模数据的准备。
在此实施例中，掩模数据的准备132包含将辅助图案加入集成电路设计布局122的模块138，且辅助图案特别与大的主要图案相邻。上述辅助图案有助于集成电路制造商150测量大的主要图案的关键尺寸。如现有技术所述，以晶圆测量工具(如扫描式电子显微镜)测量大图案的关键尺寸面临挑战。举例来说，一般市售的晶圆测量工具其关键尺寸的测量上限为1微米，其具有1％的测量准确度(即实际关键尺寸与测量的关键尺寸之间的差异在1％内)。当图案的实际关键尺寸超出上限，测量准确度将比1％还差。图2A是一例中，集成电路设计布局122的图案层200(或布局层)中的主要图案202。主要图案202沿着X轴的尺寸W1超出晶圆测量工具其关键尺寸测量的能力上限。举例来说，当晶圆测量工具的关键尺寸测量的能力上限为1微米时，尺寸W1可能介于1微米至50微米之间。本公开提供新的方式，使集成电路制造商150采用现有的晶圆测量工具如扫描式电子显微镜即可准确测量尺寸W1。虽然图2A中的主要图案202为矩形图案，但不限于此。在多种实施例中，下述发明性的概念可用于多种形状的主要图案202，比如矩形、方形、L形、卵形、任何多边形、或不规则的形状。
在一实施例中，模块138设置以插入关键尺寸的辅助图案204以与主要图案202相邻。在图2B所示的一例中，图案层200具有插入的关键尺寸的辅助图案204。如图2B所示，关键尺寸的辅助图案204可为条状，比如位于主要图案202其中心线(沿着X轴与Y轴)上的条状物。关键尺寸的辅助图案204亦可为L状，比如位于主要图案的角落周围的辅助图案，且其凹陷的角落面对主要图案202。上述条状与L状均有利于测量关键尺寸，这些形状的辅助图案可成像至晶圆上，且可由晶圆测量工具测量。对L状的关键尺寸的辅助图案204而言，其特点在于垂直与水平的构件有利于测量尺寸W1，见下述内容。如此一来，虽然L状的垂直角落可完美地(或不完美地)印刷至晶圆上，L状仍被视作有利于关键尺寸的测量。关键尺寸的辅助图案204可进一步包含其他有利于关键尺寸测量的形状，位于条状及L状的外。
在此实施例中，关键尺寸的辅助图案204与主要图案202的左侧与右侧相邻者，是沿着水平的中心线。上述关键尺寸的辅助图案204设置以具有尺寸W2，且与主要图案202的间隔有尺寸D1。尺寸W2与D1如同尺寸W1，均沿着相同方向(如X轴)测量。与一般用于光学邻近校正的次分辨率图案不同，尺寸W2与D1大于光微影(或微影)制程中的印刷分辨率。换言的，关键尺寸的辅助图案204，以及关键尺寸的辅助图案204与主要图案202的间的间距，可在微影制程中印刷至晶圆上。此外，尺寸W2与D1设计为小于或等于晶圆测量工具的关键尺寸的测量上限，因此其测量值可具有可接受的准确度。举例来说，若晶圆测量工具的关键尺寸测量上限为1微米且其测量准确度为1％如前述，则尺寸W2与D1设计为小于或等于1微米。这可让关键尺寸的测量误差顶多为1微米的1％，比如10nm。若采用同样的晶圆测量工具，若尺寸W2与D1设计为约0.5微米(因此误差为0.5微米的1％)，则关键尺寸的测量误差仅为约5nm，这对许多先进制程节点而言是可接受的。此外在此实施例中，尺寸W2与D1设计为足够大，以避免造成微影制程中主要图案202上的印刷变形。举例来说，虽然微影制程的印刷分辨率可达10nm或更小，但尺寸W2与D1需设计为大于或等于约100nm，以避免光学效应造成主要图案202上的扭曲。在一些实施例中，尺寸W2与D1设置为介于0.1微米至1微米之间，且可设置为具有相同或不同数值。此外在此实施例中，关键尺寸的辅助图案204设置为对应主要图案202其中心的对称图案，即尺寸W2相同且尺寸D1相同。在其他实施例中，关键尺寸的辅助图案204设置为对应主要图案202其中心的不对称图案，即尺寸W2不同或者尺寸D1不同。关键尺寸的辅助图案204的其他设计考量可包含主要图案202与相邻的主要图案的密度，在主要图案202与关键尺寸的辅助图案204所在的图案层200之上或之下的相邻布局层上的主要图案，以及类似考量。设计标准之一为关键尺寸的辅助图案204不应负面地影响集成电路的功能。
如图2B所示，关键尺寸的辅助图案204与主要图案202的上侧与下侧相邻者，是沿着垂直的中心线。上述关键尺寸的辅助图案204同样设置以沿着Y轴测量主要图案202的关键尺寸，且类似内容将不再重复以简化说明。同样地，L型的关键尺寸的辅助图案204可设置以具有尺寸W2，且与主要图案202之间隔有尺寸D1。在多种实施例中，模块138可插入一对关键尺寸的辅助图案204以与主要图案202的左侧与右侧相邻、一对关键尺寸的辅助图案204以与主要图案202的上侧与下侧相邻、一对关键尺寸的辅助图案204以与主要图案202的左上角与右上角相邻、一对关键尺寸的辅助图案204以与主要图案的左下角与右下角相邻、一对关键尺寸的辅助图案204以与主要图案的左上角与左下角相邻、一对关键尺寸的辅助图案204以与主要图案的右上角与右下角相邻、或上述辅助图案的组合。此外，每一前述的辅助图案可为条状、I状、或其他合适形状。如图2B所示，当关键尺寸的辅助图案204对称设置时，一对关键尺寸的辅助图案其中心线之间的尺寸W0可表示如下：
W0＝W1+W2+2*D1 (1)
在一些实施例中，掩模数据的准备132(见图1)可将其他种类的辅助图案加到关键尺寸的辅助图案204。一种辅助图案称作「校正辅助图案」，如图2C所示的一实施例的校正辅助图案206。如图2C所示，校正辅助图案206包含多个方块位于围绕主要图案202与关键尺寸的辅助图案204的矩形区域之外。校正辅助图案206亦可印刷于微影制程中。此外，此实施例中的校正辅助图案206与相邻的关键尺寸的辅助图案204的间隔有数微米(如10微米)。校正辅助图案206的功能之一为定位晶圆上的关键尺寸的辅助图案204。举例来说，在印刷关键尺寸的辅助图案204与校正辅助图案206于晶圆上之后，为了定位可能微小的关键尺寸的辅助图案204，可先定位校正辅助图案206，再依据关键尺寸的辅助图案204与校正辅助图案206之间的已知空间关系定位关键尺寸的辅助图案204。上述步骤可减少测量工具的电子束或离子束曝照关键尺寸的辅助图案204的时间，进而减少损伤关键尺寸的辅助图案204。
在一些实施例中，集成电路设计布局122(见图1)可包含多个图案层。此外，不同图案层可包含需要适当对准的电路结构。举例来说，图2D显示集成电路设计布局122的图案层210中的主要图案212。图案层210可位于集成电路设计布局122中(通常也位于集成电路装置160中)的图案层200之下或之上。在一实施例中，主要图案212设计以于上视图中完全封住主要图案202，且可直接位于主要图案202之上或之下。主要图案212沿着X轴的尺寸W8可大于尺寸W1。如前所述，以晶圆测量工具测量主要图案212的关键尺寸面临挑战。在此实施例中，掩模数据的准备132可插入关键尺寸的辅助图案214与校正辅助图案216以与主要图案212相邻，如同前述的主要图案202。特别的是，此实施例中的关键尺寸的辅助图案214其尺寸，设计以与关键尺寸的微影图案204其尺寸相同；且关键尺寸的辅助图案214与主要图案212之间的距离，设计以与关键尺寸的辅助图案204与主要图案202之间的距离相同。虽然对应的主要图案202与212的尺寸及/或形状不同，但关键尺寸的辅助图案204与214相同可具有优势。
在一些实施例中，集成电路设计布局122(见图1)中的图案层可包含多个设置成阵列的主要图案。如图2E所示的一例，集成电路设计布局122的图案层220包含主要图案202的阵列，且每一主要图案202具有沿着X轴的尺寸W1。模块138插入一组关键尺寸的辅助图案204以与主要图案202的一者相邻。在一实施例中，每一主要图案202可与至少一对关键尺寸的辅助图案204(未图示)相关，以利测量每一主要图案的关键尺寸如前述。
在一些实施例中，掩模数据的准备132(见图1)可对集成电路设计布局122进行其他操作，以改善其可行性。举例来说，其可进行光学邻近修正。光学邻衅修正采用微影增进技术以弥补影像误差，比如绕射、干涉、或其他制程效应造成的影像误差。光学邻近修正可在微影制程后依据光学模式或规则，新增辅助结构如散射条、饰线、及/或锤头至集成电路设计布局122，以改良晶圆上的最终图案并使其具有增进的分辨率与精确度。掩模数据的准备132(见图1)亦可在调整集成电路设计布局122之后，进行掩模规则检查以及微影制程检查。举例来说，可采用一组掩模产生规则(包含几何与连接限制)检查集成电路设计布局122，以确保足够空间并计算半导体制程中的变化。举例来说，可模拟制作集成电路装置160的集成电路制造商150其实施的制程。模拟可计算多种参数如空照影像对比、焦深、掩模误差增强参数、其他合适的参数、或上述的组合。
如图1所示，在掩模数据的准备132之后以及掩模制作144之间，可依据改良的集成电路设计布局122制作掩模190或一组掩模190。举例来说，电子束或多重电子束的机制可依据调整的集成电路设计布局，形成图案于掩模上。掩模190的形成方法可为多种技术。在一实施例中，掩模190的形成方法采用二元技术。在此实施例中，掩模图案包含不透光区与透光区。射线束如紫外线束，可曝照涂布于晶圆上的影像感测材料层(如光致抗蚀剂)，而射线束将穿过透光区而被不透光区阻挡。在一例中，二元掩模包含透明基板(如熔融石英)与不透光材料(如铬)涂布于掩模的不透光区中。在另一例中，掩模190的形成方法采用相位移技术。在相位移掩模中，形成于掩模上的图案中的多种结构，是设置以具有适当的相位差以增进分辨率与成像品质。在多种例子中，相位移掩模可为本技术已知的衰减式相位移掩模与交替式相位移掩模。在另一例中，掩模190为反射式掩模。举例来说，反射式掩模可包含低热膨胀材料层、低热膨胀材料层上的反射性的多层结构、多层结构上的吸收层、以及其他层。多层结构设置以反射极紫外线(波长为约1至100nm之间)。吸收层设计为具有掩模图案，其决定如何反射或吸收射线。
在此实施例中，掩模制作144产生的掩模190具有多种掩模图案，其对应掩模数据的准备132调整后的集成电路设计布局122。为方便说明，将以相同标号标示掩模图案与布局图案。在此考量下，图2A至2E亦显示掩模190的多种掩模图案。以图2C的图案层200为例，多种掩模图案包含掩模的主要图案202对应布局的主要图案202；掩模的关键尺寸的辅助图案204对应布局的关键尺寸的辅助图案204；以及掩模的校正辅助图案206对应布局的校正辅助图案206。在此实施例中，掩模的主要图案202其沿着X轴的尺寸W1，大于晶圆测量工具其关键尺寸测量能力的上限。在此实施例中，掩模的关键尺寸的辅助图案204在沿着X轴的方向具有实质上相同的尺寸W2，且与掩模的主要图案202之间一样隔有尺寸D1。尺寸W2与D1均大于光微影制程中的印刷分辨率，且等于或小于晶圆测量工具其关键尺寸的测量能力上限。至于图2B、2D、与2E中的掩模图案，将省略相关说明以简化内容。
如图1所示，集成电路制造商150如半导体代工，可采用掩模190制作集成电路装置160。集成电路制造商150为集成电路制作企业，其可包含制作多种不同集成电路产品的大量制造设施。举例来说，其可为用于多个集成电路产品的前端制程的第一制造设施，用于提供内连线与封装集成电路产品的后端制程的第二制造设施、以及可提供代工业务的其他服务的第三制造设施。在此实施例中，采用掩模190及一或多道光微影制程(比如图3)，以及其他合适制程(如沉积材料、蚀刻、离子布植、与磊晶成长等等)形成集成电路装置160，以制作半导体晶圆152。
如图3所示，集成电路制造商150采用光微影系统306(简化附图)以进行光微影制程。光微影系统306包含光源307使射线308穿过掩模190后投射至半导体晶圆152上。虽然未图示，但可提供多种透镜与其他光放大及/或透光装置。射线308可包含紫外线、极紫外线、电子束、X光、或离子束。掩模190可图案化射线308。半导体晶圆152涂布有射线敏感的光致抗蚀剂以接收图案化的射线308，进而形成潜影像于光致抗蚀剂上。接着显影光致抗蚀剂以形成光致抗蚀剂图案。就此而言，图4A显示的半导体晶圆152具有基板402、一或多个材料层404、以及显影前的光致抗蚀剂406。在本公开实施例中，图4B显示显影光致抗蚀剂406以形成多种光致抗蚀剂图案后的晶圆152，而图4C显示光致抗蚀剂图案的上视图。
如图4A所示，基板402可为硅基板或其他适当的基板，其具有材料层形成其上或其中。基板402可包含半导体元素如硅、钻石、或锗；半导体化合物如碳化硅、砷化铟、或磷化铟；或半导体合金如碳化硅锗、磷化镓砷、或磷化镓铟。基板42可包含多种掺杂区、介电结构、与其他合适的集成电路结构。在多种实施例中，材料层404可包含高介电常数介电层、栅极层、硬遮罩层、界面层、盖层、扩散阻障层、层间介电层、金属间介电层、导电层、其他合适层、及/或上述的组合。光致抗蚀剂406可为正光致抗蚀剂或负光致抗蚀剂，且其形成方法可为旋转涂布液态的高分子材料于材料层404上。在一实施例中，可进一步对光致抗蚀剂406进行一或多道烘烤制程。
如图4B所示，在将多种掩模图案的潜影像印刷(或照射)至光致抗蚀剂406后，显影光致抗蚀剂以形成光致抗蚀剂图案。上述显影步骤可为负型显影或正型显影。在负型显影制程中，光致抗蚀剂406的未曝光部分将溶于光致抗蚀剂显影剂中。在正型显影制程中，光致抗蚀剂406的曝光部分将溶于光致抗蚀剂显影剂中。不论采用哪种显影步骤，光致抗蚀剂406的保留部分将成为光致抗蚀剂图案(或光致抗蚀剂结构)。继续图2C所示的布局图案与掩模图案，显影后的光致抗蚀剂406包含光致抗蚀剂图案412、414、与416，如图4C所示。光致抗蚀剂图案412为光致抗蚀剂的主要图案，是由掩模的主要图案202印刷而来。光致抗蚀剂图案414为光致抗蚀剂的关键尺寸的辅助图案，是由掩模的关键尺寸的辅助图案204印刷而来。光致抗蚀剂图案416为光致抗蚀剂的修正辅助图案，是由掩模的修正辅助图案206印刷而来。光致抗蚀剂图案412具有沿着X轴的尺寸W4。一对光致抗蚀剂图案414与光致抗蚀剂图案412的左侧与右侧相邻，各自具有沿着X轴的尺寸W3，且与光致抗蚀剂图案412均隔有尺寸D2。如图4C所示，一对光致抗蚀剂图案404的中心线之间的尺寸W5可由下式表示(假设图2C中关键尺寸的辅助图案是对称地设置)：
W5＝W4+W3+2*D2 (2)
由于多种参数影响，尺寸W4、W3、与D2可分别符合或不符合图2C中的尺寸W1、W2、与D1。然而尺寸W5通常符合尺寸W0。换言的，下式应成立：
W1+W2+2*D1＝W4+W3+2*D2 (3)
影响光致抗蚀剂图案412、414、与416的形状与尺寸的参数包含掩模190上的图案形状与图案密度、掩模190的反射度或透光度、光致抗蚀剂406的敏感性与厚度、显影时的光致抗蚀剂损失、聚焦深度、曝光剂量的变数、曝光后烘烤的温度与时间变数、以及显影溶液的特性。
集成电路制造商150可进一步在光致抗蚀剂图案上进行显影后检测制程。在此实施例中，显影后检测制程包含确认尺寸W4、W3、与D2。此外，显影后检测制程可由晶圆测量工具如扫描式电子显微镜执行。如现有技术的内容所述，采用晶圆测量工具测量大的光致抗蚀剂图案(如光致抗蚀剂图案412)的关键尺寸时，将面临挑战。举例来说，一般的市售晶圆测量工具其关键尺寸的测量上限为1微米，且具有1％的测量准确度(即实际的关键尺寸与测量的关键尺寸之间的差异为1％)。当光致抗蚀剂图案其实际的关键尺寸超出上限，测量准确度可能比1％还差。举例来说，若尺寸W4大于10微米，以晶圆测量工具直接测量尺寸W4时的测量误差可能会大于或等于100nm。对一些制程节点，上述测量误差难以接受。在此实施例中，集成电路制造商150测量尺寸W3与D2，并以尺寸W1、W2、D1、W3、与D2计算尺寸W4。
在一实施例中，尺寸W4可由式(3)换算如下：
W4＝W1+2*(D1–D2)+(W2–W3) (4)
在式(4)中，尺寸W1、D1、与W2被视作准确的，因为上述尺寸来自集成电路设计布局122或掩模190的目标尺寸。尺寸D2与W3是由晶圆测量工具测量而得。尺寸D2与W3设计以符合晶圆测量工具的关键尺寸测量能力的上限。举例来说，若晶圆测量工具的关键尺寸测量能力的上限为1微米，则尺寸D2与W3将设计为介于0.1微米至1微米之间。举例来说，尺寸D2与W3可设计为约0.5微米。若测量准确度为约1％，则尺寸D2与W3的关键尺寸的测量误差为约5nm。如此一来，计算而得的尺寸W4其关键尺寸的测量误差为约5nm，远比以晶圆测量工具直接测量尺寸W4的误差小。
在其他实施例中，集成电路制造商可分别测量光致抗蚀剂图案414的尺寸如W3左与W3右(未图示)，并分别测量光致抗蚀剂图案414与光致抗蚀剂图案412之间的尺寸如D2左与D2右(未图示)，并计算W4如下式：
W4＝W1+2*D1–D2左–D2右+W2–0.5*(W3左+W3右) (5)
光致抗蚀剂图案412沿着Y轴的尺寸，可与沿着Y轴测量光致抗蚀剂图案414的关键尺寸以及对应间隙类似。此外，与光致抗蚀剂图案412的角落相邻的光致抗蚀剂图案414，可用于取代与光致抗蚀剂图案412的中心线相邻的光致抗蚀剂图案414。此外，光组图案412的关键尺寸可采用式(4)与(5)以外的其他算式计算而得。
在确认光致抗蚀剂图案412的关键尺寸后，集成电路制造商150可进行额外步骤。举例来说，若光致抗蚀剂图案412的关键尺寸不符目标的关键尺寸，则可剥除光致抗蚀剂图案412、414、与416，再涂布新的光致抗蚀剂406，并以不同光微影参数曝光与显影新的光致抗蚀剂406，以利改善显影后的光致抗蚀剂图案的关键尺寸。另一方面，若光致抗蚀剂图案412的关键尺寸符合目标的关键尺寸，则集成电路制造伤可采用光致抗蚀剂图案412、414、与416作为蚀刻遮罩以蚀刻材料层404。综上所述，光致抗蚀剂图案412、414、与416的图案将转移至材料层404，甚至转移至集成电路装置160。
图5是本公开多种实施例中，形成集成电路的方法500的流程图。集成电路制作系统100可执行所有或部分的方法500。在方法500之前、之中、与之后可进行额外步骤，且其他实施例可置换、省略、或调换一些步骤。方法500仅用以举例，而非局限本公开至权利要求未实际限缩者。方法500将简述于下，并搭配图1至4C进行说明。
在步骤502中，图5的方法500接收具有布局图案的集成电路设计布局。举例来说，集成电路设计布局可由电脑可读的文件格式提供，比如GDSII、DFII、或其他合适的文件格式。布局图案可包含大的主要图案，比如图2A中布局的主要图案202。
在步骤504中，图5的方法500插入辅助图案以与大的主要图案相邻，以调整集成电路设计布局。举例来说，方法500可插入布局的关键尺寸的辅助图案204，以助测量图2B中布局的主要图案202其关键尺寸。此外，方法500可插入图2C所示的布局的校正辅助图案206。
在步骤506中，图5的方法500依改良的集成电路设计布局产生一或多个掩模。举例来说，方法500可产生一或多个掩模190(见图1)，其具有第2C、2D、或2E图所示的掩模图案。掩模图案包含对应布局的主要图案202的掩模的主要图案，对应布局的关键尺寸的辅助图案204的掩模的关键尺寸的辅助图案、以及对应布局的校正辅助图案206的掩模的校正辅助图案。
在步骤508中，图5的方法500采用一或多个掩模形成光致抗蚀剂图案于晶圆上。举例来说，光致抗蚀剂图案的形成方法可采用微影系统(图3)。此外，光致抗蚀剂图案可包含主要的光致抗蚀剂图案412、关键尺寸的辅助图案的光致抗蚀剂图案414、以及校正辅助图案的光致抗蚀剂图案416，如图4C所示。
在步骤510中，图5的方法500进行光致抗蚀剂图案的显影后检测。在此实施例中，步骤510包含：以步骤522测量关键尺寸的辅助图案的光致抗蚀剂图案其尺寸(如图4C的尺寸W3)、以步骤524测量关键尺寸的辅助图案的光致抗蚀剂图案与主要的光致抗蚀剂图案之间的间隙尺寸(如图4C所示的尺寸D2)、并以步骤526计算主要的光致抗蚀剂图案的尺寸(如图4C所示的尺寸W4)。方法500的多种实施例与前述的集成电路制作系统100的内容类似，在此省略以简化说明。
如图6所示，是执行方法500的步骤如步骤502与504的掩模公司工具600。在一实施例中，掩模公司工具600为特用的电脑系统。举例来说，特用的电脑系统可执行图1中掩模数据的准备132与模块138相关的步骤、制程、操作、或方法。特别的是，掩模数据的准备132与模块138的这些操作可改善产生集成电路布局的电脑系统的能力，并增进集成电路布局的制作可行性。
在此实施例中，掩模公司工具600包含微处理器602、输入装置604、储存装置606、视频控制器608、系统存储器610、显示器614、与通信装置616，且上述装置均由一或多个总线612相连。储存装置606可为软碟机、硬盘机、只读记忆光盘、光盘驱动器、或任何其他种类的储存装置。此外，储存装置606能接收软碟、只读记忆光盘、只读数字影音光盘、或任何其他种类的电脑可读媒体，其可包含电脑可执行的指令。此外，通信装置616可为数据机、网络卡、或能使电脑系统与其他节点通信的任何其他装置。应理解的是，任何电脑系统可指多个相连(网内或网际)的电脑系统，其包含但不限于个人电脑、大型计算机、个人数字助理、或手机。
电脑系统通常包含可执行机器可独指令的至少一硬件，以及执行动作(通常为机器可读指令)以产生所需结果的软件。此外，电脑系统可包含硬件与软件的结合，以及电脑子系统。
硬件通常至少包含处理器可行平台，比如客户机(亦称作个人电脑或伺服器)与手持处理装置(如智能手机、个人数字助理、或个人计算装置)。此外，硬件可包含任何可储存机器可读指令的物理装置，比如存储器或其他数据储存装置。其他种类的硬件包含硬件子系统，其可包含传输装置如数据机、数据机卡、埠、与埠卡。
软件包含可储存于任何记忆媒体(如随机存取存储器或只读存储器)中的任何机械码，或储存于其他装置如软碟、快闪存储器、只读记忆光盘的机械码。举例来说，软件可包含原始码或目的码。此外，软件可包括能在客户机或伺服器中执行的任何指令集。
软件和硬件的组合也可用于增加本公开实施例的功能和效能。在一例中，直接在硅芯片上形成软件的功能。综上所述，应理解硬件和软件的组合亦包括于电脑系统的定义中，且属本公开可设想的等效结构与等效方法。
计算机可读媒体包括被动数据储存憩如随机存取存储器，以及半永久的数据储存憩如例如只读记忆光盘。此外，本公开实施例可体现于电脑的随机存取存储器中，以将标准电脑转换成新的特用电脑机器。
本公开实施例在形成半导体装置上提供许多优点，但不需局限于这些优点。举例来说，在显影后检测时，不需改变晶圆测量工具即可测量大的主要图案的关键尺寸(比如介于约1微米至50微米之间)，且测量值具有优选的准确度。在实施例中，通过测量小非常多的辅助图案与校正辅助图案的关键尺寸，再依布局(或掩模)图案及较小的辅助图案计算较大的主要图案的关键尺寸，即可得大的主要图案的关键尺寸。
在本公开一实施例中，方法包括接收具有图案层的集成电路布局。图案层包含主要布局图案。主要布局图案其沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限。此方法亦包括以掩模公司工具新增多个辅助布局图案至图案层中。辅助布局图案包括一对关键尺寸的辅助布局图案，且关键尺寸的辅助布局图案沿着第一方向位于主要布局图案的两侧上。关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与主要布局图案相距的尺寸D1实质上相同。尺寸W2与D1均大于光微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。
在一些实施例中，上述方法还包括：采用具有主要布局图案与多个辅助布局图案的集成电路布局形成掩模，其中掩模具有主要掩模图案对应主要布局图案，以及一对关键尺寸的辅助掩模图案对应一对关键尺寸的辅助布局图案；以及采用掩模与微影制程形成光致抗蚀剂图案于晶圆上，其中光致抗蚀剂图案包括自主要掩模图案印刷的主要光致抗蚀剂图案，以及自一对关键尺寸的辅助掩模图案印刷的一对关键尺寸的辅助光致抗蚀剂图案。
在一些实施例中，上述方法还包括以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案的尺寸；以晶圆测量工具沿着第一方向测量主要光致抗蚀剂图案与关键尺寸的辅助图案的间隙的尺寸；以及依据关键尺寸的辅助光致抗蚀剂图案的尺寸与间隙的尺寸计算主要光致抗蚀剂图案其沿着第一方向的尺寸W4。
在一些实施例中，上述方法还包括：以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案的尺寸W3，以晶圆测量工具沿着第一方向测量主要光致抗蚀剂图案与关键尺寸的辅助图案的间隙的尺寸D2；以及以尺寸W1、W2、W3、D1、与D2计算主要光致抗蚀剂图案其沿着第一方向的尺寸W4。
在一些实施例中，上述方法的主要光致抗蚀剂图案的尺寸W4由下式计算而得：W4＝W1+2*(D1-D2)+(W2-W3)。
在一些实施例中，上述方法的尺寸W2介于0.1微米至1微米的间，且尺寸D1介于0.1未米至1微米的间。
在一些实施例中，上述方法的尺寸W2为约0.5微米，而尺寸D1为约0.5微米。
在一些实施例中，上述方法的一对关键尺寸的辅助布局图案为条状。
在一些实施例中，上述方法的一对关键尺寸的辅助布局图案为L状。
在一些实施例中，上述方法的多个辅助布局图案还包含修正布局图案于封住主要布局图案与一对关键尺寸的辅助布局图案的矩形区域之外，其中修正布局图案尺寸大于微影制程中的印刷分辨率。
在一些实施例中，上述方法的集成电路布局具有另一图案层于图案层上，另一图案层包含另一主要布局图案直接位于主要布局图案上并封住主要布局图案，且方法还包括：沿着第一方向新增另一对关键尺寸的辅助布局图案于另一主要布局图案的两侧上，其中另一对关键尺寸的辅助布局图案沿着第一方向具有实质上相同的尺寸W2，且与另一主要布局图案的间隔有相同的尺寸D1。
在本公开另一实施例中，方法包括：提供集成电路掩模，其包含主要掩模图案，与沿着第一方向位于主要掩模图案的两侧上的两个关键尺寸的辅助掩模图案。主要掩模图案沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸测量能力的上限。关键尺寸的辅助掩模图案沿着第一方向具有实质上相同的尺寸W2，且与主要掩模图案隔有大致相同的尺寸D1。尺寸W2与D1大于微影制程的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸测量能力的上限。方法亦包括采用集成电路掩模与微影制程形成光致抗蚀剂图案于晶圆上。光致抗蚀剂图案包括自主要掩模图案印刷的主要光致抗蚀剂图案，以及自关键尺寸的辅助掩模图案印刷的关键尺寸的辅助光致抗蚀剂图案。方法亦包括以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案的尺寸W3，以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案与主要光致抗蚀剂图案的间的间隙的尺寸D2；以及采用W1、W2、W3、D1、与D2计算主要光致抗蚀剂图案其沿着第一方向的尺寸W4。
在一些实施例中，上述方法的主要光致抗蚀剂图案的尺寸W4由下式计算而得：W4＝W1+2*(D1-D2)+(W2-W3)
在一些实施例中，上述方法的尺寸W2与D1实质上相同。
在一些实施例中，上述方法的集成电路掩模还包含另一主要掩模图案，其与主要掩模图案分别位于关键尺寸的辅助掩模图案的相反两侧，其中另一主要掩模图案的尺寸与主要掩模图案的尺寸相同。
在一些实施例中，上述方法的集成电路掩模还包含校正图案位于封住主要掩模图案及关键尺寸的辅助掩模图案的矩形区域的外，其中每一校正图案大于微影制程的印刷分辨率。
在一实施例中，上述方法的主要掩模图案包含矩形，第一方向沿着矩形的中心线，且关键尺寸的辅助掩模图案为条状。
在一些实施例中，上述方法的主要掩模图案包含矩形，且关键尺寸的辅助掩模图案为L状且位于矩形的主要掩模图案的角落周围。
在一些实施例中，上述方法在提供集成电路掩模前，还包括：接收集成电路布局，且主要布局图案具有沿着第一方向的尺寸W1；沿着第一方向插入两个关键尺寸的辅助布局图案于主要布局图案的两侧上，其中关键尺寸的辅助布局图案沿着第一方向具有实质上相同的尺寸W2，且与主要布局图案的间隔有相同的尺寸D1；以及以具有主要布局图案与关键尺寸的辅助布局图案的集成电路布局形成集成电路掩模，其中主要掩模图案对应主要布局图案，且关键尺寸的辅助掩模图案对应关键尺寸的辅助布局图案。
在本公开另一实施例中，方法包括：提供集成电路掩模，其包含主要掩模图案，以及沿着第一方向位于主要掩模图案的两侧的两个关键尺寸的辅助掩模图案。主要掩模图案沿着第一方向的尺寸W1大于晶圆测量工具的关键尺寸的测量上限。关键尺寸的辅助掩模图案沿着第一方向各自具有尺寸W2，且各自与主要掩模图案的间隔有尺寸D1。尺寸W2与D1大于光微影制程中的印刷分辨率，且小于或等于晶圆测量工具的关键尺寸的测量上限。以集成电路掩模及光微影制程形成光致抗蚀剂图案于晶圆上，其中光致抗蚀剂图案包含自主要掩模图案印刷的主要光致抗蚀剂图案，以及自关键尺寸的辅助掩模图案印刷的关键尺寸的辅助光致抗蚀剂图案。以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案的尺寸W3，以晶圆测量工具沿着第一方向测量关键尺寸的辅助光致抗蚀剂图案与主要光致抗蚀剂图案之间的间隙的尺寸D2，以及以公式W4＝W1+2*(D1-D2)+(W2-W3)计算主要光致抗蚀剂图案沿着第一方向的尺寸W4。
上述实施例的特征有利于本技术领域中技术人员理解本公开。本技术领域中技术人员应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本公开构思与实施方式，并可在未脱离本公开的构思与实施方式的前提下进行改变、替换、或变动。

Claims (1)

1.一种半导体装置的形成方法，包括：
接收具有一图案层的一集成电路布局，其中该图案层包含一主要布局图案，且该主要布局图案其沿着第一方向的尺寸W1大于一晶圆测量工具的关键尺寸的测量上限；以及
以一掩模公司工具新增多个辅助布局图案至该图案层中，其中所述辅助布局图案包括一对关键尺寸的辅助布局图案，且所述关键尺寸的辅助布局图案沿着第一方向位于该主要布局图案的两侧上，其中所述关键尺寸的辅助布局图案其沿着第一方向的尺寸W2实质上相同，且与该主要布局图案相距的尺寸D1实质上相同，其中尺寸W2与D1均大于一光微影制程的印刷分辨率，且小于或等于该晶圆测量工具的关键尺寸的测量上限。
CN201710242981.4A 2016-11-18 2017-04-14 半导体装置的形成方法 Pending CN108074865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/356,450 2016-11-18
US15/356,450 US10276375B2 (en) 2016-11-18 2016-11-18 Assistant pattern for measuring critical dimension of main pattern in semiconductor manufacturing

Publications (1)

Publication Number Publication Date
CN108074865A true CN108074865A (zh) 2018-05-25

Family

ID=62147183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710242981.4A Pending CN108074865A (zh) 2016-11-18 2017-04-14 半导体装置的形成方法

Country Status (3)

Country Link
US (1) US10276375B2 (zh)
CN (1) CN108074865A (zh)
TW (1) TW201820040A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407460A (zh) * 2018-12-05 2019-03-01 上海华力集成电路制造有限公司 曝光辅助图形添加方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102335170B1 (ko) * 2017-03-06 2021-12-02 에스케이하이닉스 주식회사 암전류가 감소된 포토 다이오드 및 이의 제조 방법
US11644746B1 (en) * 2020-01-29 2023-05-09 Synopsys, Inc. Inverse etch model for mask synthesis
CN113325662B (zh) * 2020-02-28 2024-07-02 中芯国际集成电路制造(上海)有限公司 辅助图形的配置方法、掩膜版及其形成方法和相关设备
CN112309883B (zh) * 2020-10-14 2023-09-19 上海华力微电子有限公司 基于自对准双重图形的产品良率在线评估系统及评估方法
TWI809913B (zh) * 2022-01-26 2023-07-21 南亞科技股份有限公司 臨界尺寸的測量方法
US12117733B2 (en) 2022-01-26 2024-10-15 Nanya Technology Corporation Method for measuring critical dimension
CN117610495B (zh) * 2024-01-23 2024-04-16 合肥晶合集成电路股份有限公司 辅助图形的添加方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040118A (en) * 1998-10-30 2000-03-21 Advanced Micro Devices, Inc. Critical dimension equalization across the field by second blanket exposure at low dose over bleachable resist
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
US7642019B2 (en) * 2005-04-15 2010-01-05 Samsung Electronics Co., Ltd. Methods for monitoring and adjusting focus variation in a photolithographic process using test features printed from photomask test pattern images; and machine readable program storage device having instructions therefore
US20070046954A1 (en) * 2005-08-24 2007-03-01 Asml Netherlands B.V. Method of verifying consistent measurement between a plurality of CD metrology tools
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
DE102007015499A1 (de) * 2007-03-30 2008-10-02 Advanced Micro Devices, Inc., Sunnyvale Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
KR101559868B1 (ko) * 2008-02-29 2015-10-14 삼성전자주식회사 수직형 반도체 소자 및 이의 제조 방법.
KR100961204B1 (ko) * 2008-06-18 2010-06-09 주식회사 하이닉스반도체 혼합 보조 패턴을 이용한 반도체 소자의 패턴 형성 방법
US8765329B2 (en) * 2010-11-05 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Sub-resolution rod in the transition region
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
US8736084B2 (en) 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
US8732626B2 (en) 2012-01-05 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of circuit layout for multiple cells
US9097978B2 (en) 2012-02-03 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to characterize photolithography lens quality
US8589828B2 (en) 2012-02-17 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reduce mask overlay error by removing film deposited on blank of mask
US8572520B2 (en) 2012-03-01 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Optical proximity correction for mask repair
US8589830B2 (en) 2012-03-07 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhanced optical proximity correction
US8527916B1 (en) 2012-03-14 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dissection splitting with optical proximity correction to reduce corner rounding
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US9367655B2 (en) 2012-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Topography-aware lithography pattern check
US8627241B2 (en) 2012-04-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern correction with location effect
US8631360B2 (en) 2012-04-17 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology of optical proximity correction optimization
US8631361B2 (en) 2012-05-29 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design method with dynamic target point
US8751976B2 (en) 2012-06-27 2014-06-10 Cheng-Lung Tsai Pattern recognition for integrated circuit design
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8745550B2 (en) 2012-07-09 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fracture aware OPC
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US8954899B2 (en) 2012-10-04 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Contour alignment system
US8739080B1 (en) 2012-10-04 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mask error enhancement factor (MEEF) aware mask rule check (MRC)
US9158209B2 (en) 2012-10-19 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of overlay prediction
US20140123084A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and Method for Improving a Lithography Simulation Model
US8906595B2 (en) 2012-11-01 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving resist pattern peeling
US20140119638A1 (en) 2012-11-01 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. System, method and computer program product to evaluate a semiconductor wafer fabrication process
US8812999B2 (en) 2013-01-02 2014-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system of mask data preparation for curvilinear mask patterns for a device
US20140226893A1 (en) 2013-02-11 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and System for Image-Based Defect Alignment
US10274839B2 (en) 2013-03-11 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Two-dimensional marks
US9690212B2 (en) 2013-03-11 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid focus-exposure matrix
US8984450B2 (en) 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US8716841B1 (en) 2013-03-14 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography mask and process
US9213233B2 (en) 2013-07-12 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photolithography scattering bar structure and method
US9195134B2 (en) 2013-08-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit mask patterning
US9836556B2 (en) * 2015-03-30 2017-12-05 Mentor Graphics Corporation Optical proximity correction for directed-self-assembly guiding patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407460A (zh) * 2018-12-05 2019-03-01 上海华力集成电路制造有限公司 曝光辅助图形添加方法
CN109407460B (zh) * 2018-12-05 2022-03-18 上海华力集成电路制造有限公司 曝光辅助图形添加方法

Also Published As

Publication number Publication date
US20180144936A1 (en) 2018-05-24
TW201820040A (zh) 2018-06-01
US10276375B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN108074865A (zh) 半导体装置的形成方法
US10962875B2 (en) Method of mask simulation model for OPC and mask making
US10996558B2 (en) Multiple-mask multiple-exposure lithography and masks
US9823585B2 (en) EUV focus monitoring systems and methods
KR100707893B1 (ko) 노광용 마스크의 제조 방법, 묘화 장치, 반도체 장치의제조 방법 및 마스크 블랭크 제품
US20030202174A1 (en) Method and apparatus for self-referenced projection lens distortion mapping
CN105372945B (zh) 具有增强的覆盖质量的光刻工艺和系统
JPH0635171A (ja) 位相シフトマスクの製造方法および半導体集積回路装置の製造方法
US7442951B2 (en) Reticle for use in rapid determination of average intrafield scanning distortion having transmissivity of a complementary alignment attribute being different than the transmissivity of at least one alignment attribute
US6197456B1 (en) Mask having an arbitrary complex transmission function
US20230367229A1 (en) Multiple-mask multiple-exposure lithography and masks
CN104656367A (zh) 在euv光刻制程期间使用的euv掩膜
EP1636655A2 (en) Method of designing a reticle and forming a semiconductor device therewith
US7099011B2 (en) Method and apparatus for self-referenced projection lens distortion mapping
US7930654B2 (en) System and method of correcting errors in SEM-measurements
US6906303B1 (en) Method and apparatus for self-referenced dynamic step and scan intra-field scanning distortion
TWI471683B (zh) An exposure mask, a manufacturing method thereof, and a method for manufacturing the semiconductor device
EP0459737B1 (en) Reticle for a reduced projection exposure apparatus
JP4794408B2 (ja) フォトマスク及び半導体装置の製造方法
JP3993188B2 (ja) 自己参照の動的ステップおよび走査フィールド内走査歪みのための方法および装置
CN104570589B (zh) 掩模板及利用掩模板进行光刻和测量步进精度的方法
JP4831802B2 (ja) 任意の複合透過機能を有するマスク
JP3696982B2 (ja) 半導体集積回路露光用のフォトマスク
JPH07281417A (ja) マスク、ならびに該マスクを用いた露光装置、露光方法、およびデバイス製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180525

WD01 Invention patent application deemed withdrawn after publication