CN117610495B - 辅助图形的添加方法 - Google Patents

辅助图形的添加方法 Download PDF

Info

Publication number
CN117610495B
CN117610495B CN202410089436.6A CN202410089436A CN117610495B CN 117610495 B CN117610495 B CN 117610495B CN 202410089436 A CN202410089436 A CN 202410089436A CN 117610495 B CN117610495 B CN 117610495B
Authority
CN
China
Prior art keywords
auxiliary
edge
area
main
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410089436.6A
Other languages
English (en)
Other versions
CN117610495A (zh
Inventor
赵广
罗招龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202410089436.6A priority Critical patent/CN117610495B/zh
Publication of CN117610495A publication Critical patent/CN117610495A/zh
Application granted granted Critical
Publication of CN117610495B publication Critical patent/CN117610495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种辅助图形的添加方法,通过从所有的主图形的边缘线条中筛选出线间距小于第一距离的边缘线条组,以获得第一区域;将第一区域与主图形组合,获得第二区域;从第二区域中筛选出线间距小于第一距离的边缘线条组,以获得第三区域;将第二区域和第三区域组合,获得第四区域;从第四区域中去除位于边缘的主图形的边缘线条,获得第五区域;从所有主图形中去除第五区域中的主图形,获得稀疏图形,从稀疏图形中筛选出线间距大于预设值的边缘线条组,形成第三边缘线条组;在第三边缘线条组中的相邻两个边缘线条之间添加辅助图形。本发明仅对获得的稀疏图形添加辅助图形,而占用较长运行时间的密集图形不添加辅助图形,可有效降低运行时间。

Description

辅助图形的添加方法
技术领域
本发明涉及半导体技术领域,特别涉及一种辅助图形的添加方法。
背景技术
现今,越来越小的技术节点导致设计版图的几何复杂性增加,RET(ResolutionEnhancement Technology,分辨率增强技术)和 OPC (optical proximity correction,光学邻近校正)工具所需的CPU(Central Processing Unit / Processor,中央处理器)数量以及时间也急剧增加。以图1为例,45nm node(技术节点)相比65nm node的 CPU的要求提高了两倍以上。参考厂内实际运行时间:55nm node 1U(单个芯片中具有很多结构层,1U表示芯片中需要进行OPC的一层结构层) OPC运行时间共236h,其中SB(散射条,ScatteringBar)添加的运行时间为15h,占比6%;40nm node 1U OPC运行时间共1608h,其中SB添加的运行时间为542h,占比34%;同样CPU的情况下OPC运行增加了581%,SB 添加的运行时间更是增加了3513%。
而且研究发现,越密集的图形SB添加的运行时间越长,而SB添加的目的为增加稀疏图形的工艺窗口,且密集图形多数无法添加SB。但是现有的SB的添加方法是先将稀疏图形和密集图形均添加SB,然后再去除不符合规则的SB,由于密集图形也添加了SB,因此整个SB的添加的运行时间非常长。
发明内容
本发明的目的在于提供一种辅助图形的添加方法,以降低辅助图形添加的运行时间。
为了实现上述目的以及其他相关目的,本发明提供了一种辅助图形的添加方法,包括以下步骤:
提供目标版图,且所述目标版图包括多个主图形;
从所有的主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第一边缘线条组,且所述第一边缘线条组中的相邻两个边缘线条之间的区域为第一区域;
将所述第一区域与所有主图形组合,获得第二区域;
从所述第二区域中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第二边缘线条组,且所述第二边缘线条组中的相邻两个边缘线条之间的区域为第三区域;
将所述第二区域和所述第三区域组合,获得第四区域;
从所述第四区域中去除位于所述第四区域边缘的主图形的边缘线条,获得第五区域;
从所述目标版图的所有主图形中去除所述第五区域中的主图形,获得稀疏图形;
从所述稀疏图形中的所有主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距大于预设值的边缘线条组,形成第三边缘线条组;
在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形。
可选的,在所述的辅助图形的添加方法中,所述第一距离=2×Offset1 + width1,其中width1为待添加的辅助图形的宽度,Offset1为所述待添加的辅助图形与所述主图形之间的最小间距。
可选的,在所述的辅助图形的添加方法中,所述从所述第四区域中去除位于所述第四区域边缘的主图形的边缘线条的步骤包括:从所述第四区域中去除与所述第四区域边缘的距离为固定值的区域。
可选的,在所述的辅助图形的添加方法中,所述固定值为所述目标版图的最小关键尺寸值。
可选的,在所述的辅助图形的添加方法中,所述第五区域中的主图形为密集图形。
可选的,在所述的辅助图形的添加方法中,所述在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形的步骤之后,所述辅助图形的添加方法还包括:去除部分辅助图形。
可选的,在所述的辅助图形的添加方法中,所述去除部分辅助图形的步骤包括:去除与所述主图形存在交集的辅助图形。
可选的,在所述的辅助图形的添加方法中,在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形的数量为一个或者多个。
可选的,在所述的辅助图形的添加方法中,所述辅助图形包括亚分辨率辅助图形。
本发明从所有的主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,筛选出的相邻两个边缘线条之间的区域为第一区域;将第一区域与主图形组合,获得第二区域;从第二区域中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,筛选出的相邻两个边缘线条之间的区域为第二区域;将第二区域和第三区域组合,获得第四区域;从第四区域中去除位于边缘的主图形的边缘线条,获得第五区域;从所有主图形中去除第五区域中的主图形,获得稀疏图形。本发明通过上述方法可以将稀疏图形与密集图形区分开来,然后仅对稀疏图形添加辅助图形,而占用较长运行时间的密集图形则不添加辅助图形,可以有效降低运行时间。
附图说明
图1是一种不同技术节点对应的运行时间的柱形图;
图2是一种现有的辅助图形的添加方法的流程图;
图3是一种现有的密集图形添加辅助图形的示意图;
图4是本发明一实施例的辅助图形的添加方法的流程图;
图5是本发明一实施例的辅助图形的添加方法的框图;
图6是本发明一实施例的获得第一区域和第三区域的示意图;
图3中:
01-第一主图形,02-第二主图形;
图6中:
1-主图形,D1-第一区域,D3-第三区域,L1-第一边缘线条,L2-第二边缘线条,L3-第三边缘线条,L4-第四边缘线条。
具体实施方式
以下结合附图和具体实施例对本发明提出的辅助图形的添加方法作进一步详细说明。根据下面说明书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图2,现有的辅助图形的添加方法包括以下步骤:
提供目标版图(即输入图形),且所述目标版图包括多个主图形;
根据边缘线条的线间距s分类,具体为从所有的主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距s大于预设值的边缘线条组;
在筛选出的边缘线条组中的相邻边缘线条之间添加SB(散射条);
去除与主图形存在交集的SB。
目前的SB是基于边缘线条的线间距s去添加的,所以首先会对边缘线条分类,相邻两个边缘线条的线间距s大于预设值则为稀疏线条,相邻两个边缘线条的线间距s不大于预设值则为密集线条,例如边缘线条的线间距s≤160nm时为密集线条,不添加SB;160nm<边缘线条的线间距s≤240nm时为稀疏线条,添加一个SB;边缘线条的线间距s>240nm时也为稀疏线条,添加多个SB等。然而此方法仅区分边缘线条,并不能区分出密集图形和稀疏图形,所以密集图形和稀疏图形均会添加SB,然后再将多余的SB去除,其中稀疏图形会去除部分SB(与主图形存在交集的SB),而密集图形由于无法放入SB,所以密集图形的SB最终会被全部被清除掉。参阅图3,现有的辅助图形的添加方法中,密集图形也可能会存在稀疏的边缘线条,例如密集图形的Edge A与Edge B之间的距离为243nm,属于稀疏线条,足够加入SB,但由于Space过小,SB会与第一主图形01及第二主图形02存在交集,导致SB最终会被清除掉。因此,即使密集图形存在稀疏线条,添加SB后也需要去除,会增加CPU数量以及运行时间。而研究发现,越密集的图形SB添加的运行时间越长,因此,在不区分密集图形和稀疏图形的基础上,密集图形和稀疏图形的SB的添加和去除会使得SB的运算部分的运行时间非常长。
为了降低CPU的数量以及运行时间,本发明提供了一种辅助图形的添加方法,可参阅图4和图5。
本实施例所述的辅助图形的添加方法具体可以包括以下步骤:
步骤S1:提供目标版图(即输入图形),且所述目标版图包括多个主图形;
步骤S2:从所有的主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第一边缘线条组,且所述第一边缘线条组中的相邻两个边缘线条之间的区域为第一区域;
步骤S3:将所述第一区域与所有主图形组合,获得第二区域;
步骤S4:从所述第二区域中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第二边缘线条组,且所述第二边缘线条组中的相邻两个边缘线条之间的区域为第三区域;
步骤S5:将所述第二区域和所述第三区域组合,获得第四区域;
步骤S6:从所述第四区域中去除位于所述第四区域边缘的主图形的边缘线条,获得第五区域;
步骤S7:从所述目标版图的所有主图形中去除所述第五区域中的主图形,获得稀疏图形;
步骤S8:从所述稀疏图形中的所有主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距大于预设值的边缘线条组,形成第三边缘线条组;
步骤S9:在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形。
本实施例的辅助图形的添加方法适用于光刻工艺中,且所述辅助图形优选为亚分辨率辅助图形,进一步优选为基于规则的亚分辨率辅助图形,例如可以为散射条。
执行步骤S1,提供目标版图。所述目标版图可以为掩膜版图,例如光掩膜版图。所述目标版图中包括多个主图形,例如多个光掩膜主图形。
本实施例在执行步骤S1之后,对所述主图形的类型进行区分,即将所述主图形区分为密集图形和稀疏图形。所述稀疏图形的图形密度小于密集图形。所述稀疏图形的获取过程为步骤S2至步骤S7,可参阅图5。
参阅图6,执行步骤S2,从所有的主图形1的边缘线条中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第一边缘线条组,且所述第一边缘线条组中的相邻两个边缘线条之间的区域为第一区域D1。在该实施例中,所述第一距离=2×Offset1 + width1,其中width1为待添加的辅助图形的宽度,Offset1为待添加的辅助图形与主图形1之间的最小间距,具体的,可采用本领域常规方法确定所述最小间距。在本实施例中,在添加辅助图形之前,相邻两个边缘线条之间不存在图形。所述主图形1的边缘线条为所述主图形1轮廓上的线条。在该步骤中,在相邻的两个边缘线条之间的线间距小于第一距离时,添加的辅助图形会与主图形1发生交集问题。例如,图6中的第一边缘线条L1和第二边缘线条L2的线间距小于第一距离,在第一边缘线条L1和第二边缘线条L2之间添加辅助图形,则该辅助图形会与主图形1发生交集问题。
执行步骤S3,将所述第一区域D1与所有主图形1组合,获得第二区域。
执行步骤S4,从所述第二区域中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第二边缘线条组,且所述第二边缘线条组中的相邻两个边缘线条之间的区域为第三区域D3。所述第二区域的边缘线条为第二区域轮廓上的线条。在该步骤中,在相邻的两个边缘线条之间的线间距小于第一距离时,添加的辅助图形会与主图形1发生交集问题。例如,图6中第三边缘线条L3和第四边缘线条L4之间的线间距小于第一距离,在第三边缘线条L3和第四边缘线条L4之间添加辅助图形,则该辅助图形会与主图形1发生交集问题。
执行步骤S5,将所述第二区域和所述第三区域D3形组合,获得第四区域。
执行步骤S6,从所述第四区域中去除位于所述第四区域边缘的主图形1的边缘线条,获得第五区域。在该步骤中,主图形1中位于所述第四区域边缘的边缘线条被去除,而主图形1中不位于第四区域边缘的边缘线条不用去除。所述从所述第四区域中去除位于所述第四区域边缘的主图形1的边缘线条的步骤包括:从所述第四区域中去除与所述第四区域边缘的距离为固定值的区域。在本实施例中,所述固定值优选为所述目标版图的最小关键尺寸值,以确保位于所述第四区域边缘的主图形1的边缘线条能够从第四区域中去除。在本实施例中,位于所述第四区域边缘的主图形1的边缘线条是需要添加辅助图形的,因此,需要将位于所述第四区域边缘的主图形1的边缘线条从第四区域中去除。
执行步骤S7,从所述目标版图的所有主图形1中去除所述第五区域中的主图形,获得稀疏图形。在该步骤中,稀疏图形是包括步骤S6中从所述第四区域中去除的位于所述第四区域边缘的主图形1的边缘线条的。所述第五区域中的主图形1为密集图形。在本实施例中,密集图形被直接输出,并不会添加辅助图形,因此可以降低辅助图形添加(SB运算部分)的运行时间和CPU的数量。
执行步骤S8,根据边缘线条的线间距s分类,例如边缘线条的线间距s≤预设值时为密集线条,不添加SB;预设值<边缘线条的线间距s时为稀疏线条,添加SB。具体的步骤可以为:从所述稀疏图形中的所有主图形1的边缘线条中筛选出所有相邻两个边缘线条的线间距大于预设值的边缘线条组,形成第三边缘线条组。所述第三边缘线条组中的相邻两个边缘线条为稀疏线条。在本实施例中,所述预设值需要根据工艺需求进行设置,具体可以根据辅助图形与主图形1的最小间距以及辅助图形的线宽进行设置。例如,所述预设值为160nm,则从所有的稀疏图形的边缘线条中筛选出相邻的边缘线条的线间距大于160nm的边缘线条组。
执行步骤S9,在筛选出的边缘线条组中的相邻的边缘线条之间添加辅助图形。本实施例可以通过辅助图形的添加使稀疏图形的工艺窗口与密集图形的工艺窗口相匹配,并增加稀疏图形的聚焦深度,减小成像的工艺参数要求并提高曝光精确度。此外,待添加的辅助图形与主图形1之间的间距越小,越有助于增大所述主图形1的聚焦深度,但间距过小时会导致所述主图形1曝光后产生变形,反而降低其曝光分辨率。因此,提供辅助图形和主图形1之间的最小间距,以达到最好的成像状态。具体的,可采用本领域常规方法确定所述最小间距,例如为:分析需要添加辅助图形的主图形的分布及尺寸,并根据数据库或经验设定所述辅助图形和主图形之间间距值的变化区间,然后在主图形中按所述变化区间设置一系列与主图形之间距离不同的辅助图形,然后测试所述主图形的聚焦深度,找到聚焦深度最大时的间距值作为最小间距。在本实施例中,所述辅助图形的添加方式有一设定的添加规则,通常是根据主图形的形状和尺寸在其周围的一定范围内设置一个或多个辅助图形;然后根据所述设定的辅助图形的添加规则对多个添加辅助图形的主图形两两进行冲突检测,当按照所述添加规则形成辅助图形时,若辅助图形与主图形之间产生交集,则需要去除所述辅助图形。
在步骤S9之后,所述辅助图形的添加方法还包括:去除部分辅助图形。具体包括:与所述主图形1存在交集的辅助图形被去除。本实施例可以通过现有的方法检测到添加的辅助图形与主图形1是否存在交集,在此不做赘述。
本发明提供的辅助图形的添加方法(本方案)与现有的辅助图形的添加方法(即原方案)进行比对(XOR),以40nm node 1U为例,两个方案的SB添加的结果一致,但本发明提供的辅助图形的添加方法的运行时间可降低80%左右,例如可参阅表1。
表1:
主图形 面积 CPU数量 运行时间/min( 原方案) 运行时间/min (本方案)
Logic版图 73×36μm 1 53 1.5
SRAM版图 73×36μm 1 16 1.5
实际芯片 32839×1498μm 48 2045 408
综上所述,由于本实施例先将密集图形和稀疏图形区分开,密集图形直接输出,而对稀疏图形的边缘线条的线间距进行分类筛选,最后根据分类筛选的情况添加辅助图形,意想不到的效果是仅对稀疏图形添加辅助图形,而占用较长运行时间的密集图形则并不添加辅助图形,可以有效降低运行时间,也可以降低CPU的数量。
此外,可以理解的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
而且还应该理解的是,本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用,它们可以变化。还应该理解的是,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准,除非上下文明确表示相反意思。因此,例如,对“一个步骤”引述意味着对一个或多个步骤的引述,并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解,除非上下文明确表示相反意思。

Claims (8)

1.一种辅助图形的添加方法,其特征在于,包括以下步骤:
提供目标版图,且所述目标版图包括多个主图形;
从所有的主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第一边缘线条组,且所述第一边缘线条组中的相邻两个边缘线条之间的区域为第一区域,所述第一距离=2×Offset1 + width1,其中width1为待添加的辅助图形的宽度,Offset1为所述待添加的辅助图形与所述主图形之间的最小间距;
将所述第一区域与所有主图形组合,获得第二区域;
从所述第二区域中筛选出所有相邻两个边缘线条的线间距小于第一距离的边缘线条组,形成第二边缘线条组,且所述第二边缘线条组中的相邻两个边缘线条之间的区域为第三区域;
将所述第二区域和所述第三区域组合,获得第四区域;
从所述第四区域中去除位于所述第四区域边缘的主图形的边缘线条,获得第五区域;
从所述目标版图的所有主图形中去除所述第五区域中的主图形,获得稀疏图形;
从所述稀疏图形中的所有主图形的边缘线条中筛选出所有相邻两个边缘线条的线间距大于预设值的边缘线条组,形成第三边缘线条组;
在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形。
2.如权利要求1所述的辅助图形的添加方法,其特征在于,所述从所述第四区域中去除位于所述第四区域边缘的主图形的边缘线条的步骤包括:从所述第四区域中去除与所述第四区域边缘的距离为固定值的区域。
3.如权利要求2所述的辅助图形的添加方法,其特征在于,所述固定值为所述目标版图的最小关键尺寸值。
4.如权利要求1所述的辅助图形的添加方法,其特征在于,所述第五区域中的主图形为密集图形。
5.如权利要求1所述的辅助图形的添加方法,其特征在于,所述在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形的步骤之后,所述辅助图形的添加方法还包括:去除部分辅助图形。
6.如权利要求5所述的辅助图形的添加方法,其特征在于,所述去除部分辅助图形的步骤包括:去除与所述主图形存在交集的辅助图形。
7.如权利要求1所述的辅助图形的添加方法,其特征在于,在所述第三边缘线条组中的相邻两个边缘线条之间添加辅助图形的数量为一个或者多个。
8.如权利要求1所述的辅助图形的添加方法,其特征在于,所述辅助图形包括亚分辨率辅助图形。
CN202410089436.6A 2024-01-23 2024-01-23 辅助图形的添加方法 Active CN117610495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410089436.6A CN117610495B (zh) 2024-01-23 2024-01-23 辅助图形的添加方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410089436.6A CN117610495B (zh) 2024-01-23 2024-01-23 辅助图形的添加方法

Publications (2)

Publication Number Publication Date
CN117610495A CN117610495A (zh) 2024-02-27
CN117610495B true CN117610495B (zh) 2024-04-16

Family

ID=89946632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410089436.6A Active CN117610495B (zh) 2024-01-23 2024-01-23 辅助图形的添加方法

Country Status (1)

Country Link
CN (1) CN117610495B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031690A (ja) * 2003-06-30 2005-02-03 Asml Masktools Bv 半波長以下リソグラフィ模様付けの改良型散乱バーopc適用方法
US7493590B1 (en) * 2006-07-11 2009-02-17 Kla-Tencor Technologies Corporation Process window optical proximity correction
CN110471252A (zh) * 2019-08-22 2019-11-19 上海华力集成电路制造有限公司 反向曝光辅助图形添加方法及其添加系统
CN110579938A (zh) * 2019-09-30 2019-12-17 上海华力集成电路制造有限公司 通过亚分辨率辅助图形改善接触孔工艺热点的opc修正方法
CN114326286A (zh) * 2020-09-30 2022-04-12 中芯国际集成电路制造(上海)有限公司 光学邻近矫正方法及其系统、掩膜版、设备及存储介质
WO2023015663A1 (zh) * 2021-08-13 2023-02-16 长鑫存储技术有限公司 一种虚拟图形填充方法和半导体器件版图
CN116306480A (zh) * 2023-03-17 2023-06-23 上海集成电路装备材料产业创新中心有限公司 一种辅助图形添加方法、装置、设备及可读存储介质
CN117148665A (zh) * 2023-08-25 2023-12-01 上海华力集成电路制造有限公司 基于规则的曝光辅助图形添加方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10127547C1 (de) * 2001-06-05 2003-03-20 Infineon Technologies Ag Verfahren zur Durchführung einer regelbasierten OPC bei gleichzeitigem Einsatz von Scatterbars
US10276375B2 (en) * 2016-11-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Assistant pattern for measuring critical dimension of main pattern in semiconductor manufacturing
CN108333865B (zh) * 2017-01-18 2021-06-08 中芯国际集成电路制造(上海)有限公司 掩膜版图形的修正方法
EP3617999B1 (en) * 2018-09-01 2023-04-19 Tata Consultancy Services Limited Systems and methods for dense surface reconstruction of an object using graph signal processing
KR20220085138A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 디자인 방법 및 반도체 장치의 제조 방법
CN116263558A (zh) * 2021-12-15 2023-06-16 中芯国际集成电路制造(上海)有限公司 光学邻近修正方法及系统、掩膜版、设备及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005031690A (ja) * 2003-06-30 2005-02-03 Asml Masktools Bv 半波長以下リソグラフィ模様付けの改良型散乱バーopc適用方法
US7493590B1 (en) * 2006-07-11 2009-02-17 Kla-Tencor Technologies Corporation Process window optical proximity correction
CN110471252A (zh) * 2019-08-22 2019-11-19 上海华力集成电路制造有限公司 反向曝光辅助图形添加方法及其添加系统
CN110579938A (zh) * 2019-09-30 2019-12-17 上海华力集成电路制造有限公司 通过亚分辨率辅助图形改善接触孔工艺热点的opc修正方法
CN114326286A (zh) * 2020-09-30 2022-04-12 中芯国际集成电路制造(上海)有限公司 光学邻近矫正方法及其系统、掩膜版、设备及存储介质
WO2023015663A1 (zh) * 2021-08-13 2023-02-16 长鑫存储技术有限公司 一种虚拟图形填充方法和半导体器件版图
CN116306480A (zh) * 2023-03-17 2023-06-23 上海集成电路装备材料产业创新中心有限公司 一种辅助图形添加方法、装置、设备及可读存储介质
CN117148665A (zh) * 2023-08-25 2023-12-01 上海华力集成电路制造有限公司 基于规则的曝光辅助图形添加方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
193 nm光刻散射条技术研究;康晓辉, 张立辉, 范东升, 王德强, 谢常青, 刘明;微电子学;20050820(第04期);全文 *
亚分辨率辅助图形对28纳米密集线条光刻成像的影响;陈权;段力;毛智彪;;中国集成电路;20160505(第05期);全文 *
亚波长光刻离轴照明和次分辨率辅助图形技术;李季;史峥;沈珊瑚;陈晔;;江南大学学报(自然科学版);20061230(第06期);全文 *
基于区域饱和度的线条图形和填充图形分类方法;井艾斌;孟祥增;;中国教育技术装备;20081220(第24期);全文 *

Also Published As

Publication number Publication date
CN117610495A (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
US5900340A (en) One dimensional lithographic proximity correction using DRC shape functions
KR102578644B1 (ko) 반도체 집적회로의 수율 예측 장치, 및 이를 이용한 반도체 장치 제조 방법
US20100023914A1 (en) Use Of Graphs To Decompose Layout Design Data
US8234599B2 (en) Use of graphs to decompose layout design data
US20100185994A1 (en) Topological Pattern Matching
US20120047479A1 (en) Incremental Layout Analysis
KR20060093059A (ko) 집적 회로 설계 시스템 및 방법
JP7477564B2 (ja) ホットスポット及びプロセスウィンドウ監視装置
CN107490931B (zh) 掩膜版图形的修正方法
US7844939B2 (en) Mask pattern correction program and system
US20100129740A1 (en) Method for Collecting Optical Proximity Correction Parameter
US10311197B2 (en) Preserving hierarchy and coloring uniformity in multi-patterning layout design
US6721928B2 (en) Verification utilizing instance-based hierarchy management
US20140212793A1 (en) Multiresolution Mask Writing
CN110058485B (zh) Opc修正方法及opc修正系统
CN117610495B (zh) 辅助图形的添加方法
US8910090B2 (en) Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications
US8677289B1 (en) Method of generating assistant feature
US8683394B2 (en) Pattern matching optical proximity correction
US20110173577A1 (en) Techniques for Pattern Process Tuning and Design Optimization for Maximizing Process-Sensitive Circuit Yields
CN110929470A (zh) 版图优化方法
US10139723B2 (en) Method of forming photomask
US20090125855A1 (en) Forming Separation Directives Using A Printing Feasibility Analysis
CN116360206B (zh) 光学邻近修正方法和装置
JP2009170839A (ja) マスクパターンデータ作成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant