CN108074602B - 防止读取干扰的读取方法及应用其的存储器 - Google Patents

Abstract

一种防止读取干扰的读取方法及应用其的存储器。该读取方法包括以下步骤：选择数个串列选择线(string select line)的至少其中之一，并施加一预定串列选择电压至选择的串列选择线。仅选择数个接地选择线(ground select line)的其中之一，并施加一预定接地选择电压至选择的接地选择线。

Description

防止读取干扰的读取方法及应用其的存储器

技术领域

本发明是有关于一种读取方法及应用其的存储器，且特别是一种防止读取干扰的读取方法及应用其的存储器。

背景技术

随着存储技术的发展，各式存储器不断推陈出新。数字数据能够写入/编程于存储器内，并且可以将这些数字数据读取出来。

然而，随着使用次数的增加，读取存储器的方法可能会对同一存储区块的邻近存储单元产生影响。这就是所谓的读取干扰(read disturb or read disturbance)。为了避免读取干扰的问题，控制器可以从上次的抹除动作对读取次数进行计数。当读取次数超过某一目标临界值时，受影响的存储区块将被复制其数据至另一存储区块，接着并抹除此受影响的存储区块。在抹除动作之后，受影响的存储区块就可以像新的一样。然而，复制数据的动作相当耗时，且部分数据可能在读取次数未超过目标临界值时就已遗失。

发明内容

本发明是有关于一种避免读取干扰的读取方法及应用其的存储器。当读取选择的存储单元时，接地选择线之中仅有其中一个被选择来施加一预定接地选择电压。各个未被选择的存储单元中，栅极与通道之间的电压差可以被降低。因此，能够有效防止读取干扰。

根据一实施例中，提供一种防止读取干扰的存储器的读取方法。读取方法包括下列步骤：选择数个串列选择线(string select line)的至少其中之一，并施加一预定串列选择电压至选择的串列选择线。仅选择数个接地选择线(ground select line)的其中之一，并施加一预定接地选择电压至选择的接地选择线。

根据另一实施例中，提供一存储器。存储器包括数个串列选择线及数个接地选择线。这些串列选择线的至少其中之一通过一译码器选择，以施加一预定串列选择电压。仅有一个串列选择线通过译码器被选择，以施加一预定接地选择电压。

为了对本发明的上述及其他方面有更好的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1绘示根据一实施例的存储器的示意图。

图2绘示存储器的顺向读取操作(forward read operation)的电压波形图(waveform)。

图3绘示存储器的通道电位的示意图。

图4绘示存储器的全位线读取操作(all bit lines sensing operation)的电压波形图。

图5绘示根据另一实施例的存储器的示意图。

图6绘示存储器的数个串列的示意图。

【符号说明】

100、200：存储器

110：译码器

BL1_even、BL2_even：偶数位线

BL1_odd、BL2_odd：奇数位线

CSL1、CSL2：共同源极线

GD1_n、GD1_n+1、GD1_n+2、GD2_n、GD2_n+1、GD2_n+2、GD2_n+3：接地选择开关

GSL1_n、GSL1_n+1、GSL1_n+2、GSL2_n、GSL2_n+1、GSL2_n+2、GSL2_n+3：接地选择线

S11、S12、S13、S14、S15、S16、S21、S22、S23、S24、S25、S26、S27、S28：串列

SD1_n、SD1_n+1、SD1_n+2、SD2_n、SD2_n+1、SD2_n+2、SD2_n+3：串列选择开关

SSL1_n、SSL1_n+1、SSL1_n+2、SSL2_n、SSL2_n+1、SSL2_n+2、SSL2_n+3：串列选择线

ST1：预备阶段

ST2：读取阶段

SW1、SW2、SW3、SW4、SW5、SW6、SW7、SW8：开关

Vb1：预定位线电压

Vch：预定电压位准

Vgsl：预定接地电压

Vpass：导通电压

Vread：读取电压

Vssl：预定串列选择电压

WL1_n、WL1_n+1、WL2：字线

具体实施方式

请参照图1，绘示根据一实施例的存储器100的示意图。存储器100可以是三维V-NAND闪存(Flash memory)。存储器100包括数个串列(string)。每一串列包括数个存储单元。存储器100包括数个偶数位线(even bit line)BL1_even、数个奇数位线(odd bitline)BL1_odd、数个字线(word line)WL1_n、WL1_n+1、...、数个串列选择线(stringselect line)SSL1_n、SSL1_n+1、SSL1_n+2、...、数个接地选择线(ground select line)GSL1_n、GSL1_n+1、GSL1_n+2、...、及一个共同源极线(common source line)CSL1。各个串列的一端连接至共同源极线CSL1，各个串列的另一端连接至偶数位线BL1_even或奇数位线BL1_odd。

串列选择线SSL1_n、SSL1_n+1、SSL1_n+2、...分别用以开启或关闭串列选择开关(SSL device)SD1_n、SD1_n+1、SD1_n+2、...。串列选择开关SD1_n是由串列选择线SSL1_n所控制，串列选择开关SD1_n+1是由串列选择线SSL1_n+1所控制，串列选择开关SD1_n+2是由串列选择线SSL1_n+2所控制，依此类推。举例来说，若串列选择开关SD1_n被开启，从偶数位线BL1_even(或奇数位线BL1_odd)提供的电压可以施加至连接于串列选择开关SD1_n的串列上。

接地选择线GSL1_n、GSL1_n+1、GSL1_n+2、...分别用以开启或关闭接地选择开关(GSL device)GD1_n、GD1_n+1、GD1_n+2、...。接地选择开关GD1_n、GD1_n+1、GD1_n+2并不是由同一条接地选择线所控制。相反的，接地选择开关GD1_n是由接地选择线GSL1_n所控制，接地选择开关GD1_n+1是由接地选择线GSL1_n+1所控制，接地选择开关GD1_n+2是由接地选择线GSL1_n+2所控制，依此类推。举例来说，若接地选择开关GSL1_n被开启，从共同源极线CSL1提供的电压可以施加至连接于串列选择开关GD1_n的串列上。

位于各串列的字线WL1_n、WL1_n+1、...分别连接于各个串列的存储单元上。

在本实施例中，各个串列选择线SSL1_n、SSL1_n+1、SSL1_n+2、...分别对应于各个接地选择线GSL1_n、GSL1_n+1、GSL1_n+2、...。串列选择线SSL1_n、SSL1_n+1、SSL1_n+2、...的其中之一与接地选择线GSL1_n、GSL1_n+1、GSL1_n+2、...的其中之一可以通过一译码器110进行选择。在一实施例中，接地选择线GSL1_n、GSL_1n+1、GSL1_n+2、...可以各自进行译码选择。举例来说，可以开关SW1可以被断路且开关SW2可以被导通，以施加一预定串列选择电压Vssl至串列选择线SSL1_n；开关SW3可以被导通且开关SW4可以被断路，以施加0伏特电压至串列选择线SSL1_n+1。开关SW5可以被断路且开关SW6可以被导通，以施加一预定接地电压Vgsl至接地选择线GSL1_n；开关SW7可以被导通且开关SW8可以被断路，以施加0伏特电压至接地选择线GSL1_n+1。

请参考图2，其绘示存储器100的顺向读取操作(forward read operation)的电压波形图(waveform)。读取操作包括一预备阶段(pre-on setup stage)ST1及一读取阶段(sense developing stage)ST2。在读取阶段ST2中，存储器100的读取方法包括以下步骤。这些步骤可以同时执行。

选择字线WL1_n、WL1_n+1、...的其中之一。选择的字线被施加变动的一读取电压(read voltage)Vread；未被选择的字线则被施加一导通电压(pass voltage)Vpass。

选择串列选择线SSL1_n、SSL1_n+1、SSL1_n+2、...的其中之一。选择的串列选择线被施加一预定串列选择电压Vssl；未被选择的串列选择线则施加0伏特电压。

仅选择一个接地选择线GSL1_n、GSL1_n+1、GSL1_n+2、...。选择的接地选择线被施加一预定接地选择电压Vgsl；未被选择的接地选择线则被施加0伏特电压。

共同源极线CSL1被施加0伏特电压。选择偶数位线BL1_even、或选择奇数位线BL1_odd。选择的位线被施加一预定位线电压Vb1；未被选择的位线则施加0伏特电压。

在此实施例中，并非所有的接地选择线GSL1_n、GSL1_n+1、GSL1_n+2、...都被施加预定接地选择电压Vgsl。因此，并非所有的接地选择开关GD1_n、GD1_n+1、GD1_n+2、...都被开启，并且不是所有的串列都被施加来自共同源极线CSL1的0伏特电压。

请参考图3，其绘示存储器100的通道电位的示意图。在图3中，选取串列S11、S12来进行读取，串列S13、S14、S15、S16、...则未被选取。未被选取的串列S13、S14、S15、S16为浮接(floating)。各个串列S13、S14、S15、S16、...的通道电位(channel potential)被升高至一预定电压位准(predetermined voltage level)Vch。因此，串列S13、S14、S15、S16中未被选择的存储单元于栅极及通道的电压差可以从「导通电压Vpass与0伏特的差」降低至「导通电压Vpass与预定电压位准Vch的差」。由于未选择存储单元的电压差已被降低，故能够有效防止读取干扰的发生。

请参考图4，其绘示存储器100的全位线读取操作(all bit lines sensingoperation)的电压波形图。在另一实施例中，所有的偶数位线BL1_even与奇数位线BL1_odd均被选取来施加预定位线电压Vb1。在此实施例中，通道电位的情况类似于图3的情况。串列S13、S14、S15、S16中各个未被选择存储单元于栅极与通道间的电压差也可以由「导通电压Vpass与0伏特的差」降低至「导通电压Vpass与预定电压位准Vch的差」。由于未选择存储单元的电压差已被降低，故能够有效防止读取干扰的发生。

请参考图5，绘示根据另一实施例的存储器200的示意图。存储器200可以是一个三维SGVC存储器。存储器200包括数个串列。各个串列包括数个存储单元。存储器200包括数个偶数位线BL2_even、数个奇数位线BL2_odd、数个字线WL2、数个串列选择线SSL2_n、SSL2_n+1、SSL2_n+2、SSL2_n+3、数个接地选择线GSL2_n、GSL2_n+1、GSL2_n+2、GSL2_n+3及一共同源极线CSL2。

请参考图6，绘示存储器200的串列S21至串列S28的示意图。各个串列S21～S28的一端连接至共同源极线CSL2，且各个串列S21～S28的另一端连接至偶数位线BL2_even或奇数位线BL2_odd。

串列选择线SSL2_n、SSL2_n+1、SSL2_n+2、SSL2_n+3分别用以开启或关闭串列选择开关SD2_n、SD2_n+1、SD2_n+2、SD2_n+3。串列选择开关SD2_n是由串列选择线SSL2_n所控制，串列选择开关SD2_n+1是由串列选择线SSL2_n+1所控制，串列选择开关SD2_n+2是由串列选择线SSL2_n+2所控制，且串列选择开关SD2_n+3是由串列选择线SSL2_n+3所控制。举例来说，若串列选择开关SD2_n被开启，从奇数位线BL2_odd(或偶数位线BL1_even)提供的电压可以施加至连接于串列选择开关SD2_n的串列S21(或串列S25)。

接地选择线GSL2_n、GSL2_n+1、GSL2_n+2、GSL2_n+3分别用以开启或关闭接地选择开关GD2_n、GD2_n+1、GD2_n+2、GSL2_n+3。接地选择开关GD2_n、GD2_n+1、GD2_n+2、GSL2_n+3并不是由同一条接地选择线所控制。相反的，接地选择开关GD2_n是由接地选择线GSL2_n所控制，接地选择开关GD2_n+1是由接地选择线GSL2_n+1所控制，接地选择开关GD2_n+2是由接地选择线GSL2_n+2所控制，接地选择开关GD2_n+3是由接地选择线GSL2_n+3所控制。举例来说，若接地选择开关GD2_n被开启，从共同源极线CSL2提供的电压可以施加至连接于接地选择开关GD2_n的串列S22、S25上。

在全位线读取操作(all bit lines sensing scheme)的实施例中，串列S22、S25被视为一个页面(page)，串列S23、S26被视为一个页面，串列S24、S27被视为一个页面，串列S21、S28被视为一个页面。

在图6中，对串列S22、S25进行读取。串列S23、S24、S27、S28为浮接(floating)。串列S23、S24、S27、S28的通道电位被升高至预定电压位准Vch。因此，在串列S23、S24、S27、S28中，各个未选择存储单元于栅极及通道的电压差可以从「导通电压Vpass与0伏特的差」降低至「导通电压Vpass与预定电压位准Vch的差」。再者，串列选择开关SD2_n被串列选择线SSL2_n导通，使得串列S21的通道电位被升高至奇数位线BL2_odd所提供的预定位线电压Vb1。串列选择开关SD2_n+1被串列选择线SSL2_n+1导通，使得通道电位被升高至偶数位线BL2_even所提供的预定位线电压Vb1。因此，于串列S21、S26中各个未选择的存储单元于栅极及通道的电压差可以从「导通电压Vpass与0伏特的差」降低至「导通电压Vpass与预定位线电压Vb1的差」。由于未选择存储单元的电压差已被降低，故能够有效防止读取干扰的发生。

请参考表一，其绘示串列S22、S25所组成的页面的读取操作。在表一中，串列选择线SSL2_n、SSL2_n+1被选取，以施加预定串列选择电压Vssl；未被选取的串列选择线SSL2_n+2、SSL2_n+3则被施加0伏特电压。接地选择线GSL2_n被选取，以施加预定接地选择电压Vgsl；未被选择的接地选择线GSL2_n+1、GSL2_n+2、GSL2_n+3则被施加0伏特电压。共同源极线CSL2被施加0伏特电压。全部的偶数位线BL2_even与奇数位线BL2_odd皆被选取，以施加预定位线电压Vb1。

表一

请参考表二，其绘示串列S23、S26所组成的页面的读取操作。在表二中，串列选择线SSL2_n+1、SSL2_n+2被选择，以施加预定串列电压Vssl；未被选择的串列选择线SSL2_n、SSL2_n+3则被施加0伏特电压。接地选择线GSL2_n+1被选择，以施加预定接地选择电压Vgsl；未被选择的接地选择线GSL2_n、GSL2_n+2、GSL2_n+3则被施加0伏特电压。共同源极线CSL2被施加0伏特电压。全部的偶数位线BL2_even与奇数位线BL2_odd则皆被施加预定电压Vb1。

表二

请参考表三，其绘示串列S24、S27所组成的页面的读取操作。在表三中，串列选择线SSL2_n+2、SSL2_n+3被选择，以施加预定串列电压Vssl；未被选择的串列选择线SSL2_n、SSL2_n+1则被施加0伏特电压。接地选择线GSL2_n+2被选择，以施加预定接地选择电压Vgsl；未被选择的接地选择线GSL2_n、GSL2_n+1、GSL2_n+3则被施加0伏特电压。共同源极线CSL2被施加0伏特电压。全部的偶数位线BL2_even与奇数位线BL2_odd则皆被选取，以施加预定电压Vb1。

表三

请参考表四，其绘示由串列S21、S28组成的页面的读取操作。在表四中，串列选择线SSL2_n+3、SSL2_n被选取，以被施加预定串列电压Vssl；未被选择的串列选择线SSL2_n+1、SSL2_n+2则被施加0伏特电压。接地选择线GSL2_n+3被选取，以施加预定接地选择电压Vgsl；未被选择的接地选择线GSL2_n、GSL2_n+1、GSL2_n+2则被施加0伏特电压。共同源极线CSL2被施加0伏特电压。全部的偶数位线BL2_even与奇数位线BL2_odd则皆被施加预定电压Vb1。

表四

如上所述，在全位线读取操作(all bit lines sensing scheme)的过程中，未选取存储单元的栅极与通道的电压差可以被降低至「导通电压Vpass与预定电压位准Vch的差」或「导通电压Vpass与预定位线电压Vb1的差」。如此一来，能够有效防止读取干扰的发生。

综上所述，虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种存储器的读取方法，其特征在于，用以防止读取干扰，该读取方法包括：

选择多个串列选择线的至少其中之一，并施加一预定串列选择电压至选择的该串列选择线，未被选择的串列选择线则施加0伏特电压；以及

仅选择多个接地选择线的其中之一，并施加一预定接地选择电压至选择的该接地选择线，未被选择的接地选择线则施加0伏特电压。

2.根据权利要求1所述的存储器的读取方法，其中该些接地选择线不互相连接。

3.权利要求1所述的存储器的读取方法，其中该存储器包括多个串列，该些串列的至少其中之一被选择，且选择的该串列连接于选择的该串列选择线及选择的该接地选择线。

4.权利要求1所述的存储器的读取方法，其特征在于，还包括：

选择多个偶数位线或多个奇数位线，以施加一预定位电压。

5.权利要求1所述的存储器的读取方法，其中于选择该些串列选择线的至少其中之一的步骤中，该些串列选择线的其中之二被选择。

6.一种存储器，其特征在于，包括：

多个串列选择线，该些串列选择线的至少其中之一通过一译码器选择，以施加一预定串列选择电压，未被选择的串列选择线则施加0伏特电压；以及

多个接地选择线，仅有该些串列选择线的其中之一通过该译码器被选择，以施加一预定接地选择电压，未被选择的接地选择线则施加0伏特电压。

7.根据权利要求6所述的存储器，其中该些接地选择线不互相连接。

8.根据权利要求6所述的存储器，其特征在于，还包括：

多个串列，其中该些串列的至少其中之一被选择，且选择的该串列连接于选择的该串列选择线及选择的该接地选择线。

9.权利要求6所述的存储器，其特征在于，还包括：

多个偶数位线及多个奇数位线，其中该些偶数位线或该些奇数位线被选择，以施加一预定位电压。

10.权利要求6所述的存储器，其中该些串列选择线的其中之二被选择。

Images