CN108054197B - 快恢复Pin二极管及其制作方法 - Google Patents
快恢复Pin二极管及其制作方法 Download PDFInfo
- Publication number
- CN108054197B CN108054197B CN201711314373.6A CN201711314373A CN108054197B CN 108054197 B CN108054197 B CN 108054197B CN 201711314373 A CN201711314373 A CN 201711314373A CN 108054197 B CN108054197 B CN 108054197B
- Authority
- CN
- China
- Prior art keywords
- type
- photoresist
- implantation
- region
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002347 injection Methods 0.000 claims abstract description 36
- 239000007924 injection Substances 0.000 claims abstract description 36
- 238000002513 implantation Methods 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 16
- 239000000395 magnesium oxide Substances 0.000 claims description 16
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 206010034972 Photosensitivity reaction Diseases 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 230000036211 photosensitivity Effects 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种快恢复Pin二极管及其制造方法。所述快恢复Pin二极管包括N型衬底、形成所述N型衬底上的N型外延层、形成于所述N型外延层远离所述N型衬底的表面切间隔设置的两个P型注入区、形成于每个P型注入区表面的P型高掺杂区、形成于所述N型外延层、所述P型注入区、及所述P型高掺杂区上的P型低掺杂注入区。
Description
【技术领域】
本发明涉及半导体器件制造技术领域，特别地，涉及一种快恢复Pin二极管及其制作方法。
【背景技术】
功率二极管是电路系统的关键部件，广泛适用于在高频逆变器、数码产品、发电机、电视机等民用产品和卫星接收装置、导弹及飞机等各种先进武器控制系统和仪器仪表设备的军用场合。功率二极管正向着两个重要方向拓展：(1)向几千万乃至上万安培发展，可应用于高温电弧风洞、电阻焊机等场合；(2)反向恢复时间越来越短，呈现向超快、超软、超耐用方向发展，使自身不仅用于整流场合，在各种开关电路中有着不同作用。为了满足低功耗、高频、高温、小型化等应用要求对其的耐压、导通电阻、开启压降、反向恢复特性、高温特性等越来越高。
通常应用的有普通整流二极管、肖特基二极管、Pin二极管。它们相互比较各有特点:肖特基整流管具有较低的通态压降，较大的漏电流，反向恢复时间几乎为零。常规的快恢复Pin二极管的制造方法包括：1)使用N型衬底/N型外延，在硅片表面使用外延或离子注入的方法形成P型外延或注入层；2)在硅片表面和背面制备金属层，形成电极。然而，现有制作方法形成的快恢复Pin二极管可能存在性能不佳的问题。
【发明内容】
针对现有方法的不足，提出了一种快恢复Pin二极管及其制作方法，提高器件性能。
一种快恢复Pin二极管，其包括N型衬底、形成所述N型衬底上的N型外延层、形成于所述N型外延层远离所述N型衬底的表面切间隔设置的两个P型注入区、形成于每个P型注入区表面的P型高掺杂区、形成于所述N型外延层、所述P型注入区、及所述P型高掺杂区上的P型低掺杂注入区。
在一种实施方式中，所述快恢复Pin二极管还包括形成于所述P型低掺杂注入区上的第一金属层。
在一种实施方式中，所述快恢复Pin二极管还包括形成于所述N型衬底远离所述N型外延层一侧的第二金属层。
在一种实施方式中，所述P型注入区包括第一部分、第二部分及连接于所述第一部分与所述第二部分之间的第三部分，所述第一部分到所述N型衬底的最小距离大于所述第三部分到所述N型衬底的最大距离，所述第一部分还与所述第二部分关于所述第三部分呈轴对称设置。
在一种实施方式中，所述P型高掺杂区形成于所述第三部分表面，且所述P型高掺杂区在所述N型衬底的投影区域位于所述第三部分在所述N型衬底的投影区域内。
一种快Pin恢复二极管的制作方法，其包括如下步骤：
提供具有N型衬底的N型外延层，在所述N型外延层表面依次形成氧化镁层与氧化硅层，在所述氧化硅层上依次形成第一光刻胶与第二光刻胶，其中第一光刻胶的感光率大于第二光刻胶的感光率；
利用光罩进行光刻曝光，控制光刻曝光条件，使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度，从而在所述第一光刻胶中形成两个间隔设置的第一曝光开口以及在所述第二光刻胶中形成对应所述第一曝光开口的第二曝光开口，其中所述第一曝光开口的宽度大于所述第二曝光开口的宽度；
使用所述第一光刻胶及所述第二光刻胶作为掩膜刻蚀所述氧化镁层与氧化硅层，从而形成贯穿所述氧化镁层与所述氧化硅层的与所述第一曝光开口对应的两个注入窗口；
利用所述两个注入窗口进行第一次P型离子注入，调整注入能量使得注入离子能穿过第一光刻胶、氧化硅层及氧化镁层，从而在所述N型外延层表面形成两个P型注入区；
去除所述第一光刻胶及第二光刻胶，进行热退火，激活所述P型注入区的注入离子；
利用所述两个注入窗口在所述两个P型离子注入区表面进行第二次P型离子注入，从而在所述两个P型注入区表面分别形成P型高掺杂区；
去除所述氧化镁层与所述氧化硅层，并在所述N型外延层表面、所述两个P型注入区表面、所述P型高掺杂区表面形成热氧化层；及
利用所述热氧化层进行第三次P型离子注入从而在所述热氧化层邻近所述N型外延层、所述P型注入区及所述P型高掺杂区的表面一侧形成P型低掺杂注入区。
在一种实施方式中，所述方法还包括以下步骤：在所述热氧化层远离所述P型低掺杂注入区的表面形成第一金属层以及在所述N型衬底远离所述N型外延层的表面形成第二金属层。
在一种实施方式中，所述第二次P型离子注入步骤的注入能量大于120千电子伏特，所述第二次P型离子注入步骤的注入剂量大于所述第一次P型离子注入的注入剂量。
在一种实施方式中，所述第三次P型离子注入步骤的注入能量大于14千电子伏特，所述第三次P型离子注入步骤的注入剂量大于所述第一及第二次P型离子注入的注入剂量。
在一种实施方式中，所述P型注入区包括第一部分、第二部分及连接于所述第一部分与所述第二部分之间的第三部分，所述第一部分到所述N型衬底的最小距离大于所述第三部分到所述N型衬底的最大距离，所述第一部分还与所述第二部分关于所述第三部分呈轴对称设置，其中所述P型高掺杂区形成于所述第三部分表面，且所述P型高掺杂区在所述N型衬底的投影区域位于所述第三部分在所述N型衬底的投影区域内。
本发明在快恢复Pin二极管及其制作方法中，在常规结构的P型低掺杂注入层下增加P型注入区及所述P型高掺杂区，两个P型之间的区域作为主要导电通道。和常规结构相比，在器件加载反向偏压时,P型注入区及所述P型高掺杂区会形成耗尽区，使P型区域受到的电场强度下降，能够提高器件击穿电压，减小漏电。P型注入区通过双层光刻胶形成注入掩膜，注入区深度呈梯度变化，P型注入区两层有N型外延层保护，对器件的损伤减少，产品漏电下降，可靠性提高。在相同击穿电压的情况下，新结构的快恢复Pin二极管的P型区域浓度比传统结构低，能够降低正向压降，提高器件性能。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明快恢复Pin二极管的制作方法的流程图。
图2-图10是图1所示制作方法的各步骤的结构示意图。
【主要元件符号说明】
步骤S1-S9
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
为解决现有方法形成的快恢复Pin二极管的缺陷浓度分布不理想导致增加器件压降、降低器件性能的技术问题，本发明提供一种快恢复Pin二极管的制作方法。请参阅图1-图10，所述图1是本发明快恢复Pin二极管的制作方法的流程图，图2-图10是图1所示制作方法的各步骤的结构示意图。所述快恢复Pin二极管的制作方法包括以下步骤S1-S9。
步骤S1，请参阅图2，提供具有N型衬底的N型外延层(即图2-图9所示的N型外延)，在所述N型外延层表面依次形成氧化镁层与氧化硅层(即图2-图7所示的氧化镁与氧化硅)，在所述氧化硅层上依次形成第一光刻胶(即图2-图5所示的光刻胶1)与第二光刻胶(即图2-图5所示的光刻胶2)，其中第一光刻胶的感光率大于第二光刻胶的感光率。
步骤S2，请参阅图3，利用光罩进行光刻曝光，控制光刻曝光条件，使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度，从而在所述第一光刻胶中形成两个间隔设置的第一曝光开口101以及在所述第二光刻胶中形成对应所述第一曝光开口101的第二曝光开口102，其中所述第一曝光开口101的宽度大于所述第二曝光开口102的宽度。
步骤S3，请参阅图4，使用所述第一光刻胶及所述第二光刻胶作为掩膜刻蚀所述氧化镁层与氧化硅层，从而形成贯穿所述氧化镁层与所述氧化硅层的与所述第一曝光开口101及第二曝光开口102对应的两个注入窗口103。
步骤S4，请参阅图5，利用所述两个注入窗口103进行第一次P型离子注入，调整注入能量使得注入离子能穿过第一光刻胶、氧化硅层及氧化镁层，从而在所述N型外延层表面形成两个P型注入区。
步骤S5，请参阅图6，去除所述第一光刻胶及第二光刻胶，进行热退火，激活所述P型注入区的注入离子。
步骤S6，请参阅图7，利用所述两个注入窗口103在所述两个P型注入区表面进行第二次P型离子注入，从而在所述两个P型注入区表面分别形成P型高掺杂区P+。其中，所述第二次P型离子注入步骤的注入能量大于120千电子伏特，所述第二次P型离子注入步骤的注入剂量大于所述第一次P型离子注入的注入剂量。
步骤S7，请参阅图8，去除所述氧化镁层与所述氧化硅层，并在所述N型外延层表面、所述两个P型注入区表面、所述P型高掺杂区P+表面形成热氧化层。
步骤S8，请参阅图9，利用所述热氧化层进行第三次P型离子注入从而在所述热氧化层邻近所述N型外延层、所述P型注入区及所述P型高掺杂区P+的表面一侧形成P型低掺杂注入区(即P-注入区)。其中，所述第三次P型离子注入步骤的注入能量大于14千电子伏特，所述第三次P型离子注入步骤的注入剂量大于所述第一及第二次P型离子注入的注入剂量。
步骤S9，请参阅图10，在所述热氧化层远离所述P型低掺杂注入区的表面形成金属层以及在所述N型衬底远离所述N型外延层的表面形成金属层，从而制得所述快恢复Pin二极管。
如图10所示，所述快恢复Pin二极管包括N型衬底、形成所述N型衬底上的N型外延层、形成于所述N型外延层远离所述N型衬底的表面切间隔设置的两个P型注入区、形成于每个P型注入区表面的P型高掺杂区、形成于所述N型外延层、所述P型注入区、所述P型高掺杂区上的P型低掺杂注入区、形成于所述P型低掺杂注入区上的第一金属层、及形成于所述N型衬底远离所述N型外延层一侧的第二金属层。
其中，所述P型注入区包括第一部分、第二部分及连接于所述第一部分与所述第二部分之间的第三部分，所述第一部分到所述N型衬底的最小距离大于所述第三部分到所述N型衬底的最大距离，所述第一部分还与所述第二部分关于所述第三部分呈轴对称设置。所述P型高掺杂区形成于所述第三部分表面，且所述P型高掺杂区在所述N型衬底的投影区域位于所述第三部分在所述N型衬底的投影区域内。
本发明在快恢复Pin二极管及其制作方法中，在常规结构的P型低掺杂注入层下增加P型注入区及所述P型高掺杂区，两个P型之间的区域作为主要导电通道。和常规结构相比，在器件加载反向偏压时,P型注入区及所述P型高掺杂区会形成耗尽区，使P型区域受到的电场强度下降，能够提高器件击穿电压，减小漏电。P型注入区通过双层光刻胶形成注入掩膜，注入区深度呈梯度变化，P型注入区两层有N型外延层保护，对器件的损伤减少，产品漏电下降，可靠性提高。在相同击穿电压的情况下，新结构的快恢复Pin二极管的P型区域浓度比传统结构低，能够降低正向压降，提高器件性能。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (4)
1.一种快恢复Pin二极管的制作方法，其特征在于：所述快恢复Pin二极管包括N型衬底、形成所述N型衬底上的N型外延层、形成于所述N型外延层远离所述N型衬底的表面且间隔设置的两个P型注入区、形成于每个P型注入区表面的P型高掺杂区、形成于所述N型外延层、所述P型注入区、及所述P型高掺杂区上的P型低掺杂注入区；所述快恢复Pin二极管还包括形成于所述P型低掺杂注入区上的第一金属层；所述快恢复Pin二极管还包括形成于所述N型衬底远离所述N型外延层一侧的第二金属层；
其制作方法包括如下步骤：
提供具有N型衬底的N型外延层，在所述N型外延层表面依次形成氧化镁层与氧化硅层，在所述氧化硅层上依次形成第一光刻胶与第二光刻胶，其中第一光刻胶的感光率大于第二光刻胶的感光率；
利用光罩进行光刻曝光，控制光刻曝光条件，使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度，从而在所述第一光刻胶中形成两个间隔设置的第一曝光开口以及在所述第二光刻胶中形成对应所述第一曝光开口的第二曝光开口，其中所述第一曝光开口的宽度大于所述第二曝光开口的宽度；
使用所述第一光刻胶及所述第二光刻胶作为掩膜刻蚀所述氧化镁层与氧化硅层，从而形成贯穿所述氧化镁层与所述氧化硅层的与所述第一曝光开口对应的两个注入窗口；
利用所述两个注入窗口进行第一次P型离子注入，调整注入能量使得注入离子能穿过第一光刻胶、氧化硅层及氧化镁层，从而在所述N型外延层表面形成两个P型注入区；
去除所述第一光刻胶及第二光刻胶，进行热退火，激活所述P型注入区的注入离子；
利用所述两个注入窗口在所述两个P型离子注入区表面进行第二次P型离子注入，从而在所述两个P型注入区表面分别形成P型高掺杂区；
去除所述氧化镁层与所述氧化硅层，并在所述N型外延层表面、所述两个P型注入区表面、所述P型高掺杂区表面形成热氧化层；
利用所述热氧化层进行第三次P型离子注入从而在所述热氧化层邻近所述N型外延层、所述P型注入区及所述P型高掺杂区的表面一侧形成P型低掺杂注入区；
所述P型注入区包括第一部分、第二部分及连接于所述第一部分与所述第二部分之间的第三部分，所述第一部分到所述N型衬底的最小距离大于所述第三部分到所述N型衬底的最小距离，所述第一部分还与所述第二部分关于所述第三部分呈轴对称设置，其中所述P型高掺杂区形成于所述第三部分表面，且所述P型高掺杂区在所述N型衬底的投影区域位于所述第三部分在所述N型衬底的投影区域内。
2.如权利要求1所述的快恢复Pin二极管的制作方法，其特征在于：所述方法还包括以下步骤：在所述热氧化层远离所述P型低掺杂注入区的表面形成第一金属层以及在所述N型衬底远离所述N型外延层的表面形成第二金属层。
3.如权利要求1所述的快恢复Pin二极管的制作方法，其特征在于：所述第二次P型离子注入步骤的注入能量大于120千电子伏特，所述第二次P型离子注入步骤的注入剂量大于所述第一次P型离子注入的注入剂量。
4.如权利要求1所述的快恢复Pin二极管的制作方法，其特征在于：所述第三次P型离子注入步骤的注入能量大于14千电子伏特，所述第三次P型离子注入步骤的注入剂量大于所述第一及第二次P型离子注入的注入剂量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711314373.6A CN108054197B (zh) | 2017-12-12 | 2017-12-12 | 快恢复Pin二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711314373.6A CN108054197B (zh) | 2017-12-12 | 2017-12-12 | 快恢复Pin二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054197A CN108054197A (zh) | 2018-05-18 |
| CN108054197B true CN108054197B (zh) | 2020-12-22 |
Family
ID=62123644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711314373.6A Active CN108054197B (zh) | 2017-12-12 | 2017-12-12 | 快恢复Pin二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054197B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111192916B (zh) * | 2019-05-31 | 2023-06-09 | 深圳方正微电子有限公司 | 超势垒功率器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172351A (zh) * | 1997-06-13 | 1998-02-04 | 清华大学 | 大功率快速软恢复二极管siod管芯结构 |
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| CN107346734A (zh) * | 2016-05-05 | 2017-11-14 | 北大方正集团有限公司 | 二极管的制备方法和二极管 |
| CN107359117A (zh) * | 2017-07-13 | 2017-11-17 | 深圳市金誉半导体有限公司 | 高压快恢复pin二极管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737895A (ja) * | 1993-07-20 | 1995-02-07 | Toyota Autom Loom Works Ltd | 半導体装置およびその製造方法 |
-
2017
- 2017-12-12 CN CN201711314373.6A patent/CN108054197B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172351A (zh) * | 1997-06-13 | 1998-02-04 | 清华大学 | 大功率快速软恢复二极管siod管芯结构 |
| WO2011024214A1 (ja) * | 2009-08-25 | 2011-03-03 | パナソニック株式会社 | 高速回復ダイオード |
| CN107346734A (zh) * | 2016-05-05 | 2017-11-14 | 北大方正集团有限公司 | 二极管的制备方法和二极管 |
| CN107359117A (zh) * | 2017-07-13 | 2017-11-17 | 深圳市金誉半导体有限公司 | 高压快恢复pin二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054197A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384186B2 (en) | Power semiconductor device with new guard ring termination design and method for producing same | |
| JP5381420B2 (ja) | 半導体装置 | |
| US20130140584A1 (en) | Semiconductor device | |
| US8829519B2 (en) | Semiconductor device | |
| US20120228634A1 (en) | Combined semiconductor device | |
| WO2017081935A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| US20180240906A1 (en) | Switching element and method of manufacturing the same | |
| KR20130118306A (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
| US20170352722A1 (en) | Semiconductor rectifier and manufacturing method thereof | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| WO2016147352A1 (ja) | 電力用半導体装置 | |
| JP2023110082A (ja) | 高電流能力を有するフィーダ設計 | |
| CN107359117B (zh) | 高压快恢复pin二极管及其制造方法 | |
| JP2003152198A (ja) | 半導体装置およびその製造方法 | |
| CN108054197B (zh) | 快恢复Pin二极管及其制作方法 | |
| CN114512402A (zh) | 一种沟槽型碳化硅肖特基二极管及其制作方法 | |
| US10181512B2 (en) | JFET and method for fabricating the same | |
| CN106298774A (zh) | 一种mps二极管及其制造方法 | |
| JP2008263217A (ja) | 半導体装置 | |
| JP2014138137A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| CN115483104A (zh) | 一种变容二极管的制作方法 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| KR20090113964A (ko) | 고전압 쇼트키장벽 다이오드의 제조방법 | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201127 Address after: 314000 88 Zhengyang West Road, tanker town, Xiuzhou District, Jiaxing, Zhejiang Applicant after: Chaoyi Technology Co.,Ltd. Address before: 518000 Electronic Commerce Incubation Base of Tenglong Road Gold Rush, Longhua Street, Longhua New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen Meliao Technology Transfer Center Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Fast recovery PIN diode and its manufacturing method Effective date of registration: 20220111 Granted publication date: 20201222 Pledgee: Agricultural Bank of China Limited by Share Ltd. Jiaxing branch Pledgor: Chaoyi Technology Co.,Ltd. Registration number: Y2022980000306 |