CN108028294B - 具有内场防护有源区的半导体器件 - Google Patents

具有内场防护有源区的半导体器件 Download PDF

Info

Publication number
CN108028294B
CN108028294B CN201680052426.9A CN201680052426A CN108028294B CN 108028294 B CN108028294 B CN 108028294B CN 201680052426 A CN201680052426 A CN 201680052426A CN 108028294 B CN108028294 B CN 108028294B
Authority
CN
China
Prior art keywords
layer
sequence
layers
semiconductor device
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680052426.9A
Other languages
English (en)
Other versions
CN108028294A (zh
Inventor
格拉尔德·帕恩
戈登·卡尔森
阿克塞尔·霍夫曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universitaet Berlin
Original Assignee
Technische Universitaet Berlin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universitaet Berlin filed Critical Technische Universitaet Berlin
Publication of CN108028294A publication Critical patent/CN108028294A/zh
Application granted granted Critical
Publication of CN108028294B publication Critical patent/CN108028294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

一种半导体器件包括由复数个极性单晶半导体材料层形成的层序列，所述复数个极性单晶半导体材料层各自具有指向晶体极性方向和层序列堆叠方向的晶轴。芯层序列由有源区形成，有源区由有源层堆叠体或复数个重复的有源层堆叠体制成。有源层堆叠体具有有源层和在有源层的至少两个相反侧上包埋有源层的载流子限制层，有源层具有与第一带隙能量相关的第一材料组成，载流子限制层具有与大于第一带隙能量的第二带隙能量相关的第二材料组成。一对极化防护层被布置成与有源区相邻并且在其相反侧上包埋有源区。两个极化防护层都具有第一材料组成。

Description

具有内场防护有源区的半导体器件
本发明涉及一种半导体器件。
半导体材料中的极性来源于其晶体结构，并且潜在地来源于特别是由半导体异质结构中的应变晶格引起的晶格的晶格畸变。
极性半导体的实例是六方晶体结构的化合物半导体(其具有沿其c方向的极性轴)和闪锌矿结构的化合物半导体(其具有沿其[111]方向的极性轴)。以下介绍将集中在六方极性半导体上作为非限制性实例。
六方晶体结构的化合物半导体具有以纤锌矿结构排列的组成原子。极性半导体材料组中的一个非限制性实例是六方晶体结构的化合物半导体，例如III族氮化物半导体，例如GaN、AlN、AlGaN、InGaN、InAlN或InGaAlN。在本文中，他们也被简称为III族氮化物和氮化物半导体。III族原子和氮原子排列在相应的六方次晶格中。这样的材料的延伸晶胞是六方的，并且具有与晶格的c方向平行的极性晶轴，其被称为c轴。c轴指向与六方晶格的(0001)面垂直的方向。(0001)面被称为C面。由于六方晶体结构，III族氮化物半导体材料的C面可以以两种不同配置中之一终止。第一种配置被称为III族面(或者根据材料为Ga面、Al面)，并且具有与朝向表面的三个III族原子结合的氮(N)原子。其也被称为III极性配置。第二种配置，被称为N面，并且具有与朝向表面的单个III族原子结合的相应氮原子。其也被称为N极性配置。这两种配置不应与表面终止模式(modes of surface termination)混淆。两种配置都可以在具有III族原子或氮原子的表面上终止。
六方氮化物半导体材料具有沿c轴的强的电极化场。这样的自发极化场甚至存在于松弛层中。在不同材料组成的层之间的界面处的电极化的不连续导致巨大的电场，已知这对器件性能的特性产生强烈影响。在异质外延层中通过应变晶格产生另外的极化。特别地，数MV/cm范围内的强电场是显著的能带弯曲效应的原因，并且是量子限制结构(例如量子阱、量子线和量子点)中电子和空穴的波函数的空间分离的原因。电子和空穴的波函数的交叠减少是基于氮化物半导体的半导体发光器件中发光效率降低的原因。此外，与所谓的平带情况(其中不存在电场)相比，能带弯曲和所导致的电子和空穴的空间分离导致发光的红移。
DE 199 53 839 A1涉及克服六方氮化物半导体材料具有的沿c轴的强电极化场的这种缺点。DE 199 53 839 A1提出的方案是生长具有六方晶体结构的氮化物半导体材料使得六方晶体结构的c轴平行于基底表面取向。该概念需要使用在半导体技术中不常用的“外来”基底材料。
根据本发明，提供了一种半导体器件。半导体器件包括由复数个极性单晶半导体材料层形成的层序列，所述复数个极性单晶半导体材料层各自具有指向与晶体极性方向和层序列堆叠方向一致的方向的晶轴。层序列由芯层序列和沿堆叠方向在芯层序列的相反侧上的壳层形成。芯层序列由以下构成：
-有源区，有源区由有源层堆叠体或复数个重复的有源层堆叠体制成，有源层堆叠体由具有与第一带隙能量相关的第一材料组成的有源层和载流子限制层形成，载流子限制层在有源层的至少两个相反侧上包埋该有源层并且具有与大于第一带隙能量的第二带隙能量相关的第二材料组成，其中有源层和载流子限制层被配置成在一个、两个或三个空间维度上实现对有源层中的电荷载流子的量子限制；以及
-一对极化防护层，极化防护层相邻于有源区并且在有源区的相反侧上包埋有源区，两个极化防护层中都具有第一材料组成。
本发明的半导体器件由极性单晶半导体材料层的层序列制成，极性单晶半导体材料层各自具有指向与晶体极性方向和层序列堆叠方向一致的方向的晶轴。换句话说，与DE199 53 839中提出的方案对比，晶轴指向与半导体材料层的方向垂直的方向。在半导体器件的不同实施方案中，本发明的半导体器件仍然允许实现有源层中电极化场减小或完全被屏蔽的优点。这通过所提出的特定层序列来实现，其包括专门的极化防护层。极化防护层实现了有源层中电极化场的部分或完全屏蔽，因为他们由与有源层的材料相同的材料制成。在不存在极化防护层的情况下，这样的电极化场的一部分通过在具有不同材料组成的极性半导体材料层之间的界面处的电极化的不连续性产生(也被称为自发极化)，另一部分通过由不同材料组成的半导体材料层诱导的晶格应变产生(也被称为压电极化)。然而，由于形成层序列的芯层序列的不同层的材料组成的序列的特定设计，有源层被屏蔽不受这样的极化场影响。为此，本发明的半导体器件也被称为内部场防护有源区器件(internal fieldguarded active region device，IFGARD)。
特别地，为了实现有源层中电极化场的部分或完全屏蔽，就由半导体器件的芯层序列表示的材料组成的序列而言，层序列至少在芯层序列中实施特定的对称，其可以被描述为镜像对称。在具有镜像对称的这种芯层序列中，半导体器件的全部有源区对应于镜面。极化防护层在有源区的两个相反侧上包埋有源区并且与有源区中的有源层具有相同的材料组成。极化防护层因此是层序列中最靠近有源区的层。因此，所述对称至少延伸至芯层序列。
在应用于生长由氮化物半导体材料制成的半导体器件时，与通过DE 199 53 839A1已知的用于避免在堆叠方向上的电极化场的概念相比，本发明的半导体器件需要更少的处理工作。因为其允许自然生长模式，其中层序列的堆叠方向与c轴平行。此外，本发明的半导体器件允许制造宽得多的范围的器件结构。例如，已确立的技术(例如氮化物半导体材料的量子线或量子点结构的自组织生长)是可用的，然而他们不能在DE 199 53 839 A1的生长概念下应用而不产生不期望的电极化场。
以下，将描述本发明的半导体器件的一些实施方案。
在半导体器件的一些实施方案中，有源区的期望应用功能基于层序列的这样的层设计，其在施加合适量的工作电压和极性下允许电流流动穿过至少部分的壳层序列和芯层序列。特别地，在施加工作电压下，这样的实施方案的层序列被配置成允许壳层序列和芯层序列之间的电荷载流子的流以及允许在极化防护层和一个或更多个重复的有源层堆叠体之间的电荷载流子穿过与极化防护层相邻的载流子限制层的隧穿输运。电流流动例如可以用于用以驱动发射有源区中的电磁辐射(LED、激光器、非经典发光器(例如单光子发射器和/或纠缠光子发射器))或用以感测有源区中的电磁辐射(检测器)的不同应用环境中，或者用于切换电流的环境(二极管、晶体管)中。
半导体器件的另一些实施方案利用在半导体器件的有源区中产生电荷载流子的其他方式。例如可采用电荷载流子的光学激发或电子束激发。这样的实例提供了选择与极化防护层相邻的更高厚度的载流子限制层的自由，因为不需要穿过这些载流子限制层的隧穿输运。
在光学或光电子应用的情况下，本发明的半导体器件的优点特别涉及实现了量子限制的电子和空穴的波函数之间的空间交叠的增加。极化防护层实现了有源层中下导带边缘和上价带边缘中另外可观察到的极化诱导的梯度分布(gradient profile)的减小或完全屏蔽。所达到的效果可以被描述为在整个有源层上的“平带”情况。换句话说，下导带边缘和上价带边缘在整个有源层上沿c方向(堆叠方向)具有相同的相应能级。这导致光学跃迁的可能性增加，因此与不使用根据本发明的极化防护层和特定镜像对称的半导体器件相比，发光或光吸收的内部量子效率显著增加。无论在发光还是在光吸收中，其还可以导致特别尖锐线形的光学跃迁。在半导体器件的一些实施方案中出现的光学跃迁在有源层上任何位置的任意空间位置处桥接基本上相同的能隙。极化防护层还实现了有源层厚度变化的降低，其可以使有源层中量子限制的电荷载流子的允许能级显著移动。
与在有源层堆叠体中使用相同材料组成的半导体发光器件相比，本发明的半导体器件实施方案实现了较短波长的光学跃迁。波长的移动可以是显著的，达到高至0.7eV的发光能量差。
半导体器件的不同替代实施方案具有相应不同的有源区。有源区通过材料组成和有源层堆叠体中的层的序列以及通过有源层堆叠体的重复次数限定。换句话说，有源层堆叠体形成有源区的单位层序列，在一些实施方案中，其仅被提供一次，而没有任何重复。在另一些实施方案中，在有源区中有源层堆叠体被提供至少两次，换句话说，具有一个重复。通过增加有源区中有源层堆叠体的重复次数，可以增强有源区的期望功能。在半导体发光器件的应用情况下，提供复数个重复的有源层堆叠体可以增加发出的光的强度。在光检测器件中，可以通过提供复数个重复的有源层堆叠体提高检测灵敏度。
在有源区中提供复数个有源层堆叠体的情况下，在一些实施方案中，包埋有有源层(简称AL)的载流子限制层(简称CCL)在相邻的有源层堆叠体之间共享。作为一个实例，具有有源层堆叠体CCL-AL-CCL和两个重复的有源层堆叠体并且被极化防护层(PGL)封装的有源区形成以下序列：PGL-CCL-AL-CCL-AL-CCL-AL-CCL-PGL。然而，在一些替代实施方案中，层序列不使用这样的“共享”载流子限制层。因此，以上给出的序列的实例的替代实例是PPGL-CCL-AL-CCL-CCL-AL-CCL-CCL-AL-CCL-PGL。两个相邻载流子限制层的序列CCL-CCL通过较厚的载流子限制层实现，其厚度通常是单个载流子限制层的厚度的约两倍。
优选地，有源区只包含有源层堆叠体和零个、一个或更多个重复的层堆叠体。这有助于实现至少一些有源层中的电极化场的完全屏蔽。当使用重复的有源层堆叠体时甚至可以在复数个有源层中实现这种平带情况。
有源层堆叠体的特定设计取决于期望的应用情况。根据期望功能性可以调整的设计参数特别为有源层和载流子限制层的材料组成和厚度。在用于光学或光电子应用的半导体器件的应用情况下，根据期望的发射或吸收波长选择有源层和载流子限制层的材料组成和厚度。
不同的替代实施方案具有这样的有源层堆叠体，其实现有源层中电荷载流子的一维、二维或甚至三维限制。换句话说，在一些不同实施方案中，有源层堆叠体实施量子阱结构、量子线结构或量子点结构。
用于光学或光电子应用的有源层的合适的最大厚度应与具有第一材料组成(其是有源层的材料组成)的块状材料(bulk material)中的自由激子的玻尔半径处于相同的数量级。采用氮化物半导体材料的一些实施方案的有源层堆叠体中的有源层具有两个有源层材料(具有第一材料组成)单层(monolayer)的厚度。另一些实施方案的有源层的厚度为3个至15个有源层材料单层，如在一个实施方案中例示为1纳米的厚度。优选地，有源层的厚度小于25纳米，特别地不大于5纳米。
载流子限制层的厚度通常为0.5纳米和100纳米。在一些实施方案中，载流子限制层的第二材料组成和厚度被选择成在施加工作电压时允许电荷载流子在极化防护层和载流子限制层之间的隧穿输运。这样的实施方案通常具有厚度为0.5纳米至5纳米的载流子限制层。在技术上可行的情况下，载体限制层的厚度可以与一个半导体材料(为第二材料组成)单层一样小。
极化防护层的厚度优选为至少一个具有第一材料组成的防护层材料单层。在半导体器件的设计阶段中，极化防护层的厚度的选择可以基于通过以由层设计可控制的方式诱导有源层堆叠体的有源层内的能带弯曲而期望地微调光学跃迁能量的目标。在超过一定厚度的极化防护层的极化屏蔽效果可能降低或甚至失去的意义上说，极化防护层的厚度的上限不存在。情况并非如此。有源区的不同侧上的极化防护层甚至可以具有不同的厚度。因此，厚度可以基于特定器件设计的应用需求来确定。在一些实例中，极化防护层的厚度不大于1微米。在另一些实施方案中，厚度为最多100纳米。又一些实施方案的极化防护层的厚度为50纳米或更小。
在一些实施方案中，有源区的相反两侧的至少之一上极化防护层的厚度小于或最多等于有源层的厚度。在光学器件应用中，由于有源层通常薄，故这组实施方案实现了有源区中产生或吸收的光子的特别低的内部吸收。在至少一个极化防护层的厚度比有源层更小的那些实施方案中，可以使该有利效果特别强。这可以归因于与有源层中的光学跃迁相比极化防护层中允许的光学跃迁的蓝移。由于极化防护层与有源层具有相同的材料组成，故与有源层相比更小厚度的极化防护层增加了极化防护层中光学跃迁涉及的状态超出有源层中光学跃迁涉及的状态的能隙。因此，与厚度等于有源层厚度的极化防护层相比，极化防护层对有源层中产生的光子的光透射程度甚至可以进一步增加。
在落入这组实施方案的变化形式中，仅半导体器件的一个外面(outer face)用作用于发光或光检测的与周围环境的界面。该外面例如可被称为“上面(upper face)”，而不旨在以任何方式限制半导体器件在应用情况的空间中的取向。因此用于传输穿过半导体器件的该外面的光的特定极化防护层可被简称为“上极化防护层”。在这些变化形式的一些中，仅该上极化防护层的厚度小于或等于有源层的厚度，而相反的极化防护层的厚度大于有源层的厚度。这形成了具有不同厚度的极化防护层的半导体器件的实例。
用于光学或光电子应用的半导体器件的实施方案形成发光二极管、激光器或非经典发光器(例如单光子发射器和/或纠缠光子发射器)。在这样的实施方案中，层序列通常形成二极管，并且有源区包括被配置成在向层序列施加工作电压下发光的层堆叠体，该工作电压适用于允许电流穿过二极管。在形成光检测器的实施方案中，层序列形成二极管，并且有源区包括被配置成在向层序列施加工作电压下产生电流的层堆叠体，该工作电压适用于在有源区中在没有吸收预定最小光子能量(其可以通过合适的材料和层设计来确定)的光的情况下阻断电流穿过二极管。半导体器件的p掺杂区和n掺杂区可以以本身已知的方式设计。以与技术应用相关的量进行掺杂对能带弯曲仅有非常小的影响，这对于允许工作而言是足够的，但相对于上述极化影响，这可以被忽略。
在一些实施方案中，层序列被配置成包含在端面之间延伸通过层序列的孔阵列的光子晶体。
又一些实施方案在壳区中采用一个或更多个另外的极化防护层，在本文中为了与设置在半导体器件的芯区中的极化防护层相区别而被称为壳极化防护层。
在这样的实施方案的一些变化形式中，壳层序列各自包括相应的外层，各外层形成层序列的两个相反端面之一，该端面接合电介质(例如环境气体或介电材料层)或具有金属导电性接触材料。每个外层都具有第一材料组成，即芯区中的有源层的材料组成。例如，一些实施方案的壳层序列包括厚度为至少25纳米并且具有第一材料组成的形成顶部覆盖层的第一外层。另一些实施方案的壳层序列包括形成层序列的底部载体层的第二外层，其厚度为至少25纳米并且具有第一材料组成。一些优选实施方案具有顶部覆盖层和底部载体层二者，各自均由与有源层的材料组成相同的第一材料组成制成。
在另一些实施方案中，壳层序列中的至少一个包括一个或更多个中间层，中间层由不具有第一材料组成的材料制成。在这样的层设计中，一个或更多个中间层埋置在具有第一材料组成的两个壳极化防护层之间。换句话说，两个壳极化防护层被布置成相邻于中间层，即直接与中间层邻接。在一些使用不同中间层的序列的变化形式中，壳极化防护层包埋中间层的序列。换句话说，他们被布置成与中间层的序列的相反端层相邻。中间层的一个实例是非常薄的绝缘材料(例如氮化硅)层，其通常用于实现缺陷密度的减小，并且足够薄以允许电流流过中间层。另一个实例是用于减少缺陷的半导体材料的中间层或层序列。这样的中间层结构例如可由梯度或逐步变化材料组成的层堆叠体或者由超晶格形成。在有源区上由于中间层或中间层的序列插入壳层序列中的一个或插入两个壳层序列中而引起的不期望的极化效应被由第一种材料组成(因此恰好是有源层的材料)制成的壳极化防护层屏蔽。
在一些优选实施方案中，层序列由III族氮化物半导体材料制成。在这些实施方案的一些中，第一材料组成和第二材料组成形成不同化学计量的InzAlyGaxN半导体材料(其中0≤x,y,z≤1且x+y+z＝1)或AlyGaxN半导体材料(其中0≤x,y≤1且x+y＝1)。在一个实施方案中，第一材料组成为GaN，并且第二材料组成为AlN。在该实施方案中，外部区域优选也由GaN制成。
在另一个实施方案中，第一和第二和第三组成的极性半导体材料是六方II-VI族半导体材料，例如来自材料组ZnxMgyO具有不同化学计量，其中0≤x,y≤1且x+y＝1。
另一些实施方案由立方对称的II-VI族半导体材料制成，堆叠方向与[111]方向平行，例如来自ZnCdSSeTe材料组具有不同化学计量。
在所附权利要求书中记载了一些另外的实施方案。
下面将参考附图描述另一些实施方案。在附图中：
图1为形成发光器的量子点半导体器件的一个实施方案的示意性截面图；
图2为图1的量子点半导体器件的一部分的放大视图；
图3为量子阱半导体器件的一个实施方案的示意性截面图；
图4为图3的量子阱半导体器件的一部分的放大视图。
图5为量子点半导体器件的另一个实施方案的示意性截面图；
图6为半导体器件的另一个实施方案的一部分的示意性截面图；
图7为图6的半导体器件的示意性俯视图；
图8为形成光子晶体的量子点半导体器件的另一个实施方案的示意性截面图；
图9为图8的实施方案的示意性俯视图；
图10为如通过基于8带kp的能带结构计算确定的根据现有技术的半导体器件的层序列的沿堆叠方向的能带结构分布；
图11为如通过基于8带kp的能带结构计算确定的根据本发明的一个实施方案的半导体器件的一个实施方案的层序列的沿堆叠方向的能带结构分布；
图12为根据本发明的半导体器件的另一个实施方案的示意性三维视图；
图13为图12的半导体器件的层序列的示意性截面图。
图1为形成发光器的量子点半导体器件100的一个实施方案的示意性截面图。同时参考图2，图2示出了图1中虚线所示的部分S的放大视图。
量子点半导体器件100包括由多个极性半导体材料层形成的层序列102，其将在以下描述。半导体材料层是III族氮化物半导体并且各自具有六方晶体结构。层序列102由半导体材料层组成，半导体材料层各自具有指向图1中的由垂直箭头指示的方向c的晶轴。c方向也形成层序列102的堆叠方向。通常，层序列102通过外延生长来制造，因此层序列102的生长方向为c方向。
具体地，层序列102由以下层组成：有源区104，其由有源层堆叠体形成，所述有源层堆叠体由有源层104.1和包埋有有源层104.1的载流子限制层104.2组成。在当前情况下，有源层104.1由氮化镓GaN制成的量子点制成，由此形成第一半导体材料。在本实施方案中，量子点104.1完全被由氮化铝AlN制成的载流子限制层104.2包埋。在本实施方案的一个变化形式(附图中未示出)中，有源层另外包括一个或两个氮化镓单层的润湿层。有源层的量子点可以在AlN生长表面上在使用Stranski-Krastanov生长模式的外延生长过程中以自组织方式来制造。量子点104.1在三个空间维度上小的延伸创造了电荷载流子的三维限制，如本领域本身所熟知的。有源层堆叠体104包埋一对极化防护层106.1和106.2。这些极化防护层由与量子点相同的材料制成，即，在本实例中其由氮化镓制成。有源区104和极化防护层106.1和106.2一起形成半导体器件100的芯区。
半导体器件100的壳区108由壳层序列108.1和108.2制成。壳层序列可各自包括一个或更多个层。在本实施方案中，下壳层序列由基底层108.1形成，上壳层序列由覆盖层108.2形成。基底层108.1和覆盖层108.2由相同材料制成。在本实例中，形成层序列102的外部区域的这两个层由氮化镓制成，氮化镓也是有源层104.1的材料。基底层108.1和覆盖层108.2形成外层，因此构成层序列的相反端面110和112。端面形成层序列与电接触结构的接触材料的界面，其未在图1中示出。
在本实施方案的一个变化形式(未示出)中，在底层108.1和极化防护层106.1之间存在中间层序列。中间层序列由包含具有交替材料组成(例如超晶格)的AlGaN层的缓冲层序列或者作为逐步或梯度组成变化的层序列形成(未在图1中示出)。这样的中间层序列用于在有源区104中实现特别低的缺陷密度。在该变化形式中，中间层序列在每一侧上埋置在由GaN(有源层的材料)制成的两个壳极化防护层之间，其中GaN基底层108.1由此形成两个壳极化防护层中的一个，并且两个壳极化防护层中的另一个未在图1中示出。壳极化防护层被布置成在其每一个侧上与中间层序列相邻。这样，由于中间层序列中的极性异质界面，有源区104被屏蔽不受极化场影响，因此不能影响有源区104沿堆叠方向的能带分布。
在半导体器件100工作时，将工作电压施加到整个层序列上，其在垂直方向(即方向c或指向与该方向c相反的方向)上产生穿过层序列的电流。由于存在极化防护层106.1和106.2，实现了电荷载流子的隧穿输运，并且载流子被局限在量子点104.1中，其中通过在捕获注入有源层104.1通过隧穿过程穿过由载流子限制层104.2形成的隧穿势垒的电荷载流子之后发生的光学带间或带内跃迁产生光。下面将参考图10和图11进一步描述特定层序列的效果的其他细节。
在一些实施方案中，光学带间跃迁涉及发射一个至少近似对应于带隙能量的光子。在另一些实施方案中，使用双光子发射方法，涉及发射较低能量的两个光子以桥接带隙能量。在光学带内跃迁中，同一能带内不同状态之间的跃迁涉及发射红外能量的光子。例如来自由氮化物半导体材料制成的有源区的带内发光器可以用于通信技术，因为发射能量处于适用于光学传输介质(例如玻璃纤维)的范围中。
图1和图2的半导体器件的结构克服了现有技术方案面临并且通过量子限制斯塔克效应(Quantum-Confined Stark Effect，QCSE)连接的挑战。具体地，在没有极化防护层的层序列中，由于来源于极性半导体材料的(自发)热电性和压电性的强的内建电场，QCSE将有源层中的电子波函数与空穴波函数空间分离。剩余电子-空穴交叠不仅限制了发光强度，而且在QD生长方向上引入大的激子偶极矩。因此，这些激子偶极矩导致对外部的大的耦合，例如，引发缺陷的电场引起的光谱扩散，这引起这样的现有技术器件中非常不期望的发射线变宽。此外，GaN中大的有效空穴质量与类似于直立截头六方棱锥的特定形状的GaN QD组合引起杂化-双激子态(hybrid-biexciton states)的存在。虽然常见尺寸(例如，沿c方向上高度2nm，宽度10nm)的标准c面GaN QD对位于QD顶部的电子提供强的三维限制，但是最常见地，空穴在侧向方向上仅受到弱限制。从这个意义上说，常见的GaN QD仅通过完全受限的电子实现激子的完全3D限制，其通过库仑相互作用局限伴随的空穴。作为直接结果，例如双激子复合物中的相互作用的微妙平衡被严重地改变到使得空穴波函数的侧向分离发生并且实现平行空穴自旋取向的程度。因此，双激子的总“自旋投影”t(轨道角动量+自旋)不再等于零，而可以达到t＝±3。因此，大多数GaN QD中的双激子衰变通过长寿命的暗激子态(t＝±2)发生，在明亮激子(t＝±1)最终衰减发生之前在光子介导的自旋翻转过程后实现了各种各样的非辐射衰变过程。
相反，包括GaN防护层106.1和106.2增强了整体发光输出，因为可以精确地在有源层104.1的位置处获得极化场的屏蔽。该概念的关键点包括所描绘的防护层106.1和106.2，其由与有源层104.1完全相同的材料组成。由于该特定的层序列，能带结构达到了非常期望的平带条件。自然地，作为缺点，极化防护层将吸收一定分数的在生长方向上的总发射，而导光目的和共振器所期望的面内光传播不直接受限制。
接下来，将同时参考图3和图4。图3为量子阱半导体器件的一个实施方案的示意性截面图。图4为图3的量子阱半导体器件的一部分的放大视图。在许多方面中，图3的半导体器件300类似于图1的半导体器件100。出于该原因，使用如下参考标记用于半导体器件300的结构元件，其仅在其第一个数字不同于图1和图2的实施方案中的对应结构元件的那些，其中“3”替代“1”。以下描述将首先转向半导体器件300的那些与半导体器件100相区别的特征。
特别地，如图4的放大视图中也可以看到，半导体器件300包括有源层堆叠体304，其包括由有源层304.1和沿堆叠方向c包埋有有源层304.1的载流子限制层304.2形成的量子阱。另外，层序列与半导体器件100的层序列相比是相同的。在半导体器件300的有源区304中，由有源层304.1和载流子限制层304.2和304.3形成的量子阱实现了在一个维度上限制电荷载流子或激子，因此允许电荷载流子或激子在剩余的两个空间维度中运动。
如图1和图2的实施方案，有源层堆叠体304被一对极化防护层306.1和306.2包埋。极化防护层由与作为量子阱层的有源层304.1相同的材料制成。在本实例中，他们由镓氮化物GaN制成。半导体器件300的壳区308由基底层308.1和覆盖层308.2制成。基底层308.1和覆盖层308.2由与有源层304.1相同的材料制成。在本实例中，形成层序列302的外部区域的这两个层因此由GaN制成。两个外层308.1和308.2形成层序列的相反端面310和312。端面形成层序列与电接触结构的接触材料的界面，其未在图3中示出。
半导体器件100和300二者都可以分别用作边缘发光器，其利用来自边缘112、114和312、314的发射。然而，通过选择壳层序列308.1或308.2的合适的层厚度，可以使用表面发射而不必接受强的发光强度损失。
接下来，将同时参考图5至图7。图5为量子点半导体器件的另一个实施方案的示意性截面图。图6为图5的量子点半导体器件的一部分的放大视图。图7为图5的半导体器件的有源区中的最底下有源层的一部分的示意图，如当忽略在目标有源层顶部上生长的任何层时从上面看到的。
图5和图6的半导体器件500在许多方面类似于图1和图2的半导体器件100及图3和图4的半导体器件300。为此，使用如下参考标记以用于半导体器件500的结构元件，其仅在第一个数字不同于图1至图4的实施方案的对应结构元件的那些，其中“5”替代“1”或“3”。以下描述将首先转向半导体器件500的那些与半导体器件100和300相区别的特征。
在本实例中，量子点504.1从最多一个单层厚度的初始润湿层延伸，这对于Stranski-Krastanov生长机制是常见的。为了便于基于Stranski-Krastanov生长机制在薄AlN载流子限制层504.2a上通过自组装量子点生长设置单量子点504.1，采用了通过应变孔(strain aperture)的设置技术。应变孔是由通过标准蚀刻技术在相邻GaN极化防护层506.1的表面区域中制造的AlN微环514形成的。AlN环514内的GaN材料侧向应变，出于该原因，在载流子限制层上形成在能量上有利于量子点生长的应变孔。这种微环技术是可扩展的，允许将多于一个的量子点504.1设置在同一个的微环514内。
此外，有源区504包括复数个有源层堆叠体，每个有源层堆叠体由包埋有形成有源层504.1的量子点层的两个载流子限制层504.2a、504.2b形成。在有源区504内的有源层堆叠体的序列中，给定有源层堆叠体的上载流子限制层504.2b同时形成沿堆叠方向c的相应下一个有源层堆叠体的下载流子限制层504.2a。可以根据给定应用情况的要求来选择有源区504内的有源层堆叠体的重复次数。在图5的实例中，在有源区中示出了具有标记为D、E、F、G和H的有源层的五层有源层堆叠体，其中有源层F和G之间的区域包括额外的重复的有源层堆叠体，其未示出，但是通过垂直序列中的三个点指示。如图7所示，微环可以以规则阵列制造和设置。
接下来，将同时参考图8和9。图8为形成光子晶体的量子点半导体器件的另一个实施方案的示意性截面图。图9为图8的实施方案的示意性俯视图。图8所示的半导体器件800的实施方案是基于图5至图7的半导体器件500的层序列。此外，半导体器件800具有规则排列的孔818，其被制造成延伸通过在其端面810和812之间的层序列，即从载体层808.1的底部到覆盖层808.2的顶部。这样实现了光子晶体。光子晶体可以通过该层序列形成为薄独立式膜。
接下来，将同时参考图10和图11。图10为如通过基于8带kp的能带结构计算确定的根据现有技术的半导体器件的层序列的沿堆叠方向的能带结构分布。图11为如通过基于8带kp的能带结构计算确定的根据本发明的一个实施方案的半导体器件的一个实施方案的层序列的沿堆叠方向的能带结构分布。
图11所示的能带分布对应于图1和图2所示的器件结构。
在横坐标上，给出了以纳米为单位的沿c方向的位置。横坐标的原点对应于图1所示的层序列102的上端面112的位置。在纵坐标上，能级以电子伏特为单位表示。图10和图11的能带结构分布示出了下导带边缘LCE和上价带边缘UVE的能级作为相应层序列的不同层中沿方向c的位置的函数。图1和图2的实施方案中的相应层的参考标记在图11的图上方示出，并且不同层之间的界面由垂直虚线表示。
如先前所述，图1所示的层序列包括由氮化镓制成的极化防护层106.1和106.2，由氮化铝制成并包埋有由氮化镓制成的有源层104.1的载流子限制层104.2。为了评估极化防护层106.1和106.2对沿c方向的能带图的影响，对层序列进行比较计算，其省略了极化防护层106.1和106.2，并且仅包括包埋在氮化铝的载流子限制层X之间的氮化镓有源层Y。对于图10和图11的两个层序列，假定层序列沿c层方向的总几何延伸是相同的。
应注意，图10和图11所示的沿c方向的位置范围形成全层结构的一部分，选择示出范围以能够分辨0.1纳米级的能带结构变化。在0纳米至20纳米的位置处，在模拟中使用相应的GaN材料参数的块体值以说明在沿c方向较大延伸的实际器件结构中取得的效果。
图10和图11所示的能带图的比较示出了在图11的层结构中引入极化防护层和其载流子限制层的厚度实现了有源层104.1中的平带情况。相反，图10所示的参考结构表现出有源层中沿c方向的能带边缘能量的强梯度，这是由于来源于极性半导体材料的热电性和压电性的强的内建电场。剩余电子-空穴交叠不仅限制发光强度，而且在有源层Y的生长方向上引入大的激子偶极矩。如图10和图11通过虚线所示的，电子(DSE)和空穴(DSH)的态密度计算表明基于图10的能带结构计算的参考结构中的空间分离的态密度，而根据图11的本发明的实施方案中实现态密度的强空间交叠。这对于光学和光电子领域中的应用特别有利。
出于沿c方向的本能带结构计算的目的，假定了基于量子点的层序列。当通过量子线或量子阱形成有源层时取得了相似的结果。
接下来，同时参考图12和图13。图12为根据本发明的半导体器件1200的另一个实施方案的示意性三维图。图13为图12的半导体器件1200的层序列1202的示意性截面图。
图12示出了形成沉积在硅(111)载体1220上的氮化物纳米膜结构的层序列1202。由层序列1202组成的氮化物纳米膜结构桥接在载体上的桥柱1224和桥柱1226之间的间隙区域1222，层序列的载体层暴露于在桥柱1224和1226之间的间隙区域1222中的环境气氛。氮化物纳米膜内的特定层序列在图13中详细描述，并且包括与AlN载流子限制层1204.2相邻的GaN防护1206.1和1206.2，其增强了从由GaN制成的有源层1204.1的总发光输出。所描绘的极化防护层1206.1和1206.2因此完全由与有源层1204.1相同的材料组成。因为由于该特定的层序列，氮化物器件受QCSE影响的通常强烈倾斜的能带结构达到了非常期望的平带条件，如图11所示。
应注意，图1至图9、11和12的图示说明是示意性的，特别是在图1和图2的实施方案及其他实施方案中对于所示的层厚度而言，并且例如还对于形成有源层的量子点的数量而言。无意于通过图示说明给出结构元件实际延伸的指示。
综上所述，半导体器件包括由复数个极性单晶半导体材料层形成的层序列，所述复数个极性单晶半导体材料层各自具有指向晶体极性方向和层序列堆叠方向的晶轴。芯层序列由有源区形成，有源区由有源层堆叠体或复数个重复的有源层堆叠体制成。有源层堆叠体具有有源层和在有源层的至少两个相反侧上包埋有源层的载流子限制层，有源层具有与第一带隙能量相关的第一材料组成，载流子限制层具有与大于第一带隙能量的第二带隙能量相关的第二材料组成。一对极化防护层被布置成与有源区相邻并且在有源区的相反侧上包埋有源区。两个极化防护层都具有第一材料组成。这对极化防护层将有源层屏蔽免受内部极化场影响。

Claims (16)

1.一种半导体器件，包括由复数个极性单晶半导体材料层形成的层序列，所述复数个极性单晶半导体材料层各自具有指向与晶体极性方向和所述层序列的堆叠方向一致的方向的晶轴；其中，
-所述层序列由芯层序列和在所述芯层序列的沿所述堆叠方向的相反侧上的壳层序列形成；其中所述芯层序列由以下形成：
-有源区，所述有源区由有源层堆叠体或复数个重复的所述有源层堆叠体制成，所述有源层堆叠体由有源层和载流子限制层形成，所述有源层具有与第一带隙能量相关的第一材料组成，所述载流子限制层在所述有源层的至少两个相反侧上包埋所述有源层并且具有与大于所述第一带隙能量的第二带隙能量相关的第二材料组成，其中所述有源层和所述载流子限制层被配置成在一个、两个或三个空间维度上实现所述有源层中的电荷载流子的量子限制；以及
-一对极化防护层，所述极化防护层相邻于所述有源区并且在所述有源区的相反侧上包埋所述有源区，两个极化防护层均具有第一材料组成。
2.根据权利要求1所述的半导体器件，其中所述第二材料组成和所述载流子限制层的厚度被选择成在施加工作电压时允许所述电荷载流子在所述极化防护层与所述载流子限制层之间的隧穿输运。
3.根据权利要求1所述的半导体器件，其中有源层的厚度为至少两个单层。
4.根据权利要求1所述的半导体器件，其中所述有源层的厚度小于25纳米。
5.根据权利要求1所述的半导体器件，其中所述极化防护层的厚度为至少一个单层。
6.根据权利要求1所述的半导体器件，所述极化防护层的厚度适用于完全屏蔽所述有源层中的电极化场。
7.根据权利要求1所述的半导体器件，其中在所述有源区的相反侧的至少之一上的所述极化防护层的厚度小于或最多等于所述有源层的厚度。
8.根据权利要求1所述的半导体器件，其中所述壳层序列各自包括相应的外层，每个外层形成所述层序列的两个相反端面中的一个，所述端面接合电介质或具有金属导电性的接触材料，其中所述外层中的每一个具有所述第一材料组成。
9.根据权利要求8所述的半导体器件，其中所述壳层序列包括形成所述层序列的顶部覆盖层的第一外层或形成所述层序列的底部载体层的第二外层，所述第一外层或所述第二外层的厚度为至少20纳米并且具有所述第一材料组成。
10.根据权利要求8所述的半导体器件，其中所述壳层序列中的至少之一包括一个或更多个中间层，所述中间层由不具有第一材料组成的材料制成，其中所述一个或更多个中间层被包埋在具有所述第一材料组成的两个壳极化防护层之间。
11.根据权利要求9或10所述的半导体器件，其中所述层序列桥接载体上布置的桥柱之间的间隙区域，所述层序列的底部载体层暴露于所述桥柱之间的所述间隙区域中的环境气氛。
12.根据权利要求1所述的半导体器件，其中所述层序列形成沉积在载体层上的外延层序列。
13.根据权利要求1所述的半导体器件，其中所述第一材料组成为GaN，所述第二材料组成为AlN。
14.根据权利要求1所述的半导体器件，其中所述层序列形成二极管，所述有源区包括层堆叠体，所述层堆叠体被配置成在向所述层序列施加工作电压下发光，所述工作电压适用于允许电流穿过所述二极管。
15.根据权利要求8所述的半导体器件，其中所述层序列形成二极管，所述有源区包括层堆叠体，所述层堆叠体被配置成在向所述层序列施加工作电压下发光，所述工作电压适用于允许电流穿过所述二极管。
16.根据权利要求8和15中任一项所述的半导体器件，其中所述层序列被配置成包含在所述端面之间延伸通过所述层序列的孔的阵列的光子晶体。
CN201680052426.9A 2015-09-10 2016-09-09 具有内场防护有源区的半导体器件 Active CN108028294B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015217330.5A DE102015217330A1 (de) 2015-09-10 2015-09-10 Halbleitervorrichtung mit gegen interne Felder abgeschirmtem aktiven Gebiet
DE102015217330.5 2015-09-10
PCT/EP2016/071366 WO2017042368A1 (en) 2015-09-10 2016-09-09 Semiconductor device having an internal-field-guarded active region

Publications (2)

Publication Number Publication Date
CN108028294A CN108028294A (zh) 2018-05-11
CN108028294B true CN108028294B (zh) 2019-12-03

Family

ID=56893984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680052426.9A Active CN108028294B (zh) 2015-09-10 2016-09-09 具有内场防护有源区的半导体器件

Country Status (5)

Country Link
US (1) US10217898B2 (zh)
EP (1) EP3347922B1 (zh)
CN (1) CN108028294B (zh)
DE (1) DE102015217330A1 (zh)
WO (1) WO2017042368A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015217330A1 (de) 2015-09-10 2017-03-16 Technische Universität Berlin Halbleitervorrichtung mit gegen interne Felder abgeschirmtem aktiven Gebiet
EP3373343B1 (en) 2017-03-09 2021-09-15 Technische Universität Berlin Semiconductor device having an internal-field-guarded active region
KR102553841B1 (ko) * 2017-07-19 2023-07-10 삼성전자주식회사 광전 변환 소자, 광 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405903A (zh) * 2001-09-19 2003-03-26 住友电气工业株式会社 单晶氮化镓基板及其生长方法与制造方法
CN103872198A (zh) * 2014-03-24 2014-06-18 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19953839A1 (de) 1999-11-09 2001-05-10 Paul Drude Inst Fuer Festkoerp Hocheffiziente UV-Emitter auf Nitridhalbleiterbasis
US7279718B2 (en) * 2002-01-28 2007-10-09 Philips Lumileds Lighting Company, Llc LED including photonic crystal structure
US7119359B2 (en) * 2002-12-05 2006-10-10 Research Foundation Of The City University Of New York Photodetectors and optically pumped emitters based on III-nitride multiple-quantum-well structures
JP2007048869A (ja) * 2005-08-09 2007-02-22 Sony Corp ＧａＮ系半導体発光素子の製造方法
CN100547819C (zh) * 2006-08-15 2009-10-07 中国科学院物理研究所 低极化效应的氮化镓基发光二极管芯片用外延材料及制法
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
KR101450956B1 (ko) * 2009-04-02 2014-10-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 결정질 재료의 비극성 평면으로부터 형성된 소자 및 이의 제조 방법
EP2381488A1 (en) * 2010-04-22 2011-10-26 Imec Method of manufacturing a light emitting diode
WO2013042297A1 (ja) * 2011-09-20 2013-03-28 パナソニック株式会社 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
DE102015217330A1 (de) 2015-09-10 2017-03-16 Technische Universität Berlin Halbleitervorrichtung mit gegen interne Felder abgeschirmtem aktiven Gebiet

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405903A (zh) * 2001-09-19 2003-03-26 住友电气工业株式会社 单晶氮化镓基板及其生长方法与制造方法
CN103872198A (zh) * 2014-03-24 2014-06-18 天津三安光电有限公司 一种多量子阱结构及采用该结构的发光二极管

Also Published As

Publication number Publication date
WO2017042368A1 (en) 2017-03-16
CN108028294A (zh) 2018-05-11
DE102015217330A1 (de) 2017-03-16
EP3347922B1 (en) 2021-06-02
US10217898B2 (en) 2019-02-26
EP3347922A1 (en) 2018-07-18
US20180261718A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
US20230163237A1 (en) Advanced electronic device structures using semiconductor structures and superlattices
US10475956B2 (en) Optoelectronic device
EP1831933B1 (en) Nitride-based light emitting heterostructure
JP5852945B2 (ja) 分極誘導電荷を低減させた高効率光エミッタ
Tao et al. Numerical investigation on the enhanced performance of N-polar AlGaN-based ultraviolet light-emitting diodes with superlattice p-type doping
KR100604406B1 (ko) 질화물 반도체 소자
CN106415854A (zh) 包括n型和p型超晶格的电子装置
US11862750B2 (en) Optoelectronic device
KR102587949B1 (ko) 질화물 기반의 발광 장치에서 정공 주입을 위한 이종 터널링 접합
CN108028294B (zh) 具有内场防护有源区的半导体器件
GB2425652A (en) A semiconductor light-emitting device
KR102358403B1 (ko) 발광 영역의 적어도 하나의 장벽층 내에 위치한 적어도 하나의 더 넓은 밴드갭 중간층을 포함하는 발광 다이오드
CN108574004B (zh) 具有内场防护有源区的半导体器件
US20140291613A1 (en) Multiple quantum well structure
KR20080060638A (ko) 양자우물의 전기장 조절 구조 및 이를 이용한 광소자
JPH07320633A (ja) 半導体スピン偏極電子源
Tatebayashi et al. Formation and optical characteristics of type-II strain-relieved GaSb/GaAs quantum dots by using an interfacial misfit growth mode
JP2000090816A (ja) 偏極電子線発生素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant