KR20210091805A - 발광 다이오드 및 발광 다이오드의 제조 방법 - Google Patents

발광 다이오드 및 발광 다이오드의 제조 방법 Download PDF

Info

Publication number
KR20210091805A
KR20210091805A KR1020217019208A KR20217019208A KR20210091805A KR 20210091805 A KR20210091805 A KR 20210091805A KR 1020217019208 A KR1020217019208 A KR 1020217019208A KR 20217019208 A KR20217019208 A KR 20217019208A KR 20210091805 A KR20210091805 A KR 20210091805A
Authority
KR
South Korea
Prior art keywords
wavelength
region
layer
longitudinal direction
led
Prior art date
Application number
KR1020217019208A
Other languages
English (en)
Inventor
이뱅-크리스토프 로뱅
쟈비에 위공
삘립쁘 질레
띠펜느 뒤퐁
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20210091805A publication Critical patent/KR20210091805A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 및 발광 다이오드의 제조 방법에 관한 것이다.
본 발명의 하나의 대상인 발광 다이오드(100)는, 제 1 층(10) 내에 형성되는 예컨대 P형의 제 1 영역(1)을 포함하고, 상기 기저 평면에 수직인 방향으로 제 2 층(20) 내에 형성되는 적어도 하나의 양자 우물을 포함하는 제 2 영역(2)과 스택을 형성하며, 상기 평면에 수직인 방향으로 연장되는, 예컨대 N형의 제 3 영역(3)으로서, 제 1 층 및 제 2 층(10, 20)을 통하여 제 1 영역 및 제 2 영역(1, 2)과 경계를 이루고 접촉하는, 제 3 영역(3)을 포함한다.
본 발명은 또한, 상기 제 3 영역(3)이 상기 제 1 층 및 제 2 층(10, 20)내에 이들을 관통하여 주입됨으로써 형성되는 발광 다이오드(100) 생성 방법에 관한 것이다.

Description

발광 다이오드 및 발광 다이오드의 제조 방법
본 발명은 광전자 분야에 관한 것이다. 이는 발광 다이오드들(LED)의 분야에서 특히 유리한 용도를 하나 이상 갖는다. 유리하지만 비제한적인 한 용도는 LED 기반 디스플레이 스크린들의 생성과 관련된다.
디스플레이 스크린은 일반적으로 서로 독립적으로 발하는 복수의 픽셀들을 포함한다.
이러한 픽셀들이 자체 광원을 포함하는 경우, 자체-발광 또는 광-방출 픽셀들로서 자격을 가질 수 있다.
이러한 자체-발광 픽셀들이 있는 디스플레이 스크린은 LCD(액정 디스플레이) 스크린들과 달리 백라이트 시스템을 필요로 하지 않는다.
자체-발광 픽셀들은 LED 베이스, 예를 들어 유기 LED들 또는 OLED들(유기 발광 다이오드들), 또는 무기 재료 베이스를 갖는 고체-상태 LED들로 형성될 수 있다.
LED는 일반적으로 P형 전기 전도성을 갖는 영역과 N형 전기 전도성을 갖는 영역을 포함하여 그 사이에 P-N 접합을 형성한다. LED를 편광하면 N형 영역의 전자가 P형 영역으로부터의 정공과 재결합할 수 있다. 이러한 캐리어들(전자들 및 정공들)의 재결합은 광자의 방출을 동반하면 방사성이라고 한다.
고체-상태 LED들은 양자 우물 영역을 더 포함할 수 있다. 이러한 양자 우물들은 캐리어 재결합을 공간적으로 제한하고 광자 방출을 최적화하도록 구성된다.
고체-상태 LED들은 OLED들보다 높은 광도를 갖는 특별한 이점이 있다. 또한, 이들은 OLED들보다 수명이 더 길다.
고체-상태 LED 기반의 자체-발광 픽셀들을 포함하는 디스플레이 스크린들을 생성하는 데 있어 한 가지 과제는 비용을 줄이고 스크린 해상도를 높이기 위해 각 픽셀의 크기 및 픽셀들 사이의 간격을 줄이는 것이다.
이러한 고체-상태 LED들을 마이크로-LED들 또는 μLED들이라고도 한다.
미국 특허 제 2015/0380459 A1은 메사 구조를 갖는 μLED들을 생성하기 위한 시스템 및 방법을 개시한다.
이러한 메사 구조는 일반적으로 각각 N형 및 P형 영역들에 전기적 접촉부들을 만드는 데 필요하다.
이러한 μLED들의 한 가지 단점은 그의 크기가 작아질수록 그의 방사 재결합률과 그에 따른 그의 외부 양자 효율이 급격히 떨어진다는 것이다.
예를 들어, 도 1은 크기에 따른, 선행 기술에 따른 μLED들의 최대 외부 양자 효율(최대 EQE)을 도시한다. 이러한 효율은 50μm 미만의 μLED 크기들에서 크게 감소한다.
문헌 "Mesa-Free III-V Nitride Light-Emitting Diodes with Flat Surface, David S. Meyaard et al, ECS Solid State Letters, 3 (4) Q17-Q19 (2014)"은 이러한 μLED들의 제조 비용을 줄이기 위해 μLED들 상에 접촉부들을 만들기 위한 평평한 표면을 유지하는 것으로 구성된다.
이러한 해결책의 한 가지 단점은 LED들 사이의 간격이 감소할 때 인접한 LED들 간에 상호 광 커플링들이 발생한다는 것이다.
이러한 해결책의 또 다른 단점은 N형 영역으로부터의 전자들이 양자 우물들에 완벽하게 국한되지 않는다는 것이다. 따라서 양자 우물들에서의 캐리어 재결합은 최적이 아니다.
본 발명의 한 가지 목적은 전술한 결점들의 일부를 적어도 부분적으로 극복하는 것이다.
일 특정 측면에 따르면, 본 발명의 하나의 목적은 향상된 효율을 갖는 발광 다이오드를 제안하는 것이다.
또 다른 측면에 따르면, 본 발명의 하나의 목적은 개선된 효율을 가지며/갖거나 상호 광 커플링들의 발생을 방지하는 복수의 발광 다이오드들을 포함하는 광전자 시스템을 제안하는 것이다.
분리가능한 측면에 따르면, 본 발명의 하나의 목적은 개선된 효율을 갖는 발광 다이오드를 제조하는 방법을 제안하는 것이다.
본 발명의 다른 목적들, 특징들 및 이점들은 다음 설명 및 첨부 도면들을 읽을 때 나타날 것이다. 다른 이점들이 포함될 수 있음이 이해된다.
이러한 목적을 달성하기 위해, 본 발명의 제 1 측면은 파장 λi(i=1…3)의 광속을 방출하도록 구성되며, 기저 평면에서 연장되는 제 1 층 내에 형성되는, P형 전기 전도성 또는 N형 전기 전도성 중 하나를 갖는 제 1 영역, 길이 방향이라 지칭되는 상기 기저 평면에 수직인 방향으로 상기 제 1 영역과 스택을 형성하는, 제 2 층 내에 형성되는 제 2 영역, 상기 기저 평면에 평행하게 연장되는 적어도 하나의 양자 우물, 및 P형 전기 전도성 또는 N형 전기 전도성 중 다른 하나를 갖는 제 3 영역을 포함하는, 발광 다이오드에 관한 것이다.
유리하게는, 제한없이, 상기 제 3 영역은 상기 제 1 및 제 2 층들을 통해 상기 제 1 및 제 2 영역들과 경계를 이루고 접하도록 상기 길이 방향으로 연장된다.
이러한 배열은 P-N 접합이 측방향으로 형성되도록 한다.
이러한 측방향 P-N 접합은 접합의 양 측 상에서 측방향으로 발전하는 공간 전하 영역(SCR)을 생성한다. SCR은 캐리어들의 일부를 LED의 중앙 영역으로 밀어낸다.
따라서, 이러한 배치는 유리하게는 LED의 중앙 영역에서 캐리어 재결합들을 선호하고 LED의 경계에서 캐리어 재결합들을 줄이거나 방지한다.
LED의 중앙 영역에서의 캐리어 재결합들은 본질적으로 방사성인 반면, LED의 경계에서의 캐리어 재결합들은 비방사성일 수 있다. 특히, Shockley-Read-Hall (SRH) 유형의 비방사성 재결합들은 구조적 결함들이 있는 경우 발생할 수 있다. 이러한 결함들은 일반적으로 LED의 중앙 영역에서보다 LED의 경계에서 더 많다.
따라서 본 발명에 따른 측방향 P-N 접합은 유리하게는 LED의 경계가 패시베이션되도록 한다.
따라서 방사 재결합 속도가 최적화된다. LED의 효율이 향상된다.
높은 도펀트 농도들의 경우, 예를 들어 1x1018cm-3 이상의 도펀트 농도의 경우, SCR의 폭이 감소하고 이러한 제 3 영역은 캐리어들이 측방향으로 주입되도록 할 수 있다.
이러한 경우, 제 1 및 제 2 영역들의 경계에 측방향 격리 구역이 없다. 제 2 영역 아래에 있는 층들은 LED의 전기적 작동에 기여하지 않는다. 이는 LED의 소형화를 향상시킨다.
이러한 아래 층들로부터는 캐리어 주입이 발생하지 않는다. 캐리어 주입은 제 3 영역으로부터 제 1 층을 통해 직접 발생한다. 캐리어 주입이 최적화된다. 캐리어 주입은 캐리어들의 평균 자유 경로의 2배 미만인 LED 크기들에 특히 효율적일 수 있다.
앞서 언급한 문헌 "Mesa-Free III-V Nitride Light-Emitting Diodes with Flat Surface, David S. Meyaard et al, ECS Solid State Letters, 3 (4) Q17-Q19 (2014)"에 의해 교시되는 해결책으로부터 LED의 효율을 개선하기 위해, 당업자는 기껏해야 EBL(전차 차단 층)을 추가하도록 권장된다. 보다 구체적으로, 이러한 층은 일반적으로 이러한 캐리어들의 재결합들이 주로 양자 우물들에서 일어나도록 길이 방향으로 캐리어들의 주입을 공간적으로 조절하는 데 사용된다.
도 2a 내지 도 2c 및 도 3a 내지 도 3c는 각각 EBL이 있거나 없는, 본 발명에 따른 LED에 대한 시뮬레이션 결과들을 도시한다(도 2a 및 도 3a).
EBL의 존재는 본 발명에 따른 LED의 WPE(벽 플러그 효율)에 더 해롭고(도 2b 및 도 3b), 더 작은 LED 크기들의 경우 더욱 그렇다(도 2c 및 도 3c). 이러한 도 2a 내지 도 2c 및 도 3a 내지 도 3c의 상세한 설명은 이하에 제공된다.
전술한 문헌에 의해 개시된 해결책은 기껏해야 당업자가 EBL을 갖는 LED를 생성하도록 이끌 것이며, 그 효율은 매우 현저하게 저하된다. 이러한 개시는 본 발명에서 벗어난다.
반대로, 본 발명에 따르면, 캐리어 주입은 LED의 제 1 및 제 3 영역들 사이의 P-N 접합부 주위의 SCR의 측방향 전개에 의해 공간적으로 조절된다.
바람직한 일 실시예에 따르면, LED는 제 1 및 제 2 영역들을 포함하고 길이 방향으로 배향된 메사 구조를 갖는다. 따라서 제 3 영역은 이러한 메사 구조의 가장자리를 형성한다.
LED의 메사 구조는 복수의 LED들이 서로 나란히 배치될 때 상호 광 결합들의 발생을 방지하거나 제한한다. 특히, 굴절률 대비는 메사 내부와 외부 사이 간에 발생하며 이러한 대비는 광자들이 메사 내에 갇히게 하여 인접한 LED들 간의 광학 모드들의 결합을 방지한다.
제 3 영역을 길이방향으로 형성함으로써 메사의 가장자리의 패시베이션은 또한, 메사 가장자리들에서 비방사성 재결합들을 방지한다. 이는 비방사성 재결합 비율에 비해 방사성 재결합 비율을 증가시킨다. 따라서 본 발명에 따른 메사 구조 LED의 효율이 개선된다.
본 발명의 제 2 측면은 본 발명의 제 1 측면에 따른 복수의 LED들을 포함하는 광전자 시스템에 관한 것으로, 상기 복수의 LED들은 각각의 제 3 영역들에서 기저 평면에서 서로 병치된다. LED들은 바람직하게는 동일한 기저 평면 상에 놓이고 서로 나란히 위치한다.
유리하게는, 이러한 시스템은 LED 어레이가 형성될 수 있게 하여 그의 효율이 개선된다.
바람직한 일 실시예에 따르면, 이러한 시스템은 유리하게는 서로로부터 전기적 및 광학적으로 분리된 메사 구조를 갖는 LED들의 어레이의 형성을 가능하게 한다.
따라서 이러한 시스템의 메사 구조 LED들의 효율이 향상된다. LED들의 크기를 줄일 수 있다. 또한, 이러한 메사 구조 LED들은 상호 광 결합이 발생하는 것을 방지한다. 따라서 이러한 LED들 사이의 간격은 유리하게 감소될 수 있다.
본 발명에 따른 LED 시스템은 유리하게 디스플레이 스크린을 구비할 수 있다.
본 발명의 분리가능한 하나의 측면은 파장 λi(i=1…3)의 광속을 방출하도록 구성된 적어도 하나의 발광 다이오드(LED)를 생성하는 방법에 관한 것이다.
이러한 생성 방법은 최소한 다음 단계들로 구성된다:
ㆍ길이 방향이라고 지칭되는 일 방향으로 스택을 형성하는 단계로서, 상기 스택은,
°상기 길이 방향에 수직인 기저 평면으로 연장되는 제 1 기판 상에 증착된 GaN 버퍼 층,
°상기 제 1 버퍼 층 상에 증착된 N-도핑된 GaN 층,
°상기 기저 평면에 평행하게 연장되는 적어도 하나의 InGaN-기반 양자 우물을 포함하는 의도하지 않게 도핑된 양자 우물 층, 및
°상기 양자 우물 층 상에 증착된 P-도핑된 GaN 층을 포함하는, 상기 일 방향으로 스택을 형성하는 단계,
ㆍ상기 P-도핑된 GaN 층의 노출된 면 상에 중앙 영역 및 상기 중앙 영역을 둘러싸는 경계를 포함하는 적어도 하나의 패턴을 리소그래피 정의하는 단계,
ㆍ상기 노출된 면으로부터 상기 P-도핑된 GaN 층과 상기 양자 우물 층의 두께들의 합보다 크거나 같은 깊이로 각 경계에 실리콘을 주입하는 단계로서, 각 중앙 영역에서, 상기 P-도핑된 GaN 층에 제 1 P형 영역 및 상기 양자 우물 층에 제 2 영역을 한정하고, 상기 주입된 재료에 제 3 N형 영역을 형성하기 위한, 각 경계에 실리콘을 주입하는 단계, 및
ㆍ파장 λi=λ1의 광속을 방출하도록 구성된 적어도 하나의 발광 다이오드를 형성하도록 상기 노출된 면의 상기 제 1 영역 상에 제 1 금속 접촉부를, 상기 제 3 영역 상에 제 2 금속 접촉부를 증착하는 단계.
P-도핑된 GaN 층의 실리콘의 이온 주입은 유리하게는 P형 도핑을 역전시켜 상기 층에 제 3 N형 영역을 형성한다.
유리한 일 실시예에 따르면, 이러한 생성 방법은 다음 단계들을 더 포함할 수 있다:
N-도핑된 GaN 층을 형성할 때, 상기 N-도핑된 GaN 층 내에 AlN-기반 에칭 정지 층을 형성하는 단계로서, 이러한 에칭 정지 층은 형성된 스택의 에칭을 정밀하게 정지시키기 위한 것인, 상기 N-도핑된 GaN 층 내에 AlN-기반 에칭 정지 층을 형성하는 단계,
주입 전에, P-도핑된 GaN 층의 노출된 면으로부터 적어도 양자 우물 층까지, 바람직하게는 적어도 N-도핑된 GaN 층까지, 및 바람직하게는 에칭 정지 층과 N-도핑된 GaN 층 사이의 제 1 계면까지 각 경계의 주변부에 트렌치들을 에칭하는 단계,
에칭 후 제 1 및 제 2 금속 접촉부들을 증착하는 단계,
CMOS형 제어 전자장치를 포함하는 제 2 기판 상에 형성된 적어도 하나의 다이오드를 전사하는 단계로서, 면은 제어 전자장치를 향하는 제 1 및 제 2 금속 접촉부들을 갖는, 적어도 하나의 다이오드를 전사하는 단계,
제 1 기판을 제거하는 단계,
파장 λi=λ1의 광속에 대해 공진 캐비티를 형성하도록 GaN 버퍼 층과 N-도핑된 GaN 층의 적어도 일부, 바람직하게는 에칭 정지 층과 N-도핑된 GaN 층 사이의 제 1 계면까지 에칭하는 단계로서, 상기 공진 캐비티는 길이 방향으로 높이 e1을 가지며:
Figure pct00001
여기서 M1은 정수이고, λ1은 파장이고, neff,1은 제 1 유효 굴절률인, GaN 버퍼 층과 N-도핑된 GaN 층의 적어도 일부를 에칭하는 단계,
선택사양적으로, 파장 λi=λ1의 광속으로부터 파장 λi=λj(j= 2…3)의 적어도 하나의 광속을 생성하도록 구성된 적어도 하나의 파장 변환기 cj(j= 2…3)를 제 3 기판 상에 형성하는 단계로서, 상기 적어도 하나의 변환기 cj(j= 2…3)는 길이 방향으로 높이 ej(j=2…3)를 갖는 공진 변환 캐비티의 형태를 취하며:
Figure pct00002
여기서 Mj는 정수, λj는 변환 파장, neff,j는 제 j 유효 굴절률인, 적어도 하나의 파장 변환기 cj(j= 2…3)를 제 3 기판 상에 형성하는 단계,
선택사양적으로, 적어도 하나의 공진 캐비티 발광 다이오드 반대편의 적어도 하나의 변환기 cj(j= 2…3)를 갖는 제 3 기판을 전사하고, 적어도 하나의 변환기와 적어도 하나의 다이오드를 공통 길이방향 축을 따라 정렬하는 단계, 및
선택사양적으로, 제 3 기판 및 적어도 하나의 다이오드를 고정하여 적어도 하나의 컬러 픽셀을 포함하는 스크린을 형성하는 단계.
본 발명의 이러한 측면에 따른 방법은 버퍼 층 및 N-도핑된 GaN 층의 적어도 일부를 제거하는 것을 제공한다. 보다 구체적으로, 버퍼 층은 LED의 효율에 해로운 구조적 결함들을 갖는다. N-도핑된 GaN 층은 일반적으로 버퍼 층 상의 에피택셜 성장에 의해 형성되며 또한 특정 잔류 구조적 결함들을 갖는다. 따라서 그의 제거가 유리하다. 또한, 이는 스택의 전체 두께를 줄인다. 이러한 두께 감소는 유리하게는 단일-모드 LED들 또는 낮은 수의 광학 모드들을 갖는 LED들의 생성과 호환된다.
따라서 본 발명에 따른 방법은 비방사성 재결합들의 원인들인 이러한 결함들을 제거하는 것을 가능하게 한다.
본 발명에 따른 방법은 또한, 전자 차단 층(EBL)을 형성하는 단계를 생략할 수 있게 한다. 본 발명에 따른 방법에 의해 생성된 각 LED는 바람직하게는 전자들을 측방향으로 주입하도록 구성된다. 따라서 EBL은 불필요하게 된다. EBL은 또한 도 2a 내지 도 2c 및 도 3a 내지 도 3c를 참조하여 위에서 기재된 바와 같이 본 발명에 따른 방법에 의해 생성된 LED의 효율에 해로울 것이다.
따라서 본 발명에 따른 공정은 EBL을 사용하여 LED들을 생성하는 방법보다 간단하며, 보다 효율적인 LED들을 생성할 수 있다. 또한, 형성된 스택의 높이를 더 넓은 범위의 높이에서보다 정밀하게 조정할 수 있다.
본 발명의 목적들, 특징들 및 이점들은, 다음의 첨부된 도면을 참조한 실시예들를 통한 상세한 설명을 통하여 더 명확해질 것이다.
도 1은 문헌 "Society for Information Display, International Symposium, Book 1, Session 25-4: Investigation and Improvement of 10　μm Pixel-pitch GaN-based Micro-LED Arrays with Very High Brightness, F. Olivier et al. (2017)"에 따라 LED의 크기에 따른 효율을 측정한 결과들을 도시한다;
도 2a는 EBL이 추가된, 본 발명의 일 실시예에 따른 LED의 단면 모델링이다;
도 2b 및 도 2c는 각각 5μm 및 1μm의 LED 폭들에 대해 EBL이 추가된, 본 발명의 일 실시예에 따른 LED의 모델링 결과들을 도시한다;
도 3a는 EBL이 없는 본 발명의 일 실시예에 따른 LED의 단면 모델링이다;
도 3b 및 도 3c는 각각 5μm 및 1μm의 LED 폭들에 대해 EBL가 없는, 본 발명의 일 실시예에 따른 LED의 모델링 결과들을 도시한다;
도 4a, 도 5a, 및 도 6a는 본 발명의 제 1 실시예에 따른 LED 시스템을 생성하는 단계들을 도시한다;
도 4b, 도 5b, 및 도 6b는 본 발명의 제 2 실시예에 따른 LED 시스템을 생성하는 단계들을 도시한다;
도 7a 및 도 8a는 본 발명의 일 실시예에 따른 LED들을 생성하기 위한 방법의 전사 및 박화 단계들을 도시한다;
도 7b 및 도 8b는 본 발명의 또 다른 실시예에 따른 LED들을 생성하기 위한 방법의 전사 및 박화 단계들을 도시한다;
도 9a, 도 9b, 및 도 9c는 본 발명의 상이한 실시예들에 따른 변환기들을 갖는 LED 시스템들을 도시한다;
도 10 및 도 11은 본 발명의 일 실시예에 따른 LED 시스템을 이용한 디스플레이 스크린의 제작을 도시한다.
도면들은 예시로서 제공된 것이며, 본 발명의 범위를 한정하기 위한 것이 아니다. 도면들은 본 발명의 이해를 돕기 위한 도식적 도면이며, 실제 적용을 위한 스케일일 필요는 없다. 특히, 도시된 LED들의 다른 층들 및 영역들의 두께와 크기는 실제 두께와 크기를 나타내는 것이 아니다.
본 발명의 실시예들의 상세한 설명에 들어가기 전에, 본 발명은 첫 번째 측면에 따르면 특히 이하에 주어진 광학 특징들을 서로 조합하여 또는 교차하여 포함한다:
발광 다이오드는 메사 구조를 가지고 있다.
제 3 영역은 메사 구조의 가장자리를 형성한다.
이러한 배열은 캐리어 재결합들을 메사 내부로 한정하고 대부분 비방사성인 주변부에서 발생하는 캐리어 재결합들을 감소시키거나 방지할 수 있게 한다. 특히, 비방사성인 Shockley-Read-Hall 유형의 주변부 재결합들은 크게 제한된다.
메사 구조의 가장자리에는 기저 평면에 실질적으로 수직인 자유 표면이 있다.
따라서 자유 표면은 공기에 노출되어 메사 내부와 메사 외부 간의 굴절률 대비를 증가시킬 수 있다.
제 1 영역은 P형 전기 전도성을 갖고, 제 3 영역은 N형 전기 전도성을 갖는다.
제 3 영역은 1x1018cm-3보다 크거나 같은 도펀트 농도를 가지고 있다.
전자들의 이동도가 정공들의 이동도보다 크기 때문에, 전자들은 가장자리로부터 다이오드의 중심을 향해 측방향으로 주입된다. 따라서 적어도 하나의 양자 우물에서 캐리어 재결합이 최적화된다. 또한, 이러한 캐리어들의 측방향 주입은 전자 차단 층(EBL)의 필요성을 극복한다.
제 3 영역은 제 1 층의 두께와 실질적으로 동일한 높이를 갖는다.
제 3 영역은 제 1 및 제 2 층들의 두께들의 합과 실질적으로 동일한 높이를 갖는다.
스택은 파장 λi=λ1의 광속에 대해 길이방향으로 공진 캐비티를 형성한다.
공진 캐비티는 길이방향으로 다음과 같은 높이 e1을 갖는다:
Figure pct00003
여기서, M1은 정수이고, λ1은 방출 파장이고, neff,1은 제 1 유효 굴절률이다.
공진 캐비티는 길이방향으로 다이오드의 방향성을 향상시킨다. 따라서 파장 λ1의 광속의 추출 효율이 향상될 수 있다.
적어도 하나의 양자 우물은 다음과 같이 제 1 영역 반대편의 공진 캐비티의 단부로부터 길이방향으로 높이
Figure pct00004
에 위치한다.
Figure pct00005
여기서
Figure pct00006
는 M1과 상이하거나 M1과 같은 정수이다.
다이오드로부터의 광속의 자발적 방출을 유발하는 복사 재결합들은 주로 적어도 하나의 양자 우물의 수준에서 발생한다. 적어도 하나의 양자 우물의 이러한 포지셔닝은 캐비티의 광학 공명 모드의 파복(antinode)에 대응한다. 따라서 공진은 파장 λ1의 광속에 최적화된다. 길이방향으로 다이오드의 방향성이 극대화될 수 있다. 파장 λ1의 광속 추출 효율이 극대화될 수 있다.
발광 다이오드는 다이오드의 길이방향 축을 따라 배치되고 파장 λi=λ1의 방출 광속으로부터 파장 λi=λj(j=2…3)의 광속을 생성하도록 구성된 파장 변환기 cj(j=2…3)를 더 포함한다.
특히, 그러한 변환기는 청색 광속의 자발적 방출로부터 적색 또는 녹색 광속을 방출하는 다이오드들의 형성을 가능하게 한다. 이러한 다이오드는 단위 픽셀의 서브-픽셀을 형성할 수 있다.
본 발명에 따른 LED는 파장 λi의 나가는 광속을 생성하도록 구성된다.
변환기가 없는 LED의 일 실시예에 따르면, 이러한 나가는 광속은 파장 λi=λ1을 갖는다. 파장 λ1의 광속은 기본 광속으로 간주될 수 있다.
변환기가 있는 LED의 일 실시예에 따르면, 나가는 광속은 기본 광속의 파장 λ1과 상이한 파장 λi= λj(j=2…3)를 갖는다.
스택은 파장 변환기 cj(j=2…3)를 포함하고, 파장 λ1의 광속 및 파장 λj(j=2…3)의 광속에 대해 길이 방향으로 공진 캐비티를 형성한다.
따라서 변환기 cj(j=2…3)는 동일한 캐비티 내에서 파장 λ1의 광속 소스에 결합된다. 따라서 파장 λ1 및 λj(j=2…3)의 광속들의 추출 효율이 향상될 수 있다. 따라서 이러한 변환기를 다이오드로 통합하는 것이 향상된다. 따라서 이러한 다이오드를 광전자 시스템에 통합하는 것은 단순화될 수 있다.
변환기 cj(j=2…3)를 포함하는 스택에 의해 형성된 캐비티는 길이 방향으로 다음과 같은 높이
Figure pct00007
를 갖는다.
Figure pct00008
여기서 M1 및 Mj는 정수들이고 Mj는 M1과 상이하거나 M1과 같고, λ1 및 λj(j=2…3)는 각각 방출 및 변환 파장들이고, neff1 및 neffj는 각각 제 1 및 제 j 유효 굴절률이다.
이러한 캐비티는 유리하게는, 선택사양적으로 상이한 광학 공명 모드들에 대해 2개의 방출 및 변환 파장들 각각에 대해 공진이 얻어지는 것을 가능하게 한다.
따라서 파장 λ1 및 λj(j=2…3)의 광속들의 방향성과 추출 효율이 향상된다.
파장 변환기 cj(j=2…3)는 공진 캐비티의 상단 단부로부터 길이 방향으로 높이
Figure pct00009
에 다음과 같은 중심을 갖는다:
Figure pct00010
여기서
Figure pct00011
는 정수이고, λj는 변환 파장이고 neffj는 제 j 유효 굴절률이다.
따라서 변환기 cj(j=2…3)는 캐비티의 공명 모드의 파복에 위치한다. 따라서 공명은 파장 λj(j=2…3)의 광속들에 최적화된다. 길이 방향으로 다이오드의 방향성은 극대화될 수 있다. 파장 λj(j=2…3)의 광속 추출 효율이 극대화될 수 있다.
파장 변환기 cj(j=2…3)는 공진 변환 캐비티를 포함한다.
따라서 변환기는 파장 λ1의 광속 소스와 독립적으로 공진하는 공진 변환 캐비티라고 하는 자체 공진 캐비티를 포함한다. 따라서 이러한 캐비티는 변환기 cj(j=2…3)로부터 파장 λj(j=2…3)의 광속들에 대해 특별히 치수들이 지정될 수 있다. 따라서 이러한 캐비티는 동일한 캐비티 내에서 변환기와 소스의 결합보다 파장 λj(j=2…3)의 광속들의 방향성과 추출 효율을 개선하는 데 더 효율적일 수 있다.
공진 변환 캐비티는 길이 방향으로 다음과 같은 높이 ej(j=2…3)를 갖는다:
Figure pct00012
여기서 Mj는 정수이고, λj는 변환 파장이고 neffj는 제 j 유효 굴절률이다.
공진 변환 캐비티는 적어도 부분적으로 기저 평면에 평행하게 연장되는 Bragg 반사기들에 의해 경계가 지정되고 파장 λi=λj(j=2…3)의 광속에 대해 적어도 부분적으로 반사되고, 파장의 광속 λi=λ1에 대해 투명하도록 구성된다.
Bragg 반사기들은 공진 변환 캐비티의 품질을 향상시킨다.
파장 변환기 cj(j=2…3)는 양자점들을 포함한다.
파장 변환기 cj(j=2…3)는 2차원 양자 우물들을 포함한다.
파장 변환기 cj(j=2…3)는 다이오드의 공진 캐비티로부터 분리된다.
발광 다이오드는 제 1 영역 상에 형성된 제 1 금속 접촉부 및 제 3 영역 상에 형성된 제 2 금속 접촉부를 더 포함한다.
제 1 및 제 2 접촉부들은 다이오드의 동일한 면 상에 있다.
이는 점점들에 대한 접근을 단순화한다. 다이오드의 일체화가 개선될 수 있다.
제 2 측면에 따르면, 본 발명은 특히 서로 조합하여 또는 대안적으로 사용될 수 있는 다음의 선택사양적 특징들을 포함한다:
상기 시스템은 복수의 다이오드들의 다이오드들 각각의 제 1 및 제 3 영역들 상에 각각 형성된 복수의 제 1 접촉부들 및 제 2 접촉부들을 갖는 복수의 다이오드들의 면에서 접촉되는 다이오드 제어 전자장치를 더 포함한다.
시스템은 파장 λi=λ1의 방출된 광속으로부터 파장 λi=λj(j=2…3)의 광속들을 생성하도록 구성된 복수의 파장 변환기들 cj(j=2…3)을 더 포함하며, 컬러 픽셀들을 형성하기 위해, 상기 복수의 변환기들 중 변환기들 각각은 복수의 다이오드들 중 하나의 다이오드와 연관된다.
이러한 시스템은 예를 들어 적색, 녹색 및 청색 픽셀들을 포함하는 스크린을 형성하는 것을 가능하게 한다.
제 3 측면에 따르면, 본 발명은 특히 서로 조합하여 또는 대안적으로 사용될 수 있는 다음의 선택사양적 특징들을 포함한다:
경계에서의 실리콘 주입은 1x1018cm-3 이상의 도펀트 농도로 적어도 하나의 제 3 N형 영역들을 형성하도록 구성된다.
적어도 하나의 변환기 cj(j=2…3)는 양자점들을 포함하는 포토레지스트로부터 리소그래피에 의해 형성된다.
이미지의 픽셀은 디스플레이 스크린에 의해 디스플레이되는 이미지의 단위 요소에 해당한다. 컬러 이미지를 형성하기 위해, 각각의 컬러 픽셀은 일반적으로 서브-픽셀들이라고도 하는 적어도 3개의 발광 및/또는 광=변환 구성요소들을 포함한다.
이하의 설명에서, 이러한 서브-픽셀들 각각은 실질적으로 하나의 색상(예를 들어, 적색, 녹색 및 청색)으로 광속을 방출한다. 관찰자가 인식하는 픽셀의 색상은 서브-픽셀들에 의해 방출되는 상이한 광속들의 중첩으로부터 비롯된다.
일반적으로 LED 또는 μLED는 서브-픽셀과 연관된 광속을 방출한다. 본 출원에서, LED 크기는 그것이 기저 평면에서 연장되는 주요 치수를 의미하는 것으로 이해된다. 따라서 서브-픽셀의 크기는 LED 크기와 직접적으로 관련된다.
명시적으로 언급하지 않는 한, 본 발명의 맥락에서, 제 1 층과 제 2 층 사이에 끼워진 제 3 층의 상대적인 배치는 층이 서로 직접 접촉한다는 것을 반드시 의미하지는 않지만, 제 3 층이 제 1 및 제 2 층과 직접 접촉하거나 적어도 하나의 다른 층 또는 적어도 하나의 다른 요소에 의해 그로부터 분리됨을 의미한다.
상이한 영역들을 형성하는 단계들은 넓은 의미로 이해되어야 한다: 반드시 엄격하게 연속적이지는 않은 여러 서브-단계들에서 수행될 수 있다.
본 발명에서는 도핑 유형들이 나타난다. 이들은 비제한적인 예들이다. 본 발명은 모든 실시예들을 포함하며, 여기서 도핑들은 역전된다. 따라서, 하나의 예시적인 실시예가 제 1 영역에 대한 P 도핑 및 제 3 영역에 대한 N 도핑을 언급하면, 본 기재는 적어도 암시적으로 반대의 예를 기재하며, 여기서 제 1 영역은 N 도핑을 갖고 제 3 영역은 P 도핑을 갖는다.
P로 표시된 도핑은 도펀트 농도에 관계없이 양 전하 캐리어들에 의한 모든 도핑들을 포함한다. 따라서 P-도핑은 P, P+ 또는 P++ 도핑으로 이해될 수 있다. 마찬가지로, N으로 표시된 도핑은 도펀트 농도에 관계없이 음 전하 캐리어들에 의한 모든 도핑들을 포함한다. 따라서 N-도핑은 N, N+ 또는 N++ 도핑으로 이해될 수 있다.
다음과 같은 이하의 도펀트 농도 범위들은 이러한 상이한 도핑들과 연관된다:
ㆍP++ 또는 N++ 도핑: 1x1020cm-3 초과
ㆍP+ 또는 N+ 도핑: 1x1018cm-3 내지 9x1019cm-3
ㆍP 또는 N 도핑: 1x1017cm-3 내지 1x1018cm-3
ㆍ고유 도핑: 1x1015cm-3 내지 1x1017cm-3
아래 설명에서 재료 M에 대한 다음 약어들이 선택사양적으로 사용된다:
ㆍM-i는 접미사 -i에 대해 마이크로일렉트로닉스 분야에서 일반적으로 사용되는 용어에 따라 고유 또는 의도하지 않게 도핑된 재료 M을 나타낸다.
ㆍM-n은 접미사 -n에 대해 마이크로일렉트로닉스 분야에서 일반적으로 사용되는 용어에 따라 N, N+ 또는 N++로 도핑된 재료 M을 나타낸다.
ㆍM-p는 접미사 -p에 대해 마이크로일렉트로닉스 분야에서 일반적으로 사용되는 용어에 따라 P, P+ 또는 P++로 도핑된 재료 M을 나타낸다.
"어레이"는 행들과 열들의 형태의 테이블을 의미하는 것으로 이해된다. 예를 들어, 어레이는 복수의 행들과 복수의 열들, 또는 단일 행과 복수의 열들, 또는 복수의 행들과 단일 열을 포함할 수 있다.
본 특허 출원에서 "발광 다이오드", "LED"또는 단순히 "다이오드"라는 용어는 동의어로 사용된다.
재료 M-"기반" 기판, 층 또는 장치는 이러한 재료 M만을 포함하거나 이러한 재료 M 및 선택사양적으로 다른 재료들, 예를 들어 합금 원소들, 불순물들 또는 도핑 원소들을 포함하는 기판, 층 또는 장치를 의미하는 것으로 이해된다. 따라서, 질화 갈륨(GaN)-기반 LED는 예를 들어 질화 갈륨(GaN 또는 GaN-i) 또는 도핑된 질화 갈륨(GaN-p, GaN-n) 또는 인듐 갈륨 질화물(InGaN) 또는 알루미늄 갈륨 질화물(AlGaN)을 포함할 수 있다.
본 특허 출원에서 깊이, 높이 및 두께는 길이 방향으로 측정되고 너비는 기저 평면을 따라 측정된다. 바람직하게는, 두께는 층을 기재하는 데 사용되고, 높이는 장치를 설명하는 데 사용되며, 깊이는 예를 들어 식각 또는 주입을 설명하는 데 사용된다.
"측방의" 및 "측방향으로"는 경우에 따라 다음을 의미하는 것으로 이해된다:
ㆍ길이 방향으로의 영역들, 가장자리들 또는 계면들의 배향,
ㆍ주로 기저 평면의 방향으로 향하는 주사,
ㆍLED의 주변부에서의 상이한 영역들 또는 요소들의 배치.
ㆍ파장 λi(i=1…3)의 광속은 스펙트럼이 주로 파장 λi(i=1…3)를 포함하는 광속을 의미하는 것으로 이해된다. 이러한 광속은 반드시 단색일 필요는 없다.
아래 설명에서 유효 굴절률은 재료, 선택사양적으로 평균 또는 모델 재료, 및 이러한 재료의 광학 공명 모드에 대해 정의된다. 유효 굴절률은 고려된 광학 공명 모드에 따른 속도 c(진공에서 빛의 속도) 대 재료의 빛의 전파 속도의 비율과 같다. 이러한 유효 지수는 길이 방향으로 효과적인 광 전파를 위한 재료의 유효 굴절률에 해당한다.
neff,1은 고려되는 재료에서의 파장 λ1의 광속 전파에 대한 제 1 광학 공명 모드에 대한 제 1 유효 굴절률이다.
neff,j는 고려되는 재료에서의 파장 λj의 광속 전파에 대한 제 j 광학 공명 모드에 대한 제 j 유효 굴절률이다.
용어들 "실질적으로", "약" 및 "~정도의"는 "10% 이내" 또는 각도 배향을 언급할 때 "10° 이내"를 의미한다. 따라서, 평면에 실질적으로 수직인 방향은 평면에 대해 90±10°의 각도를 갖는 방향을 의미한다.
상이한 도핑된 영역과 도핑되지 않은 영역 또는 고유 영역 간의 구성들과 LED의 기하학적 구조를 결정하기 위해 SEM(Scanning Electron Microscopy) 또는 TEM(Transmission Electron Microscopy) 분석들이 수행될 수 있다.
LED의 상이한 영역들과 금속 접촉부들의 상대적 포지셔닝은 단면으로부터 얻을 수 있다.
더욱이, 영역 내 요소들의 주입, 특히 영역의 전체 높이에 걸쳐 상이한 에너지들로 주입하면, 당업자에게 특징적인 인공물들이 생성된다(주입 영역과 인접 영역 사이의 계면 정의, 주입 결함들의 회복). 이러한 특징적인 인공물들은 Monte Carlo 유형 방법들 및/또는 FEM(유한 요소 방법들)로 시뮬레이션될 수도 있다.
상이한 영역들의 화학적 조성들은 다음과 같은 잘 알려진 방법들을 사용하여 결정될 수 있다:
"에너지-분산형 X선 분광법"을 의미하는 EDX 또는 X-EDS.
이러한 방법은 μLED들과 같은 소형 장치들의 구성을 분석하는 데 매우 적합하다.
이는 SEM(Scanning Electron Microscope) 내의 야금 섹션들 또는 TEM(Transmission Electron Microscope) 내의 얇은 슬라이드들 상에서 구현될 수 있다.
"Secondary Ion Mass Spectroscopy"를 의미하는 SIMS.
"Time-of-Flight Secondary Ion Mass Spectroscopy"를 의미하는 ToF-SIMS.
이러한 방법들은 상이한 지역들의 원소 구성에 대한 접근을 제공한다.
본 발명에 따른 적어도 하나의 LED의 제 1 실시예가 이제 도 4a, 도 5a, 및 도 6a를 참조하여 기재될 것이다. 이러한 제 1 실시예에 의해 획득된 LED(100) 또는 복수의 LED들(100a 및 100b)는 GaN 기반이고 측방 주입 메사없는 구조를 갖는다.
LED(100)는 기판(50) 상의 층들(10, 20, 30, 및 40)의 평면 스택으로부터 유리하게 제조될 수 있다. 스택의 각 층(10, 20, 30, 및 40)은 기저 평면에서 연장되고 스택은 바람직하게 기저 평면에 수직인 길이 방향으로 형성된다(도 4a).
통상적으로, GaN-n 버퍼 층(40)은 바람직하게는 Al2O3 사파이어 기판(50) 상에 에피택셜 성장된다. 이러한 버퍼 층(40)은 수백 나노 미터와 수 미크론, 일반적으로 1 μm 사이의 두께를 가질 수 있다.
이러한 버퍼 층(40)은 헤테로에피택시에 의해 생성된 구조적 결함들, 예를 들어 격자 불일치 전위들의 전파를 스택을 통해 제한하도록 구성된다.
기판은 대안적으로 예를 들어 실리콘 기판 또는 탄화 규소 기판일 수 있다.
GaN-n 층(30)은 버퍼 층(40) 상에서 에피택셜 성장될 수 있다. 이러한 GaN-n 층(30)은 수백 나노 미터와 수 마이크론, 일반적으로 500nm 사이에 포함된 두께를 가질 수 있다.
이러한 GaN-n 층(30)은 버퍼 층(40)보다 더 낮은 전위율을 가지며, 바람직하게는 1010cm-2 미만, 더 바람직하게는 108cm-2 이하이다.
적어도 하나의 InGaN-기반 양자 우물을 포함하는 의도하지 않게 도핑된 양자 우물 층(20)은 GaN-n 층(30) 상에 에피택셜 성장될 수 있다. 양자 우물들은 바람직하게는 기저 평면에 평행하게 연장된다.
이러한 양자 우물들은 일반적으로 몇 나노 미터 두께, 예를 들어 1nm 내지 5nm 두께를 가질 수 있다. 예를 들어, 3nm에서 15nm 사이로 구성된 몇 나노 미터 두께의 GaN 층들을 개재함으로써 이들은 서로 분리될 수 있다.
양자 우물 층(20)은 1개 내지 50개의 양자 우물들을 포함할 수 있다. 이는 스택의 전체 두께를 줄이기 위해 10nm와 500nm 사이, 바람직하게는 10nm와 200nm 사이의 두께를 가질 수 있다.
GaN-p 층(10)은 양자 우물 층(20) 상에서 에피택셜 성장될 수 있다. 이러한 GaN-p 층(10)은 20nm와 200nm 사이에 포함된 두께를 가질 수 있다.
GaN-p 층(10)의 대다수 캐리어들은 정공들이다. 이러한 층(10)은 1017cm-3과 1019cm-3 사이에 포함된 도펀트 농도를 가질 수 있다.
정공들의 이동도가 전자들보다 낮기 때문에 전자-정공 쌍들의 방사 재결합들은 주로 이러한 GaN-p 층(10)에 인접한 적어도 하나의 제 1 양자 우물에서 발생한다.
길이 방향으로 이러한 스택을 형성하기 위해 상이한 에피택시 기술들이 구현될 수 있다. 예를 들어 비제한적인 방식으로, 기술들은 화학 기상 증착(CVD), 금속유기 기상 에피택시(MOVPE), 수소화물 기상 에피택시(HVPE), 원자 층 증착(ALD), 및 분자 빔 에피택시(MBE)를 포함한다. 스택은 바람직하게는 동일한 에피택셜 프레임 내에 형성된다.
그런 다음 리소그래피에 의해 적어도 하나의 패턴이 정의될 수 있다. 각 패턴은 LED(100)를 형성하기 위한 것이다. 예를 들어, 기저 평면에 투영된 각 패턴은 정사각형, 직사각형 또는 원형 형상일 수 있다. 투영된 패턴들은 바람직하게는 LED 어레이(100M)가 형성될 수 있는 어레이를 형성한다.
이들은 300nm와 500μm 사이, 바람직하게는 300nm와 50μm 사이로 구성된 기저 평면을 따라 연장되는 폭, 즉 주 치수를 가질 수 있다. 예를 들어, 500μm 정도의 치수를 사용하여 디지털 사이니지 스크린들이나 간판들을 만들 수 있다. 50μm 미만 또는 30μm 미만의 치수는 μLED-기반 스크린들을 생성할 수 있다.
각 패턴은 바람직하게는 경계로 둘러싸인 중앙 영역을 포함한다.
중앙 영역은 리소그래피 후에 GaN-p 층(10)의 초기 노출된 면 상에서 마스킹되어 이러한 중앙 영역에서 하부 스택을 보호한다.
방사 구역을 형성하도록 의도된 이러한 중앙 영역은 300nm에서 10μm 사이의 폭을 가질 수 있다.
중앙 영역은 바람직하게는 GaN-p 층(10)에 형성된 LED의 제 1 영역(1) 및 양자 우물 층(20)에 형성된 LED의 제 2 영역(2)을 포함한다.
경계는 바람직하게는 리소그래피 후에 노출된 채로 두어, 바람직하게는 도너 유형의 종들 또는 원자들이 하부 스택의 전체 높이에 걸쳐 노출된 면으로부터 주입될 수 있다.
이러한 경계는 50nm와 10μm 사이, 바람직하게는 200nm와 2μm 사이의 폭을 가질 수 있다.
이온 주입은 GaN-p 층(10) 및 양자 우물 층(20) 내로 및/또는 이를 통해 수행되어 한편으로는 LED(100)의 제 1 및 제 2 영역들(1 및 2)을 한정하고 다른 한편으로는 LED(100)의 제 3 영역(3)을 형성한다(도 5a).
이러한 이온 주입은 바람직하게는 1017cm-3과 1019cm-3 사이에 포함된 농도들에서 10nm와 10μm 사이, 바람직하게는 30nm와 500nm 사이에 포함된 총 깊이로 실리콘을 주입하도록 구성된다.
이러한 구현은 유리하게 층(10)의 전도도가 제 3 영역(3)에서 반전되도록 허용한다. 따라서 P-N 접합이 LED(100)의 제 2 및 제 3 영역들(2 및 3) 사이에 생성된다.
특히, 층(10)의 GaN-p는 실리콘 주입 후 제 3 영역(3)에서 GaN-n이 될 수 있다.
상이한 주입 에너지들은 전체 주입 깊이에 걸쳐 비교적 균일한 분포를 얻기 위해 길이 방향으로 노출된 면 아래에 상이한 깊이들에 실리콘이 주입되도록 할 수 있다.
공지된 방식으로 에너지의 함수로서 주입 깊이 프로파일은 몬테카를로 유형 계산들로부터 추정될 수 있다. 따라서 원하는 주입 깊이의 함수로서 에너지 변동을 조정할 수 있다.
이러한 주입 깊이는 제 3 영역(3)의 높이에 실질적으로 대응한다.
예를 들어, 적용된 재료에 의해 VIISta 3000XP 주입기로 수행된 실리콘 주입은 10keV와 500keV 사이에서 점차적으로 가변하는 에너지로 약 350nm 높이의 제 3 N형 영역(3)을 형성할 수 있다.
주입 선량들은 1013cm-2에서 1016cm-2 사이로 구성될 수 있다.
이러한 이온 주입 후에 LED(100)의 제 1, 제 2 및 제 3 영역들(1, 2, 및 3)이 형성된다.
선택사양적으로 활성화 및/또는 복구 어닐링이 수행될 수 있다. 활성화 어닐링은 예를 들어 주입된 실리콘 원자들에 도너 속성을 부여할 수 있다. 복구 어닐링은 주입과 연관된 구조적 결함들을 줄이는 데 특히 유용하다. 이러한 활성화 및/또는 복수 어닐링들은 일반적으로 800℃ 내지 1,000℃의 온도들에서 15분 내지 2시간의 기간들 동안 수행된다. 특히, 이러한 어닐링 온도들 및 기간들은 양자 우물 층(20)의 양자 우물들을 저하시키지 않도록 조정될 수 있다. 이러한 어닐링은 당업자에게 잘 알려져 있다.
도 6a에 도시된 일 실시예에 따르면, P-접촉부들로 지칭되는 제 1 금속 접촉부들(11a 및 11b)이 제 1 P형 영역들(1a 및 1b) 상에 증착되고 N-접촉부들로 지칭되는 제 2 금속 접촉부들(12)이 노출된 면에서 제 3 N형 영역들(3) 상에 증착된다.
유리하게는, 2개의 인접한 다이오드들(100a 및 100b)은 따라서 적어도 부분적으로 제 3 영역(3) 및 동일한 N-접촉부들(12)을 공유한다. 이것은 다이오드 어레이(100M)의 다이오드들(100a 및 100b)에 전력을 공급하는 데 필요한 연결부들의 수를 제한한다.
바람직하게는, N-접촉부들(12)은 전자들이 제 3 영역(3)으로부터 제 1 영역(1a 및 1b)을 향해 측방향으로 주입될 수 있게 한다.
P-접촉부들(11a 및 11b)은 정공들이 제 1 영역(1a 및 1b) 내로 주입될 수 있도록 한다.
따라서 제 1 영역(1, 1a, 및 1b) 내의 정공은 중앙 구역에서 제 3 영역(3)으로부터의 전자와 함께 전자-정공 쌍을 형성할 수 있다. 이러한 쌍은 제 2 영역(2, 2a, 및 2b)의 양자 우물에서, 일반적으로 그리고 주로 제 1 영역(1, 1a, 및 1b) 바로 옆에 있는 양자 우물에서 방사 재결합에 의해 소멸될 수 있다. 따라서 파장 λ1의 광속이 방출된다.
예를 들어, GaN-기반 층들(10 및 20) 및 InGaN-기반 양자 우물들의 경우, 파장 λ1은 400nm와 650nm 사이, 바람직하게는 400nm와 470nm 사이에 포함될 수 있다.
광속은 바람직하게는 접촉부들(11a, 11b, 및 12)을 갖는 면의 반대편에 있는 방사성 면에서 추출된다.
이러한 LED(100)는 바람직하게는 청색 광을 방출하고 이후 청색 LED로 지칭될 수 있다.
캐리어들, 특히 전자들의 측방향 주입은 특히 효율적이며 전자 차단 층 EBL의 필요성을 방지한다. EBL을 더 포함하는 본 발명에 따른 측방향 주입 LED의 결과들과 EBL이 없는 본 발명에 따른 측방향 주입 LED의 결과들 간의 비교가 도 2a 내지 도 2c 및 도 3a 내지 도 3c에 각각 도시되어 있다.
도 2b는 EBL이 반경 R=5μm인 LED에 대해 LED의 P-접촉부에서 전달되는 전류에 해당하는 양극 전류의 함수로서 WPE를 도시한다. 그의 최대 효율 또는 최대 벽 플러그 효율 WPEmax는 12%이다.
이에 비해 도 3b는 반경 R=5μm의 EBL이 없는 LED에 대한 양극 전류의 함수로서 WPE를 도시한다. 그의 최대 효율 WPEmax는 52%이다. 이러한 최대 효율은 EBL이 있는 측방향 주입 LED에 의해 달성된 것보다 훨씬 높다. 상대 효율 차는 40%이다.
도 2c는 EBL이 반경 R=1μm인 LED에 대한 양극 전류의 함수로서 WPE를 도시한다. 그의 최대 효율 WPEmax는 5%이다.
이에 비해 도 3c는 반경 R=1μm의 EBL이 없는 LED에 대한 양극 전류의 함수로서 WPE를 도시한다. 그의 최대 효율 WPEmax는 65%이다. 이 경우 상대 효율 차는 60%이다.
따라서, 본 발명에 따른 측방향 주입 LED는 유리하게는 특히 12μm 이하의 기저 평면에서의 주 확장 치수를 갖는 μLED를 형성하는 것을 가능하게 한다.
본 발명에 따른 LED들(100, 100a, 및 100b)의 다른 실시예들이 이하에서 기재된다. 이전 실시예와 상이한 특징들만이 아래에 기재된다; 기재되지 않은 나머지 특징들은 이전 실시예의 특징들과 동일한 것으로 간주된다.
도 4b, 도 5b 및 도 6b에 도시된 일 실시예에 따르면, LED(100)는 메사 구조를 더 갖는다.
이러한 메사 구조를 얻기 위해, 리소그래피 및 에칭은 바람직하게는 LED 패턴의 정의 이전에 층들(10, 20, 30, 및 40)의 스택 형성 후에 수행된다.
리소그래피를 사용하면 영역들이 에칭되어 정의될 수 있다.
에칭은 층들(10, 20, 및 30)의 스택을 통해 적어도 부분적으로 각 LED 주위에 트렌치들을 형성하도록 구성될 수 있다(도 4b). 이러한 트렌치들은 바람직하게는 각 LED 패턴의 경계의 주변부에서 각 LED와 나란히 실행된다.
하나의 가능성에서, 트렌치들은 제 1 및 제 2 층들(10 및 20)의 두께들의 합보다 크거나 같은 깊이를 갖는다.
이방성 에칭, 예를 들어 RIE(Reactive Ion Etching) 또는 염소 종들을 사용한 플라즈마 에칭은 이러한 트렌치들이 실질적으로 길이 방향으로 만들어질 수 있게 한다.
2개의 인접한 LED들(100a 및 100b)은 바람직하게는 동일한 트렌치에 의해 분리된다.
트렌치들은 바람직하게는 200nm 이상의 폭을 갖는다. 이는 인접한 LED들 간의 상호 광 결합을 제한하거나 방지한다.
메사 구조는 LED의 방출 구역의 적어도 일부를 광학적으로 분리하고/하거나 방출 구역에 의해 방출된 광속의 전파를 안내하는 것으로 알려져 있다.
보다 구체적으로, 광속은 메사 내부와 트렌치 간의 굴절률 대비에 의해 메사 내부로 제한된다.
에칭 후, 메사의 가장자리들을 따라 LED 패턴의 경계를 따라 실리콘의 이온 주입을 수행할 수 있다(도 5b).
이러한 구현은 각 LED의 제 3 영역(3)이 형성되고 메사의 자유 가장자리들이 패시베이션되도록 한다.
주입 깊이는 바람직하게는 실질적으로 에칭 깊이와 동일하다.
제 1 접촉부들(11a 및 11b)은 LED들(100a 및 100b)의 제 1 영역들(1a 및 1b) 상에 증착될 수 있고, 제 2 접촉부들(12a 및 12b)은 노출된 면에서 제 3 영역들(3a 및 3b) 상에 증착될 수 있다.
LED(100a)는 따라서 바람직하게는 인접한 LED(100b)의 제 2 접촉부(12b)와 분리된 제 2 접촉부(12a)를 포함한다.
LED들(100a 및 100b)은 서로 전기적으로 독립적이며 독립적으로 제어될 수 있다.
따라서 측방향 주입, 메사 구조 LED들(100a 및 100b)이 생성된다.
제 1 및 제 3 영역들(1 및 3) 사이의 P-N 접합으로부터 측방향으로 연장되는 공간 전하 영역, 및 중앙 구역을 향한 전자들의 주입은 유리하게는 전자-정공 쌍들이 중심 구역에 한정되도록 한다. 따라서 메사의 자유 가장자리들은 기존 메사 구조의 LED와 달리 방사 재결합 메커니즘들을 방해하지 않는다.
따라서, 이러한 실시예에 따른 LED들(100a 및 100b)은 광학 한정 및 전자 한정을 모두 가지며, 각각 LED들 간의 상호 광학 결합이 제한되고 LED들의 방사 재결합 속도가 최적화될 수 있다.
도 7a 및 도 8a에 도시된 바와 같이, 기판(50) 상에 형성된 복수의 LED들은 제어 전자장치(60)로 전달된다.
LED들의 제 1 및 제 2 접촉부들(11 및 12)은 유리하게는 제어 전자장치(60)와의 연결을 용이하게 하는 GaN-p 층(10)의 노출된 면인 하나의 동일한 면 상에 생성된다(도 7a).
당업자에게 잘 알려진 다양한 전사 및 연결 방법들과 마이크로일렉트로닉스 산업의 일반적인 관행이 제어 전자장치(60)와 복수의 LED들을 연결하는데 사용될 수 있다.
예를 들어, 소위 "플립 칩" 방식으로 플립핑 및 전사를 수행할 수 있다.
그 다음, 기판(50), 바람직하게는 버퍼 층(40) 및 바람직하게는 적어도 부분적으로 GaN-n 층(30)을 제거하기 위해 기판(50)의 후면으로부터 수행되는 제 1 박화 동작이 수행될 수 있다(도 8a).
이러한 제 1 박화 동작은 원하는 두께의 최소 90%를 빠르게 제거하기 위해 일반적으로 거친 연마재를 사용하는 제 1 기계적 트리밍에 의해 수행될 수 있으며,이어서 잔류 두께의 제거를 정밀하게 제어할 수 있게 하는 화학적-기계적 연마가 이어진다.
제 1 박화 동작은 방출 면을 방출 구역에 더 가깝게 만든다. 이것은 다이오드에 의해 방출되는 광속의 추출을 유리하게 개선한다.
제 1 박화는 또한, 예를 들어 이러한 어레이의 전체 치수들을 감소시킴으로써 디스플레이 스크린으로의 다이오드 어레이(100M)의 일체화를 용이하게 하거나 개선한다.
도 7b 및 도 8b에 도시된 일 실시예에 따르면, 박화에 의해 제거된 두께는 스택에 미리 일체화된 에칭 정지 층(31)에 의해 정밀하게 제어될 수 있다.
특히, AlGaN- 또는 AlN-기반 에칭 정지 층(31)은 이러한 GaN-n 층의 에피택시 동안 GaN-n 층(30) 내에 형성될 수 있다.
GaN-n 층(30)에서의 높이 방향으로의 이러한 에칭 정지 층(31)의 위치 및 이러한 에칭 정지 층(31)의 두께는 유리하게는 정밀하게 제어될 수 있다.
플립핑 전에, 트렌치들은 바람직하게 에칭 정지 층(31)을 적어도 부분적으로 통과하도록 에칭된다.
예를 들어, 트렌치들의 에칭은 에칭 정지 층(31)의 전체 두께를 적어도 제 1 계면(311)까지, 바람직하게는 이러한 에칭 정지 층(31)과 층(30) 사이의 제 2 계면(312)까지 통과하도록 구성될 수 있다.
플립핑 후 및 제 1 기계적 박화 후에, 유리하게는 층(30)을 에칭함으로써 제 2 박화가 수행될 수 있다.
층(30)의 이러한 에칭은 바람직하게는 에칭 정지 층(31)에 대해 양호한 선택성을 확보하도록 선택된다.
특히, GaN-기반 층(30) 및 AlGaN-기반 에칭 정지 층(31)의 경우, 광전기화학 에칭은 100:1보다 큰 선택도 SAlGaN/GaN를 가질 수 있다.
GaN-기반 층(30) 및 AlN-기반 에칭 정지 층(31)에 대해, 광전기화학 에칭은 또한, 100:1보다 큰 선택도 SAlGaN/GaN를 가질 수 있다.
예를 들어, 이러한 에칭을 구현하기 위해 문헌 "Selective Etching of GaN from AlGaN/GaN and AlN/GaN Structures, Journal of Nitride Semiconductor Research, J.A. Grenko, Volume 9 (2004)"이 참조될 수 있다.
이렇게 하면 에칭을 쉽게 멈출 수 있다. 이러한 에칭이 끝나면, 제 1 계면(311)에서 박화 동작이 중지된다.
따라서 스택은 잔여 두께 e를 갖는다.
이러한 잔여 두께 e는 LED 어레이(100M)에서 LED들(100)의 높이 e1에 대응한다.
따라서 계면(311)은 다이오드들의 방출 면에 대응할 수 있다.
LED의 높이 e1는 유리하게는 층(30) 내에 에칭 정지 층(31)의 포지셔닝에 의해 정밀하게 제어될 수 있다.
특히, 바람직한 일 실시예에 따르면, LED의 높이 e1은 다음과 같이 선택될 수 있다:
Figure pct00013
여기서 M1은 정수이고, λ1은 방출 파장이고, neff,1은 LED들의 유효 굴절률이다. 따라서 RCLED들이라고 하는 공진 캐비티 LED들이 형성될 수 있다(도 8b).
이러한 RCLED들은 주로 길이 방향으로 파장 λ1의 광속을 방출한다.
바람직하게는 M1=1이 단일-모드 RCLED들을 형성하도록 선택된다. 이러한 구성은 유리하게는 캐비티의 다른 공명 모드들에서 RCLED의 경계를 따라 광속의 전파를 방지한다.
이하의 기재에서, 청색 LED들은 RCLED들을 포함할 수 있다.
예를 들어 파장 λ2에서 녹색, 파장 λ3에서 적색과 같은 다른 파장들에서 방출하는 LED들을 형성하기 위해 파장 변환기들 cj(j=2…3)이 청색 LED들에 추가될 수 있다.
일반적으로, 파장 λ1의 광속으로부터 파장 λ2의 광속을 생성하도록 구성된 변환기 c2는 청색 LED와 연관될 수 있다.
파장 λ1의 광속으로부터 파장 λ3의 광속을 생성하도록 구성된 변환기 c3는 청색 LED와 연관될 수 있다.
유리하게는, 디스플레이 스크린의 컬러 픽셀들이 형성될 수 있다.
따라서 녹색 LED는 컬러 픽셀의 녹색 서브-픽셀에 해당한다.
따라서 적색 LED는 컬러 픽셀의 적색 서브-픽셀에 해당한다.
변환기가 없는 청색 LED는 컬러 픽셀의 청색 서브-픽셀에 해당한다.
이러한 파장 변환기들 cj(j=2…3)은 양자점들(QD)을 포함할 수 있다.
이러한 QD들은 예를 들어 다양한 크기 및 조성의 나노입자들 또는 나노결정들일 수 있다. QD들에 의해 재방출되는 파장 λj(j=2…3)는 특히 그의 크기와 구성에 따라 달라진다.
유리하게는, QD-로딩된 포토레지스트들을 사용하여 청색-LED 어레이(100M) 상에 녹색 및 적색 서브-픽셀 어레이들을 형성할 수 있다.
예를 들어, CdSe/ZnS- 또는 InP/ZnS- 또는 CdSe/CsS/ZnS-기반 코어/쉘 나노입자들과 같은 제 1 유형의 제 1 QD-로딩된 포토레지스트를 증착한 후, 예를 들어 2nm와 100nm 사이에 포함된 수 나노미터에서 수십 나노미터 정도의 크기로, 녹색 서브-픽셀 어레이를 형성하기 위해 제 1 리소그래피가 수행될 수 있다.
예를 들어 CdSe/CdS- 또는 InP/CdS-기반 코어/쉘 나노입자들과 같은 제 2 유형의 제 2 QD-로딩된 포토레지스트를 증착한 후, 예를 들어 2nm와 100nm 사이에 포함된 수 나노미터에서 수십 나노미터 정도의 크기로, 제 2 리소그래피가 수행되어 적색 서브-픽셀 어레이를 형성할 수 있다.
제 2 유형의 QD들은 제 1 유형의 QD들과 동일한 특성을 가질 수 있으며 코어/쉘 크기 비율만 상이하다.
또는 양자 우물들(QW)을 포함하는 변환기들 cj(j=2…3)이 청색 LED들과 연관될 수 있다. 이러한 양자 우물 변환기들은 증착(들) 및/또는 에피택시(들)에 의해 생성될 수 있다.
예를 들어, 스핀 코팅을 위한 회전 속도와 같은 증착 파라미터들은 유리하게는 제어된 두께의 층들의 형태로 변환기들 cj(j=2…3)이 형성되도록 할 수 있다.
도 9a에 도시된 일 실시예에 따르면, 이러한 파장 변환기들 cj(j=2…3)은 LED들의 방출 면과 접촉하여 청색-LED 어레이(100M) 상에 직접 증착될 수 있다.
대안적으로, 도 9b에 도시된 일 실시예에 따르면, 이러한 파장 변환기들 cj(j=2…3)은 바람직하게는 공진 광학 캐비티 내부에 일체화됨으로써 청색 LED들과 결합될 수 있다.
특히, 변환기 c2 및 c3의 층은 예를 들어 TiO2 또는 ZrO2로 이루어진 2개의 투명 층들 사이에 끼워져 청색 LED의 방출 면과 직접 접촉하는 길이 방향으로 스택(52 및 53)을 형성할 수 있다.
스택(52 및 53) 및 청색 LED는 전체 높이
Figure pct00014
를 갖는다.
상이한 층 두께들은 바람직하게는 다음과 같이 선택된다:
Figure pct00015
여기서 M1 및 Mj는 정수이고 Mj는 M1과 상이하거나 M1과 같고, λ1 및 λj(j=2…3)는 각각 방출 및 변환 파장들이고, neff1 및 neffj는 각각 제 1 및 제 j 유효 굴절률이다.
따라서, 스택(52 및 53) 및 청색 LED는 선택사양적으로 상이한 광학 공명 모드들에 대해 2개의 방출 및 변환 파장들 각각에 대해 공진 광학 캐비티를 형성한다.
하나의 바람직한 실시예에 따르면, 변환기 층 cj(j=2…3)의 중간-평면이 공진 캐비티의 상단에 대해 높이
Figure pct00016
에 위치하도록 상이한 층 두께들이 선택된다. 여기서:
Figure pct00017
여기서
Figure pct00018
는 정수이다.
따라서 변환기 cj(j=2…3)는 유리하게는 광학 공명 모드의 파복 상에 위치한다. 따라서 공진 캐비티의 상단에서 파장 λj(j=2…3)의 광속들의 추출 효율이 극대화된다.
변환기가 없는 청색 LED는 TiO2 또는 ZrO2로 이루어진 투명 층을 더 포함하여 예를 들어 파장 λ1에 대해 높이 e1의 공진 캐비티를 형성할 수 있다.
이러한 투명 층의 두께는 바람직하게는 제 1 영역(1)에 인접한 제 2 영역(2)의 제 1 양자 우물이 공진 캐비티의 상단에 대해 높이
Figure pct00019
에 위치하도록 선택되며, 다음과 같다:
Figure pct00020
대부분의 방사 재결합들이 일어나는 이러한 제 1 양자 우물은 유리하게는 광학 공명 모드의 파복 상에 위치한다. 따라서 공진 캐비티의 상단에서 파장 λ1의 광속의 추출 효율이 극대화된다.
대안적으로, 도 9c에 도시된 일 실시예에 따르면, 이러한 파장 변환기들 cj(j=2…3)은 청색 LED들로부터 멀리 떨어져 있거나 분리될 수 있다.
예를 들어 에어 갭은 변환기들을 청색 LED들로부터 분리할 수 있다.
청색 LED들은 그의 방출 면에서 주로 길이 방향으로 방향성 광속을 얻기 위해 높이 e1을 갖는 RCLED들인 것이 바람직하다.
변환기들 cj(j=2…3)은 유리하게는 RCLED들의 공진 캐비티와는 독립적인 공진 변환 캐비티를 포함할 수 있다.
예를 들어, 이러한 변환기들 cj(j=2…3)은 QD들을 포함하는 두께 ej(j=2…3)의 층들일 수 있다.
Figure pct00021
따라서 이러한 변환기 층들은 파장 λj에 대해 각각 공진한다.
그 자체가 공진하는 변환기들로부터 분리된 RCLED들을 포함하는 그러한 구성은 유리하게 디스플레이 스크린의 컬러 픽셀의 적색 및 녹색 서브-픽셀들의 생성을 단순화한다.
보다 구체적으로, 변환기들 c2 및 c3 변환기들은 도 10에 도시된 바와 같이 청색-LED 어레이(100M)의 생성과 독립적으로 QD-로딩된 포토레지스트들의 리소그래피들에 의해 형성되고 유리 기판(70) 상에 증착될 수 있다.
바람직하게, 그러나, 선택사양적으로, 분산된 Bragg 반사기들(DBR)의 층(71)은 유리 기판(70)과 변환기들(c2 및 c3) 사이에 끼워질 수 있다.
이러한 DBR 층(71)은 바람직하게는 파장들 λ2 및 λ3을 포함하는 넓은 반사 대역을 갖도록 구성된다.
이는 TiO2 및 SiO2-기반 층들을 번갈아가며 생성될 수 있다. 예를 들어, 이러한 DBR 층(71)을 형성하기 위해 문헌 "Fabrication and characterization of TiO2/SiO2 based Bragg reflectors for light trapping applications, R.S. Dubey, Results in Physics, Volume 7, 2017, Pages 2271-2276"이 참조될 수 있다.
따라서, 유리 기판(70) 상에 형성된 변환기들(c2 및 c3)은 상이한 청색, 적색 및 녹색 서브-픽셀들을 형성하기 위해 어레이(100M)의 청색 LED들에 대향하여 전사될 수 있다.
따라서 청색 LED들과 정렬된 변환기들(c2 및 c3)을 갖는 기판(70)은 예를 들어 접착 비드 또는 접착 패드들(80)에 의해 제어 전자장치(60)에 연결된 어레이(100M)에 고정될 수 있다.
따라서, 도 11에 도시된 바와 같이, 각각 측방향-주입 RCLED-기반 서브-픽셀들을 포함하는 컬러 픽셀들을 포함하는 디스플레이 스크린이 생성될 수 있다.
본 발명은 전술한 실시예들에 한정되지 않고 청구 범위에 포함되는 모든 실시예들을 포함한다.
특히, 실시예들은 LED 또는 광전자 시스템을 얻기 위해 서로 결합될 수 있다.
예를 들어, 원격 변환기를 포함하는 메사-구조의 GaN-기반, 측방향-주입 LED 또는 RCLED가 형성될 수 있다.
통합 변환기를 포함하는 메사-구조의 GaN-기반 측방향-주입 LED 또는 RCLED가 형성될 수 있다.
통합 변환기를 포함하는 메사가 없는 GaN-기반의 측방향-주입 LED 또는 RCLED가 형성될 수 있다.

Claims (16)

  1. 파장 λi(i=1…3)의 광속을 방출하도록 구성되는, 발광 다이오드(100)로서,
    기저 평면에서 연장되는 제 1 층(10) 내에 형성되는, P형 전기 전도성 또는 N형 전기 전도성 중 하나를 갖는 제 1 영역(1),
    제 2 층(20) 내에 형성되는 제 2 영역(2)으로서, 길이 방향이라 지칭되는 상기 기저 평면에 수직인 방향으로 상기 제 1 영역(1)과 스택을 형성하고, 상기 기저 평면에 평행하게 연장되는 적어도 하나의 양자 우물을 포함하는, 제 2 영역(2), 및
    P형 전기 전도성 또는 N형 전기 전도성 중 다른 하나를 갖는 제 3 영역(3)을 포함하며,
    상기 제 3 영역(3)은 상기 제 1 층 및 제 2 층(10, 20)을 통해 상기 제 1 영역 및 제 2 영역(1, 2)과 경계를 이루고 접하도록 상기 길이 방향으로 연장되는, 발광 다이오드.
  2. 제 1 항에 있어서,
    상기 제 1 영역 및 제 2 영역(1, 2)을 포함하는 메사 구조를 가지고,
    상기 제 3 영역은 상기 메사 구조의 가장자리를 형성하며, 상기 가장자리는 상기 기저 평면에 실질적으로 수직인 자유 표면을 갖는, 발광 다이오드.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 스택은 파장 λi=λ1의 광속에 대해 상기 길이 방향으로 공진 캐비티를 형성하며, 상기 캐비티는 상기 길이 방향으로 높이 e1을 갖는, 발광 다이오드:
    Figure pct00022

    여기서, M1은 정수이고, λ1은 파장이고, neff,1은 제 1 유효 굴절률임.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 양자 우물은 상기 제 1 영역(1)에 대향하는 공진 캐비티의 단부로부터 상기 길이 방향으로 높이
    Figure pct00023
    에 위치되는, 발광 다이오드:
    Figure pct00024

    여기서,
    Figure pct00025
    는 M1과 상이하거나 M1과 같은 정수임.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 다이오드의 길이방향 축을 따라 배치되고, 파장 λi=λ1의 방출된 광속으로부터 파장 λi=λj(j=2…3)의 광속을 생성하도록 구성된 파장 변환기 cj(j=2…3)를 더 포함하는, 발광 다이오드.
  6. 제 5 항에 있어서,
    상기 스택은 상기 파장 변환기 cj(j=2…3)를 포함하고, 파장 λ1의 광속 및 파장 λj(j=2…3)의 광속에 대해 상기 길이 방향으로 공진 캐비티를 형성하며, 상기 캐비티는 상기 길이 방향의 높이
    Figure pct00026
    를 갖는, 발광 다이오드:
    Figure pct00027

    여기서, M1 및 Mj는 정수들이고, Mj는 M1과 상이하거나 M1과 같고, λ1 과 λj(j=2…3)는 각각 소위 방출 및 변환 파장들이며, neff1, neffj는 각각 제 1 및 제 j 유효 굴절률임.
  7. 제 6 항에 있어서,
    상기 파장 변환기 cj(j=2…3)는 상기 공진 캐비티의 상단부로부터 상기 길이 방향으로 높이
    Figure pct00028
    에 위치하는 중심을 갖는, 발광 다이오드:
    Figure pct00029

    여기서,
    Figure pct00030
    는 정수이고, λj는 파장이고, neffj는 제 j 유효 굴절률임.
  8. 제 5 항에 있어서,
    상기 파장 변환기 cj(j=2…3)는 공진 변환 캐비티를 포함하는, 발광 다이오드.
  9. 제 8 항에 있어서,
    상기 공진 변환 캐비티는 상기 길이 방향으로 높이 ej(j=2…3)를 갖는, 발광 다이오드:
    Figure pct00031

    여기서, Mj는 정수이고, λj는 파장이고, neffj는 제 j 유효 굴절률임.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 공진 변환 캐비티는 상기 기저 평면에 평행하게 연장되는 Bragg 반사기들에 의해 적어도 부분적으로 경계가 지정되고, 파장 λi=λj(j=2…3)의 광속에 대해 적어도 부분적으로 반사되고 파장 λi=λ1의 광속에 대해 투명하도록 구성되는, 발광 다이오드.
  11. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 파장 변환기 cj(j=2…3)는 양자점들 또는 2차원 양자 우물들 중 적어도 하나를 포함하는, 발광 다이오드.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 1 영역 상에 형성된 제 1 금속 접촉부(11) 및 상기 제 3 영역 상에 형성된 제 2 금속 접촉부(12)를 더 포함하며, 제 1 접촉부 및 제 2 접촉부(11, 12)는 상기 다이오드의 동일한 면 상에 놓이는, 발광 다이오드.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 따른 복수의 발광 다이오드들(100a, 100b)을 포함하는 광전자 시스템으로서,
    복수의 다이오드들의 다이오드들(100a,100b)은 각각의 제 3 영역들(3a, 3b) 에서 상기 기저 평면에서 서로 병치되는, 광전자 시스템.
  14. 제 13 항에 있어서,
    복수의 다이오드들의 다이오드들 각각의 제 1 영역 및 제 3 영역 상에 각각 형성된 복수의 제 1 접촉부들(11, 11a, 11b) 및 제 2 접촉부들(12, 12a, 12b)을 갖는 상기 복수의 다이오드들의 면에서 접촉되는 다이오드 제어 전자장치(60)를 더 포함하는, 광전자 시스템.
  15. 제 13 항 또는 제 14 항에 있어서,
    파장 λi=λ1의 방출된 광속으로부터 파장 λi=λj(j=2…3)의 광속들을 생성하도록 구성된 복수의 파장 변환기들 cj(j=2…3)을 더 포함하며,
    복수의 변환기들의 변환기들 각각은 컬러 픽셀들을 형성하도록 복수의 다이오드들 중 하나의 다이오드와 연관되는, 광전자 시스템.
  16. 파장 λi(i=1…3)의 광속을 방출하도록 구성된 적어도 하나의 발광 다이오드를 생성하는 방법으로서,
    ㆍ길이 방향이라고 지칭되는 일 방향으로 스택을 형성하는 단계로서, 상기 스택은,
    °상기 길이 방향에 수직인 기저 평면으로 연장되는 제 1 기판(50) 상에 증착된 GaN 버퍼 층(40),
    °제 1 버퍼 층 상에 증착된 N-도핑된 GaN 층(30),
    °상기 기저 평면에 평행하게 연장되는 적어도 하나의 InGaN-기반 양자 우물을 포함하는 의도하지 않게 도핑된 양자 우물 층(20), 및
    °상기 양자 우물 층 상에 증착된 P-도핑된 GaN 층(10)을 포함하는, 상기 스택을 형성하는 단계,
    ㆍ상기 P-도핑된 GaN 층의 노출된 면 상에 중앙 영역 및 상기 중앙 영역을 둘러싸는 경계를 포함하는 적어도 하나의 패턴을 리소그래피 정의하는 단계,
    ㆍ상기 노출된 면으로부터 상기 P-도핑된 GaN 층과 양자 우물 층의 두께들의 합보다 크거나 같은 깊이로 각 경계에 실리콘을 주입하여, 각 중앙 영역에서, 상기 P-도핑된 GaN 층에 제 1 P형 영역 및 상기 양자 우물 층에 제 2 영역을 한정하고, 상기 주입된 재료에 제 3 N형 영역을 형성하는 단계, 및
    ㆍ파장 λi=λ1의 광속을 방출하도록 구성된 적어도 하나의 발광 다이오드를 형성하도록 상기 노출된 면의 제 1 영역(1) 상에 제 1 금속 접촉부(11)를, 상기 제 3 영역(3) 상에 제 2 금속 접촉부(12)를 증착하는 단계를 포함하는, 발광 다이오드 생성 방법.
KR1020217019208A 2018-11-22 2019-11-20 발광 다이오드 및 발광 다이오드의 제조 방법 KR20210091805A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1871719A FR3089065A1 (fr) 2018-11-22 2018-11-22 Diode électroluminescente et procédé de fabrication d’une diode électroluminescente
FR1871719 2018-11-22
PCT/EP2019/081872 WO2020104495A1 (fr) 2018-11-22 2019-11-20 Diode électroluminescente et procédé de fabrication d'une diode électroluminescente

Publications (1)

Publication Number Publication Date
KR20210091805A true KR20210091805A (ko) 2021-07-22

Family

ID=66676606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217019208A KR20210091805A (ko) 2018-11-22 2019-11-20 발광 다이오드 및 발광 다이오드의 제조 방법

Country Status (6)

Country Link
US (1) US20210399166A1 (ko)
EP (1) EP3884523A1 (ko)
KR (1) KR20210091805A (ko)
CN (1) CN113169207A (ko)
FR (1) FR3089065A1 (ko)
WO (1) WO2020104495A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2600426B (en) * 2020-10-28 2022-11-30 Plessey Semiconductors Ltd RGB monolithic integrated high purity microled display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216263A (en) * 1990-11-29 1993-06-01 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser-light emitting diode arrays
US20070096127A1 (en) * 2005-08-26 2007-05-03 Pattison P M Semiconductor micro-cavity light emitting diode
US9118162B2 (en) * 2011-01-14 2015-08-25 University Of Central Florida Research Foundation, Inc. Composite semiconductor light source pumped by a spontaneous light emitter
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
FR3003402B1 (fr) * 2013-03-14 2016-11-04 Centre Nat Rech Scient Dispositif monolithique emetteur de lumiere.
US9625647B2 (en) * 2014-01-29 2017-04-18 The University Of Connecticut Optoelectronic integrated circuit
FR3023061B1 (fr) 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane
DE102015104144A1 (de) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
DE102015111574A1 (de) * 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
CN105470362B (zh) * 2015-12-31 2018-08-14 天津三安光电有限公司 一种发光二极管的制备方法
JP2017174906A (ja) * 2016-03-22 2017-09-28 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置

Also Published As

Publication number Publication date
US20210399166A1 (en) 2021-12-23
FR3089065A1 (fr) 2020-05-29
EP3884523A1 (fr) 2021-09-29
WO2020104495A1 (fr) 2020-05-28
CN113169207A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
US10062821B2 (en) Light-emitting device
US9130115B2 (en) Light-emitting diode with textured substrate
EP1526583A2 (en) Photonic crystal light emitting device
US20130221320A1 (en) Led with embedded doped current blocking layer
KR102658970B1 (ko) 다이오드 어레이를 구비하는 광전자 장치
Liu et al. N-polar InGaN nanowires: breaking the efficiency bottleneck of nano and micro LEDs
CN111989777B (zh) 用于制造具有二极管的矩阵的光电器件的方法
JP2021521644A (ja) ミクロンサイズの発光ダイオード設計
JP2010157735A (ja) 半導体発光素子
CN109155345B (zh) 用于减少的非辐射侧壁复合的led结构
US10396121B2 (en) FinFETs for light emitting diode displays
Li et al. Metalorganic chemical vapor deposition-grown tunnel junctions for low forward voltage InGaN light-emitting diodes: epitaxy optimization and light extraction simulation
CN109411571B (zh) 发光二极管
KR20210091805A (ko) 발광 다이오드 및 발광 다이오드의 제조 방법
WO2020136846A1 (ja) マイクロｌｅｄデバイスおよびその製造方法
US20220393438A1 (en) Optoelectronic semiconductor component, arrangement of optoelectronic semiconductor components, optoelectronic device and method for producing an optoelectronic semiconductor component
CN116325185A (zh) 包括发光二极管的彩色显示光电设备
Fu et al. Monolithic InGaN Multicolor Light‐Emitting Devices
US8653500B1 (en) Volume-scalable high-brightness three-dimensional visible light source
US20240047610A1 (en) Optoelectronic device with axial three-dimensional light-emitting diodes
Park et al. Recent advances in micro-pixel light emitting diode technology
Poyiatzis Design, growth, fabrication and characterization of white LEDs by monolithic on-chip epitaxial integration on (11-22) semi-polar GaN
TW202209713A (zh) 發光裝置、包括多個該裝置的像素、像素矩陣及相關製造方法
WO2023156210A1 (en) Micro semiconductor light-emitting diode structure and method for producing the same
CN117795691A (zh) 用于生产发光二极管的方法