CN108028241B - 通过硅来分配功率的两侧上的金属 - Google Patents

通过硅来分配功率的两侧上的金属 Download PDF

Info

Publication number
CN108028241B
CN108028241B CN201580083354.XA CN201580083354A CN108028241B CN 108028241 B CN108028241 B CN 108028241B CN 201580083354 A CN201580083354 A CN 201580083354A CN 108028241 B CN108028241 B CN 108028241B
Authority
CN
China
Prior art keywords
contact
supply line
routed
substrate
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580083354.XA
Other languages
English (en)
Other versions
CN108028241A (zh
Inventor
D.W.纳尔逊
M.T.博尔
P.莫罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108028241A publication Critical patent/CN108028241A/zh
Application granted granted Critical
Publication of CN108028241B publication Critical patent/CN108028241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

一种设备，包括电路结构，其包括装置层；以及接触部，其耦合到供应线并布线通过所述装置层，并且在第一侧上耦合到至少一个装置。一种方法，包括：将供应从封装衬底提供到电路结构的装置层中的至少一个晶体管；以及使用装置层的下侧上的供应线将供应分配到所述至少一个晶体管，并且通过将接触部从供应线布线通过装置层来接触装置侧上的所述至少一个晶体管。一种系统，包括封装衬底和管芯，所述管芯包括部署在装置层的下侧上并布线通过装置层并且耦合到装置侧上的多个晶体管装置中的至少一个的至少一个供应线。

Description

通过硅来分配功率的两侧上的金属
技术领域
包括装置（包括来自装置的背侧的电连接）的半导体装置。
背景技术
对于过去的几十年，集成电路中特征的缩放已经是不断增长的半导体工业背后的驱动力。缩放成越来越小的特征能够实现半导体芯片的有限基本面（real estate）上功能单元的增加的密度。例如，缩小晶体管尺寸允许在芯片上结合增加的数量的存储器装置，引起具有增加的容量的产品的制作。然而，对于不断更多的容量的驱动并非没有问题。对于优化每个装置的性能的必要性变得愈加显著。
未来电路装置（诸如中央处理单元装置）将期望集成在单个管芯或芯片中的高性能装置和低电容、低功率装置两者。
附图说明
图1示出了包括连接到封装衬底的集成电路芯片或管芯的组合件的一个实施例的横截面示意性侧视图。
图2示出了通过线A-A'的管芯的一部分的横截面侧视图。
图3示出了根据第二实施例的通过线A-A'的管芯的一部分的横截面侧视图。
图4示出了根据第三实施例的通过线A-A'的管芯的一部分的横截面侧视图。
图5示出了根据第四实施例的通过线A-A'的管芯的一部分的横截面侧视图，其中，通过使用较大面积的传导接触部（contact）或通孔以连接装置侧互连并且连接到装置层（device stratum）下的功率线来减小电阻。
图6示出了在实施例中包括背侧或下侧金属化部（metallization）的集成电路管芯的一部分的横截面示意性侧视图，其中功率线从背侧布线通过装置层到装置侧以用于连接到装置。
图7示出了在另一实施例中包括背侧或下侧金属化部的集成电路管芯的一部分的横截面示意性侧视图，其中功率线从背侧布线通过装置层到装置侧以用于连接到装置。
图8示出了在另一实施例中包括背侧或下侧金属化部的集成电路管芯的一部分的横截面示意性侧视图，其中功率线从背侧布线通过装置层到装置侧以用于连接到装置。
图9是用于形成图8中所示的结构的方法的实施例的流程图。
图10是实现一个或多个实施例的内插器（interposer）。
图11示出了计算装置的实施例。
具体实施方式
本文描述的实施例针对包括在装置的下侧或背侧上具有互连或接线（特别是将功率提供到核心逻辑电路的互连）的非平面半导体装置（例如，三维装置）的半导体装置。通过在电路结构的装置分层（device layer）下的功率导线或线（VDD、VDD-门控（gated）和Vss）来描述功率的分配。在一个实施例中，描述了一种包括电路结构的设备，所述电路结构包括装置层，所述装置层包括多个晶体管装置，各自包括第一侧和相对的第二侧；部署在所述结构的第二侧上的供应线（supply line）；以及连接到供应线并布线通过装置层、并且在第一侧上连接到所述多个晶体管装置中的至少一个晶体管装置的接触部。在另一个实施例中，描述了一种方法。所述方法包括将供应从封装衬底提供到电路结构的装置分层中的至少一个晶体管，所述至少一个晶体管具有装置侧和下侧。所述方法还包括使用装置分层的下侧上的供应线将供应分配到所述至少一个晶体管，并且通过将接触部从供应线布线通过装置层来接触装置侧上的所述至少一个晶体管。进一步描述了一种系统，所述系统包括封装衬底和管芯，所述封装衬底包括供应连接，所述管芯包括：（i）布置在可操作以执行功能的单元中的多个晶体管，所述多个晶体管定义具有装置侧和下侧的装置分层；以及（ii）至少一个供应供应线，其部署在装置分层的下侧，并且布线通过装置层并耦合到装置侧上的所述多个晶体管装置中的至少一个。
图1示出了包括连接到封装衬底的集成电路芯片或管芯的组合件的一个实施例的横截面示意性侧视图。组合件100包括管芯110，管芯110包括装置分层或层115（包括多个装置（例如，晶体管装置））。装置层115包括表示所述层的第一侧或装置侧的第一侧1150A以及相对第一侧1150A的第二侧或背侧或下侧1150B。晶体管装置可包括一个或多个功率晶体管（本文也称为功率门控）和逻辑电路。在第一侧上连接到管芯110的装置层115的是互连120，在一个实施例中，互连120包括但不限于从第一侧1150A连接到装置层115的装置的多个传导金属线。包括在互连之中的是控制电路互连。如所见的，部署在信号接线120上方的是载体衬底140。在一个实施例中，如下面将描述的，载体衬底140在形成具有金属化部的管芯110于逻辑电路的两侧上的过程中与信号接线120接合。在本实施例中，通过管芯的第二侧1150B连接到管芯110的装置的是功率互连（VDD、VDD-门控和Vss）。第二侧或背侧1150B上的互连130包括一排或多排金属化部。此类金属化部中的多个被连接到可操作以将管芯110连接到封装190的接触点（contact point）（例如，C4凸点（bump））150。图1还示出了通过封装衬底190到管芯110的VDD和Vss连接。
图2示出了通过线A-A'的管芯110的一部分的横截面侧视图。图2示出了包含栅极电极和源极和漏极接触部金属的管芯的装置的两个放置的单元（由虚线定义）的俯视图。在此图示中的横截面在M1之上获取（即，示出了M1布线的示例）。一般来说，集成电路结构由许多单元组成，每个单元执行基本功能。单元类型的示例包括逻辑门（例如，与门、或门），加法器、计数器、触发器的单元等。当设计具有特定功能的集成电路时，选择能执行或实现功能的电路单元，并且设计者绘制包含所选择的电路单元中的每个电路单元的集成电路的布局设计。然后实现布局以在构建管芯时结合所述单元中的每个单元。在图2中所示的实施例中，单元210A和单元210B各自包括执行某些功能的多个晶体管装置。取决于单元的功能，单元能具有不同的单元宽度（在从顶部到底部所测量的在单元的端之间延伸的晶体管的数量方面，如所见的）。到晶体管装置的接触部（例如，金属）被示出为栅极电极接触部225、源极接触部230和漏极接触部240。单元210A和单元210B的晶体管装置被连接到功率源（例如VDD或VDD-门控、Vss）。在此实施例中，功率源在装置层下被提供并且被布线通过每个单元中的绝缘体部位或区域到单元210A和单元210B的装置。图2示出了在装置层下运行的Vss和VDD或VDD-门控线的表示性功率线。连接到Vss和VDD或VDD-门控线中的单独多个的是通过单元中的绝缘体部位从相应功率线延伸到装置层的第一侧的传导通孔或接触部。在此示例中，绝缘体部位或区域（分别示出为单元210A的区域211A和211B以及单元210B的区域211C和211D）分别与在单元210A和210B的端的壁关联，但是意识到，此类绝缘体部位或区域可以在单元中的其它位置。图2示出了连接到单元210A中的Vss的传导通孔或接触部265以及连接到单元210B中的Vss的接触部280。图2还示出了到VDD或VDD-门控的接触部270和接触部275。接触部265、270、275和280中的每个延伸通过装置层，使得此类接触部可通过M0金属化部来接触。层的装置侧上的互连或金属化部被用于将接触部布线到单元的适当连接点，以将装置从装置侧连接到功率线。图2示出了在单元210A中连接到接触部265并连接到漏极接触部250的互连260（例如M0或M1金属化部）；连接到单元210A中的接触部275和源极接触部277以及单元210B中的源极接触部278的互连277；连接到单元210B中的接触部270和源极接触部272的互连274；以及连接到单元210B中的接触部280和漏极接触部282的互连285。
图3示出了根据第二实施例的通过线A-A'的管芯110的一部分的横截面侧视图。图3示出了管芯的单元310A和单元310B的俯视图，并且示出了栅极电极以及源极和漏极接触部金属。在此实施例中，示出了在装置层下运行的Vss和VDD或VDD-门控线的表示性功率线。连接到Vss和VDD或VDD-门控线中的单独多个的是通过单元中的绝缘体部位从相应功率线延伸到装置层的第一侧的传导通孔或接触部。在此示例中，绝缘体部位是未使用的栅极电极部位或区域（即，其中没有栅极电极被放置在单元中并且不存在栅极电极接触部的区域，因为在所述部位处从未形成栅极电极，或者如果形成了一个栅极电极，则通过例如蚀刻过程将其去除并用电介质材料来替换）。图3表示性地示出了单元310A中未使用的栅极电极部位或区域350、352和354，以及单元310B中未使用的栅极电极部位或区域362和364。接触部或传导通孔330、345和355延伸通过未使用的栅极电极区域中的装置层，使得此类接触部可通过单元310A中的M0金属化部而接触，并且接触部365、368和369延伸通过单元310B中的装置层。传导通孔或接触部330被连接到单元310A中的装置层下的Vss，并表示性地通过M0互连331而被连接到漏极340，以及接触部345被连接到装置层下的Vss，并通过M0互连而被连接到单元310A中的漏极346。图3还示出了接触部355，其被连接到装置层下的VDD或VDD-门控并通过单元310A中的M0互连而被连接到源极348和/或栅极电极353。接触部365被连接到装置层下的VDD或VDD-门控，并通过单元310B中的M0互连361而被连接到源极366；接触部368被连接到装置层下的Vss，并通过M0互连363而被连接到单元310B中的漏极367；以及接触部370被连接到装置层下的VDD或VDD-门控，并通过M0互连371而被连接到单元310B中的漏极370。
在参考图2和图3描述的实施例中，接触部或传导通孔被布线通过特定单元内的绝缘体部位或区域处的装置层。由于接触部或通孔在单元内，因此接触部是单元架构的一部分，并与单元一起移动，其中可能将其放置在设计布局中，而不是必须将单元定位于栅格上。图4示出了根据第三实施例的通过线A-A'的管芯110的一部分的横截面侧视图。在此实施例中，使接触部从VDD或VDD-门控和Vss通过邻近电路单元的区域中的装置层。图4示出了单元410A和单元410B，其各自被示出具有栅极电极接触部（例如，单元410A中的栅极电极接触部425、源极接触部426和漏极接触部428）。邻近单元410A和410B是到装置层下的功率线的接触部。如上面所描述的，在装置层的装置侧处的接触部可通过在M0层级的连接而被连接到晶体管装置。图4表示性地示出了连接到装置层下的Vss并连接到M0互连405的接触部430；连接到装置层下的VDD或VDD-门控并连接到M0互连415的接触部435；以及连接到装置层下的Vss并连接到M0互连420的接触部445。功率线（M0互连410、M0互连415和M0互连420采用栅格的形式，单元410A和410B被定位于其之间）。由于使到功率线的接触部通过装置层的区域以连接到邻近电路单元的此栅格，所以电路单元410A和电路单元410B被构造成在栅格中适配。图4还指示其中定位逻辑晶体管可能不合乎需要的位置或面积（例如面积450）。
在参考图4描述的实施例中，在沿互连分配功率时存在电压降的机会。图5示出了根据第四实施例的通过线A-A'的管芯110的一部分的横截面侧视图，其中通过使用较大面积的传导接触部或通孔以连接装置侧互连并且连接到装置层下的功率线来减小电阻。在此实施例中，再次使接触部从VDD或VDD-门控和Vss通过邻近电路单元的区域中的装置层。图5示出了单元510A和单元510B，各自被示出具有栅极电极接触部（例如，单元510A中的栅极电极接触部525、源极接触部526和漏极接触部528）。邻近单元是装置层下的功率线。图5表示性地示出了连接到装置层下的Vss并连接到M0互连505的接触部或通孔530；连接到装置层下的VDD或VDD-门控并连接到M0互连515的接触部535；以及连接到Vss并连接到M0互连520的接触部545。在此示例中，接触部530、535和545被形成为具有小于宽度（w）的长度（1）（例如，长度是1/8、1/5、1/4、1/3宽度）的槽。
图6示出了在功率线从背侧布线到管芯的装置侧的实施例中的包括背侧或下侧金属化部的集成电路管芯的一部分的横截面示意性侧视图。在图示中，电介质材料分层被去除。管芯610包括诸如硅的半导体材料的衬底615。部署在衬底615的第一侧或装置侧620上的是包括多个晶体管装置的装置分层或层625。部署在衬底615的第二或下侧或背侧的是背侧金属化部630。在图6中所示出的实施例中，利用透硅通孔（TSV）将背侧金属化部630（值得注意的是VDD、VDD-门控和Vss）连接到管芯的装置侧。图6示出了被利用以将VDD或VDD-门控功率从背侧带到管芯的装置侧的TSV 640和TSV 642，以及被利用以连接到Vss的TSV 644。TSV640、642以及644可在装置制作之前通过以下操作来形成于晶片层级：用于形成开口的反应离子刻蚀过程、继之以用隔离材料（例如二氧化硅）和粘附分层（例如钛/钨）使开口成线状排列、通过电镀过程用诸如铜的材料来接种（seed）并填充开口。在形成TSV之前，可通过例如机械研磨过程来薄化晶片。
图6示出了连接到由背侧互连635和背侧互连636所表示的两个层级的背侧金属化部的通孔640和642。意识到，背侧金属化部层级的数量将取决于管芯的要求。在装置侧上，图6示出分别连接到TSV 640、642和644并且延伸通过单元的绝缘区域中的装置层的接触部626、628和629。然后接触部626、628和629可被连接到金属分层并如所期望的来布线。在图6中，接触部626、628和629中的每个接触部被连接到金属化部层级650（例如，M0层级）中的互连。在图6的实施例中，TSV 640、642和644被示出为在直径或横截面积方面比接触部426、428和429的直径或横截面积更大（例如两倍大、三倍大）。TSV的较大面积为接触部提供了着陆（landing）面积。
图7示出了在功率线从背侧布线到管芯的装置侧的另一个实施例中的包括背侧或下侧金属化部的集成电路管芯的一部分的横截面示意性侧视图。在图示中，电介质材料分层被去除。管芯710包括诸如硅的半导体材料的衬底715。部署在衬底715的第一侧或装置侧720上的是包括多个晶体管装置的装置分层或层725。部署在衬底715的第二或下侧或背侧上的是背侧金属化部730。在图7中所示出的实施例中，利用传导通孔通过装置层的绝缘区域将背侧金属化部730（值得注意的是VDD、VDD-门控和Vss）连接到金属化部层级750（例如，M0）中的前或装置侧互联。图7示出了被利用以将VDD或VDD-门控功率从背侧带到装置侧金属化部的通孔740和通孔742，以及被利用以连接到Vss的通孔744。通孔延伸通过装置层742并通过衬底。通孔可采用两个步骤过程来形成，所述过程涉及形成通过衬底715的TSV并且一旦形成此类层则使通孔延伸通过装置层。备选地，通孔可在装置形成之后通过蚀刻过程继之以传导沉积操作来形成，其延伸通过装置层725和衬底715。
图8示出了在功率线从背侧布线到管芯的装置侧的另一实施例中的包括背侧或下侧金属化部的集成电路管芯的一部分的横截面示意性侧视图。在图示中，再次去除电介质材料分层。根据此实施例，薄化或完全去除装置衬底，使得背侧金属化部直接连接于通过装置层的接触部或通孔。图8示出了包括装置分层或层825（包括多个晶体管装置）以及第一侧或装置侧820（包括金属化部层级（金属化部层级850））的管芯810。部署在装置层825的第二或下侧的是背侧金属化部830。图8示出了接触部或通孔840和接触部或通孔842，各自连接到金属化部层级850中的互连并延伸通过装置层825，并且在下侧连接到金属化部830以将VDD或VDD-门控功率从下侧带到装置侧。接触部或通孔844被类似地部署以连接到Vss。
图9呈现了用于形成诸如在图8的实施例中描述的结构的方法或过程的流程图。参考图9，所述方法包括最初根据已知晶片层级管芯制作方法在装置衬底（例如，半导体衬底）上形成装置层次或层以及金属化部（框910）。然后会形成到装置层中的装置的期望装置侧金属化部（框920）。在一个实施例中，此类金属化部将不包括功率线或互连，但是将包括在例如M0处的接触点以用于连接到功率线。一旦制作管芯的装置侧，则管芯被反转并借助于粘合剂来接合到载体衬底（其中装置侧金属化部向下且管芯衬底暴露）（方框930）。然后通过例如蚀刻或机械研磨工艺来去除管芯衬底以暴露装置层的下侧（框940）。然后，使得导电通孔或接触部通过装置层到单元中的绝缘区域中以用于功率连接（方框950）。在形成通孔或接触部之后，形成背侧金属化部并连接到接触部以传送功率（框960）。然后添加诸如C4凸点的接触部，以用于将管芯连接到外部源（例如，封装衬底）以用于功率连接（框970）。
图10示出了包含一个或多个实施例的内插器1000。内插器1000是用来将第一衬底1002桥接到第二衬底1004的中间衬底。第一衬底1002可以是例如集成电路管芯。第二衬底1004可以是例如存储器模块、计算机主板或者另一个集成电路管芯。通常，内插器1000的目的是将连接扩展到更宽间距或者将连接重新布线到不同连接。例如，内插器1000可将集成电路管芯耦合到球栅阵列（BGA）1006，其随后能被耦合到第二衬底1004。在一些实施例中，第一和第二衬底1002/1004被附连到内插器1000的相对侧。在其它实施例中，第一和第二衬底1002/1004被附连到内插器1000的相同侧。在进一步实施例中，三个或更多衬底经由内插器1000来互连。
内插器1000可由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或聚合物材料（例如聚酰亚胺）来形成。在进一步实现中，内插器可由交替刚性或柔性材料（其可包含以上所述供半导体衬底中使用的相同材料，例如硅、锗和其它III-V族和IV族材料）来形成。
内插器可包含金属互连1008和通孔1010，包含但不限于透硅通孔（TSV）1012。内插器1000还可包含嵌入式装置1014，包含无源和有源两种装置。此类装置包含但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电（ESD）装置。更复杂的装置（例如射频（RF）装置、功率放大器、功率管理装置、天线、阵列、传感器和MEMS装置）也可在内插器1000上形成。
按照实施例，本文所述的设备或过程可用于内插器1000的制作中。
图11图示按照一个实施例的计算装置1100。计算装置1100可包含多个组件。在一个实施例中，这些组件附连到一个或多个主板。在备选实施例中，这些组件制作到单个芯片上系统（SoC）管芯而不是主板上。计算装置1100中的组件包含但不限于集成电路管芯1102和至少一个通信芯片1108。在一些实现中，通信芯片1108作为集成电路管芯1102的组成部分来制作。集成电路管芯1102可包含CPU 1104以及管芯上存储器1106（常常用作高速缓冲存储器），其能够通过诸如嵌入式DRAM（eDRAM）或自旋转移力矩存储器（STTM或STTM-RAM）的技术来提供。
计算装置1100可包含其它组件，其可或者可不在物理和电气上被耦合到主板或者在SoC管芯内被制作。这些其它组件包含但不限于易失性存储器1110（例如DRAM）、非易失性存储器1112（例如ROM或闪速存储器）、图形处理单元1114（GPU）、数字信号处理器1116、密码处理器1142（在硬件内运行密码算法的专用处理器）、芯片组1120、天线1122、显示器或触摸屏显示器1124、触摸屏控制器1126、电池1128或其它功率源、功率放大器（未示出）、全球定位系统（GPS）装置1144、罗盘1130、运动协处理器或传感器1132（其可包含加速计、陀螺仪和罗盘）、扬声器1134、照相装置1136、用户输入装置1138（例如键盘、鼠标、触控笔和触摸板）以及大容量存储装置1140（例如硬盘驱动、致密光盘（CD）、数字多功能光盘（DVD）等）。
通信芯片1108实现用于来往于计算装置1100传递数据的无线通信。术语“无线”及其派生可用来描述可通过经由非固体媒介使用调制电磁辐射来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不是暗示关联装置没有包含任何导线，但在一些实施例中它们可能没有包含导线。通信芯片1108可实现多种无线标准或协议的任何，包含但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、EDCT、蓝牙及其派生以及指定为3G、4G、5G和以上的任何其它无线协议。通信装置1100可包括多个通信芯片1108。例如，第一通信芯片1108可专用于更短程无线通信（例如Wi-Fi和蓝牙），以及第二通信芯片1108可专用于更长程无线通信（例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它）。
计算装置1100的处理器1104包含一个或多个装置、例如晶体管或金属互连，其按照包含通过装置层的背侧功率布线和通过装置侧金属化部到装置的连接的实施例来形成。术语“处理器”可表示处理来自寄存器和/或存储器的电子数据以将那个电子数据变换为可存储在寄存器和/或存储器中的其它电子数据的任何装置或者装置的一部分。
通信芯片1108还可包含一个或多个装置、例如晶体管或金属互连，其按照包含通过装置层的背侧功率布线和通过装置侧金属化部到装置的连接的实施例来形成。
在另外实施例中，计算装置1100内所容纳的另一个组件可包含一个或多个装置、例如晶体管或金属互连，其按照包含通过装置层的背侧功率布线和通过装置侧金属化部到装置的连接的实现来形成。
在各个实施例中，计算装置1100可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板、个人数字助理（PDA）、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监测器、机顶盒、娱乐控制单元、数码相机、便携音乐播放器或者数字录像机。在另外实现中，计算装置1100可以是处理数据的任何其它电子装置。
示例
示例1是包括电路结构的设备，所述电路结构包括装置层，所述装置层包括多个晶体管装置，各自包括第一侧和相对的第二侧；部署在装置层的第二侧上的供应线；以及接触部，耦合到所述供应线并布线通过所述装置层，并且在所述第一侧上耦合到所述多个晶体管装置中的至少一个。
在示例2中，示例1的设备的所述多个晶体管装置被布置在执行功能并包括邻近晶体管装置的绝缘区域的单元中，并且接触部布线通过绝缘区域。
在示例3中，示例2的设备的绝缘区域包括开放栅极电极区域。
在示例4中，示例2的设备的接触部在单元的端。
在示例5中，示例1-4中的任一示例的设备的供应线包括正供应线，并且所述接触部是正供应接触部，所述设备还包括部署在所述结构的第二侧上的第二供应线和耦合到所述第二供应线并布线通过所述装置层并且耦合到所述第一侧上的所述多个晶体管装置中的至少一个的第二供应接触部。
在示例6中，示例1-5中的任一示例的设备的装置层部署在衬底上，并且衬底部署在装置层和供应线之间。
在示例7中，示例5的设备的接触部布线通过衬底。
在示例8中，示例5的设备的接触部包括布线通过衬底的第一部分和从所述衬底布线通过装置层的第二部分，其中第一部分包括比第二部分的体积更大的体积。
在示例9中，示例1-8中的任一示例的设备的所述多个晶体管装置被布置在执行功能的单元中，并且接触部布线到邻近单元的第一侧上的分配线。
在示例10中，示例1-10中的任一示例的设备的所述多个晶体管装置被布置在执行功能的单元中，并且接触部以槽的形式布线到邻近单元的第一侧。
示例11是一种方法，包括：将供应从封装衬底提供到电路结构的装置层中的至少一个晶体管，所述至少一个晶体管具有装置侧和下侧；以及使用装置层的下侧上的供应线将供应分配到所述至少一个晶体管，并且通过将接触部从所述供应线布线通过所述装置层来接触所述装置侧上的所述至少一个晶体管。
在示例12中，示例11的方法的所述多个晶体管装置被布置在执行功能并包括邻近晶体管装置的绝缘区域的单元中，并且将所述接触部布线通过装置层包括将接触部布线通过绝缘区域。
在示例13中，示例12的方法的绝缘区域包括开口栅极电极区域。
在示例14中，示例12的方法的接触部布线在单元的端。
在示例15中，示例11-14中的任一示例的方法的供应包括正供应，并且接触部是正供应接触部，所述方法还包括使用部署在装置层的下侧上的第二供应线来分配第二供应，以及通过将第二供应接触部从第二供应线布线通过所述装置层来接触所述装置侧上的至少一个晶体管。
在示例16中，示例11-15中的任一示例的方法的装置层被部署在衬底上，并且衬底被部署在装置层和供应线之间。
在示例17中，示例16的方法的接触部布线通过衬底。
在示例18中，示例11-18中的任一示例的方法的所述多个晶体管装置被布置在执行功能的单元中，并且将供应分配到所述至少一个晶体管包括将接触部从供应线布线到邻近单元的装置侧上的分配线。
示例19是包括封装衬底和管芯的系统，所述封装衬底包括供应连接，并且所述管芯包括示例1-10中的任一示例的设备：（i）多个晶体管，布置在可操作以执行功能的单元中，所述多个晶体管定义具有装置侧和下侧的装置层；以及（ii）至少一个供应线，部署在所述装置层的下侧上并布线通过所述装置层，并且耦合到所述装置侧上的所述多个晶体管装置中的至少一个。
在示例20中，示例19的系统中的单元包括邻近晶体管装置的绝缘区域，并且接触部布线通过绝缘区域。
在示例21中，示例20的系统中的绝缘区域包括开口栅极电极区域。
在示例22中，示例20的系统中的所述至少一个供应线包括正供应线，并且所述接触部是正供应接触部，所述系统还包括部署在所述结构的第二侧上的第二供应线和耦合到第二供应线并布线通过装置层并且耦合到装置侧上的所述多个晶体管装置中的至少一个的第二供应接触部。
在示例23中，示例19-22中的任一示例的系统中的装置层被部署在衬底上，并且衬底被部署在装置层和所述至少一个供应线之间。
在示例24中，示例23的系统中的接触部布线通过衬底。
在示例25中，示例23的系统中的接触部包括布线通过衬底的第一部分和从衬底布线通过装置层的第二部分，其中第一部分包括比第二部分的体积更大的体积。
在示例26中，示例19的系统中的接触部布线到邻近单元的第一侧上的分配线。
包含“摘要”中所述的所图示的实现的以上描述并非旨在是详尽的或者将本发明局限于所公开的精确形式。虽然本文为了说明性目的来描述本发明的特定实现和示例，但如相关领域技术人员将认识到的，在本范畴内，各种等效修改是可能的。
可根据以上详细描述来进行这些修改。以下权利要求书中使用的术语不应当被理解为将本发明局限于说明书和权利要求书中所公开的特定实现。相反，本发明的范畴要完全由以下权利要求书来确定，权利要求书将根据权利要求解释的已建立原则来理解。

Claims (35)

1.一种与半导体相关的设备，包括：
包括装置层的电路结构，所述装置层包括多个晶体管装置，所述装置层具有第一侧和相对的第二侧；
供应线，部署在所述第二侧上；以及
接触部，耦合到所述供应线并布线通过所述装置层，并且在所述第一侧上耦合到所述多个晶体管装置中的至少一个，其中所述接触部是源极接触部或者漏极接触部。
2.根据权利要求1所述的设备，其中所述多个晶体管装置被布置在执行功能并包括邻近晶体管装置的绝缘区域的单元中，并且所述接触部布线通过所述绝缘区域。
3.根据权利要求2所述的设备，其中所述绝缘区域包括开口栅极电极区域。
4.根据权利要求2所述的设备，其中所述接触部在所述单元的端。
5.根据权利要求1或2中任一项所述的设备，其中所述供应线包括正供应线，并且所述接触部是正供应接触部，所述设备还包括部署在所述第二侧上的第二供应线和耦合到所述第二供应线并布线通过所述装置层并且在所述第一侧上耦合到所述多个晶体管装置中的至少一个的第二供应接触部。
6.根据权利要求1所述的设备，其中所述装置层被部署在衬底上，并且所述衬底被部署在所述装置层与所述供应线之间。
7.根据权利要求6所述的设备，其中所述接触部布线通过所述衬底。
8.根据权利要求6所述的设备，其中所述接触部包括布线通过所述衬底的第一部分和从所述衬底布线通过所述装置层的第二部分，其中所述第一部分包括比所述第二部分的体积更大的体积。
9.根据权利要求1或2中任一项所述的设备，其中所述多个晶体管装置被布置在执行功能的单元中，并且所述接触部布线到邻近所述单元的所述第一侧上的分配线。
10.根据权利要求1或2中任一项所述的设备，其中所述多个晶体管装置被布置在执行功能的单元中，并且所述接触部以槽的形式布线到邻近所述单元的所述第一侧。
11.一种与半导体相关的方法，包括：
将供应从封装衬底提供到电路结构的装置层中的至少一个晶体管装置，所述装置层具有装置侧和下侧；以及
使用在所述下侧上的供应线将所述供应分配到所述至少一个晶体管装置，并且通过将接触部从所述供应线布线通过所述装置层来在所述装置侧上接触所述至少一个晶体管装置，其中所述接触部是源极接触部或者漏极接触部。
12.根据权利要求11所述的方法，其中所述至少一个晶体管装置被布置在执行功能并包括邻近晶体管装置的绝缘区域的单元中，并且将所述接触部布线通过所述装置层包括将所述接触部布线通过所述绝缘区域。
13.根据权利要求12所述的方法，其中所述绝缘区域包括开口栅极电极区域。
14.根据权利要求12所述的方法，其中所述接触部布线在所述单元的端。
15.根据权利要求11或12中任一项所述的方法，其中所述供应包括正供应并且所述接触部是正供应接触部，所述方法还包括使用部署在所述下侧上的第二供应线来分配第二供应并且通过将第二供应接触部从所述第二供应线布线通过所述装置层来在所述装置侧上接触所述至少一个晶体管装置。
16.根据权利要求11所述的方法，其中所述装置层被部署在衬底上，并且所述衬底被部署在所述装置层和所述供应线之间。
17.根据权利要求16所述的方法，其中所述接触部布线通过所述衬底。
18.根据权利要求11或12中任一项所述的方法，其中所述至少一个晶体管装置被布置在执行功能的单元中，并且将所述供应分配到所述至少一个晶体管装置包括将所述接触部从所述供应线布线到邻近所述单元的所述装置侧上的分配线。
19.一种包括封装衬底和管芯的系统，所述封装衬底包括供应连接，并且所述管芯包括：
（i）布置在可操作以执行功能的单元中的多个晶体管装置，所述多个晶体管装置定义具有装置侧和下侧的装置层；以及
（ii）部署在所述下侧上并布线通过所述装置层并且通过接触部在所述装置侧上耦合到所述多个晶体管装置中的至少一个的至少一个供应线，其中所述接触部是源极接触部或者漏极接触部。
20.根据权利要求19所述的系统，其中所述单元包括邻近晶体管装置的绝缘区域，并且接触部布线通过所述绝缘区域。
21.根据权利要求20所述的系统，其中所述绝缘区域包括开口栅极电极区域。
22.根据权利要求20所述的系统，其中所述至少一个供应线包括正供应线，并且所述接触部是正供应接触部，所述系统还包括部署在所述下侧上的第二供应线和耦合到所述第二供应线并布线通过所述装置层并且在所述装置侧上耦合到所述多个晶体管装置中的至少一个的第二供应接触部。
23.根据权利要求19所述的系统，其中所述装置层被部署在衬底上，并且所述衬底被部署在所述装置层与所述至少一个供应线之间。
24.根据权利要求23所述的系统，其中接触部布线通过所述衬底。
25.根据权利要求23所述的系统，其中接触部包括布线通过所述衬底的第一部分以及从所述衬底布线通过所述装置层的第二部分，其中所述第一部分包括比所述第二部分的体积更大的体积。
26.根据权利要求19或20中任一项所述的系统，其中接触部布线到邻近所述单元的所述装置侧上的分配线。
27.一种已在其上存储有指令的机器可读介质，所述指令在被执行时促使计算装置执行根据权利要求11-18中任一项所述的方法。
28.一种与半导体相关的设备，包括：
用于将供应从封装衬底提供到电路结构的装置层中的至少一个晶体管装置的部件，所述装置层具有装置侧和下侧；以及
用于使用在所述下侧上的供应线将所述供应分配到所述至少一个晶体管装置，并且通过将接触部从所述供应线布线通过所述装置层来在所述装置侧上接触所述至少一个晶体管装置的部件，其中所述接触部是源极接触部或者漏极接触部。
29.根据权利要求28所述的设备，其中多个晶体管装置被布置在执行功能并包括邻近晶体管装置的绝缘区域的单元中，并且将所述接触部布线通过所述装置层包括将所述接触部布线通过所述绝缘区域。
30.根据权利要求29所述的设备，其中所述绝缘区域包括开口栅极电极区域。
31.根据权利要求29所述的设备，其中所述接触部布线在所述单元的端。
32.根据权利要求28或29中任一项所述的设备，其中所述供应包括正供应并且所述接触部是正供应接触部，所述设备还包括用于使用部署在所述下侧上的第二供应线来分配第二供应并且通过将第二供应接触部从所述第二供应线布线通过所述装置层来在所述装置侧上接触所述至少一个晶体管装置的部件。
33.根据权利要求28所述的设备，其中所述装置层被部署在衬底上，并且所述衬底被部署在所述装置层和所述供应线之间。
34.根据权利要求33所述的设备，其中所述接触部布线通过所述衬底。
35.根据权利要求28或29中任一项所述的设备，其中多个晶体管装置被布置在执行功能的单元中，并且将所述供应分配到所述至少一个晶体管装置包括将所述接触部从所述供应线布线到邻近所述单元的所述装置侧上的分配线。
CN201580083354.XA 2015-09-25 2015-09-25 通过硅来分配功率的两侧上的金属 Active CN108028241B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/052445 WO2017052641A1 (en) 2015-09-25 2015-09-25 Metal on both sides with power distributed through the silicon

Publications (2)

Publication Number Publication Date
CN108028241A CN108028241A (zh) 2018-05-11
CN108028241B true CN108028241B (zh) 2022-11-04

Family

ID=58386995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580083354.XA Active CN108028241B (zh) 2015-09-25 2015-09-25 通过硅来分配功率的两侧上的金属

Country Status (5)

Country Link
US (2) US10325840B2 (zh)
CN (1) CN108028241B (zh)
DE (1) DE112015006942T5 (zh)
TW (2) TWI724016B (zh)
WO (1) WO2017052641A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052630A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Wrap-around source/drain method of making contacts for backside metals
EP3732717A4 (en) 2017-12-29 2021-09-01 Intel Corporation MICROELECTRONIC ARRANGEMENTS WITH COMMUNICATION NETWORKS
WO2019132968A1 (en) 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies with communication networks
US11164825B2 (en) * 2018-10-31 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. CoWos interposer with selectable/programmable capacitance arrays
US10886224B2 (en) 2019-05-22 2021-01-05 Samsung Electronics Co., Ltd. Power distribution network using buried power rail
US10950546B1 (en) 2019-09-17 2021-03-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including back side power supply circuit
US11004789B2 (en) * 2019-09-30 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including back side power supply circuit
US11508714B2 (en) * 2020-01-22 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor devices and methods related thereto
US11437379B2 (en) 2020-09-18 2022-09-06 Qualcomm Incorporated Field-effect transistors (FET) circuits employing topside and backside contacts for topside and backside routing of FET power and logic signals, and related complementary metal oxide semiconductor (CMOS) circuits
US11404374B2 (en) 2020-09-30 2022-08-02 Qualcomm Incorporated Circuits employing a back side-front side connection structure for coupling back side routing to front side routing, and related complementary metal oxide semiconductor (CMOS) circuits and methods
US11948886B2 (en) * 2020-10-23 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacturing same
US20220254769A1 (en) 2021-02-09 2022-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and manufacturing method of the same
US12001772B2 (en) 2021-09-24 2024-06-04 International Business Machines Corporation Ultra-short-height standard cell architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840912A (zh) * 2009-03-06 2010-09-22 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN104718618A (zh) * 2012-08-31 2015-06-17 美商新思科技有限公司 通过用于3d集成电路的衬底背部连结件的闩锁抑制和衬底噪声耦合降低
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7699107B2 (en) * 2005-12-30 2010-04-20 Baker Hughes Incorporated Mechanical and fluid jet drilling method and apparatus
US7622357B2 (en) * 2006-05-25 2009-11-24 International Business Machines Corporation Semiconductor device structures with backside contacts for improved heat dissipation and reduced parasitic resistance
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US8067816B2 (en) 2009-02-03 2011-11-29 Qualcomm Incorporated Techniques for placement of active and passive devices within a chip
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
US8502307B2 (en) 2010-11-24 2013-08-06 Infineon Technologies Ag Vertical power semiconductor carrier having laterally isolated circuit areas
JP2013206905A (ja) * 2012-03-27 2013-10-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8896096B2 (en) * 2012-07-19 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Process-compatible decoupling capacitor and method for making the same
US8963335B2 (en) * 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
JP5968736B2 (ja) * 2012-09-14 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US20140264733A1 (en) * 2013-03-14 2014-09-18 GLOBALFOUNDERS Singapore Pte. Ltd. Device with integrated passive component
JP2014229758A (ja) * 2013-05-22 2014-12-08 ソニー株式会社 半導体装置およびその製造方法
US9214398B2 (en) * 2013-09-09 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for integrated circuit devices
TWI566364B (zh) * 2014-01-03 2017-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840912A (zh) * 2009-03-06 2010-09-22 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN104718618A (zh) * 2012-08-31 2015-06-17 美商新思科技有限公司 通过用于3d集成电路的衬底背部连结件的闩锁抑制和衬底噪声耦合降低
WO2015130264A1 (en) * 2014-02-26 2015-09-03 Intel Corporation Embedded multi-device bridge with through-bridge conductive via signal connection

Also Published As

Publication number Publication date
TWI785544B (zh) 2022-12-01
TW202127613A (zh) 2021-07-16
US10325840B2 (en) 2019-06-18
US20190267316A1 (en) 2019-08-29
US20180218973A1 (en) 2018-08-02
WO2017052641A1 (en) 2017-03-30
CN108028241A (zh) 2018-05-11
TWI724016B (zh) 2021-04-11
TW201721820A (zh) 2017-06-16
DE112015006942T5 (de) 2018-06-14
US10892215B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
CN108028241B (zh) 通过硅来分配功率的两侧上的金属
US11594524B2 (en) Fabrication and use of through silicon vias on double sided interconnect device
US20220181456A1 (en) Power gate with metal on both sides
US11984430B2 (en) Hyperchip
US10396045B2 (en) Metal on both sides of the transistor integrated with magnetic inductors
KR20210125609A (ko) 양측 상에 클록 게이팅된 전력 및 신호 라우팅을 아래에 가지는 금속
US11068640B2 (en) Power shared cell architecture
US11824002B2 (en) Variable pitch and stack height for high performance interconnects
US11682664B2 (en) Standard cell architecture with power tracks completely inside a cell
US11430778B2 (en) Differential trench fill for ease of layout design
US20230299044A1 (en) Passive electrical components in mold metal layers of a multi-die complex

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant