CN108028230A - 半导体设备 - Google Patents

半导体设备 Download PDF

Info

Publication number
CN108028230A
CN108028230A CN201680054540.5A CN201680054540A CN108028230A CN 108028230 A CN108028230 A CN 108028230A CN 201680054540 A CN201680054540 A CN 201680054540A CN 108028230 A CN108028230 A CN 108028230A
Authority
CN
China
Prior art keywords
semiconductor equipment
terminal
outside terminal
terminal group
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680054540.5A
Other languages
English (en)
Other versions
CN108028230B (zh
Inventor
永里政嗣
冈田匡史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108028230A publication Critical patent/CN108028230A/zh
Application granted granted Critical
Publication of CN108028230B publication Critical patent/CN108028230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

该半导体设备具有在封装的底面上布置成阵列的多个外部端子。多个外部端子包括用于从设备外部接收电流输入的第一外部端子群组，以及用于向设备的外部输出电流的第二外部端子群组。第一外部端子群组和第二外部端子群组被布置成使得其各自的布置图案相互紧密连接。布置图案可以是梳形、十字形、S形、T形或L形、或者是其组合的形状。多个外部端子可以做成管脚、焊锡球或者电极触点。

Description

半导体设备
技术领域
本发明涉及一种半导体设备。
背景技术
常规地，一些表面安装类型的半导体设备采用栅格阵列封装，其上能够高密度地安装大量的外部端子。
在以下列出的专利文献1中公开了与此相关的常规技术的示例。
现有技术文献
专利文献
专利文献1：日本专利申请2007-201025号公报
发明内容
本发明要解决的问题
然而，在这样的常规设备中，没有充分考虑到栅格布局被期望处理大电流，因此电流可能集中在特定的外部端子，不利地缩短半导体设备的寿命。
鉴于本发明的发明人所发现的上述问题，在此所公开的发明的目的在于提供一种半导体设备，该半导体设备中能够防止电流易于集中在特定的外部端子。
解决问题的手段
根据本发明的一方面，在此公开的半导体设备包括在封装的底面布置成阵列的多个外部端子。这里，多个外部端子包括用于从设备外部接受电流输入的第一外部端子群组，以及用于向设备的外部输出电流的第二外部端子群组。第一外部端子群组和第二外部端子群组被布局为使得第一外部端子群组与第二外部端子群组的布局图案互相接合(第一配置)。
在具有上述第一配置的半导体设备中，布置图案可以各自具有梳形、十字形、S形、T形、L形或者这些形状的组合(第二配置)。
在具有上述第一或第二配置的半导体设备中，多个外部端子可以是管脚、焊锡球或者电极焊点(第三配置)。
具有上述第一至第三配置中的至少一个配置的半导体设备可以进一步具有集成在第一外部端子群组与第二外部端子群组之间的开关元件(第四配置)。
具有上述第四配置的半导体设备可以进一步具有布线层，该布线层电连接在第一外部端子群组与第二外部端子群组以及开关元件中的每一个之间(第五配置)。
在具有上述第五配置的半导体设备中，布线层可以包括多个层(第六配置)。
根据本发明的另一方面，在此公开的电子装置包括具有上述第四至第六配置中的任一配置的半导体设备(第七配置)。
在具有上述第七配置的电子装置中，半导体设备可以用作电源设备的一部分，该电源设备使用开关元件来从电源电压生成期望的输出电压(第八配置)。
此外，在具有上述第七配置的电子装置中，半导体设备可以用作发送设备的一部分，该发送设备使用开关元件来发送数字信号(第九配置)。
此外，在具有上述第七配置的电子装置中，半导体设备可以用作电机驱动设备的一部分，该电机驱动设备使用开关元件来驱动电机(第十配置)。
发明的效果
根据在此所公开的发明，防止电流易于集中在特定的外部端子，并且这使得能够提供长寿命的半导体设备。
附图说明
图1是示出开关电源设备的总体配置的应用示意图；
图2是示出栅格布局的第一实施例的顶部透视图；
图3是示出电流集中时观察到的行为的顶部透视图；
图4是示出电流集中时观察到的行为的垂直剖视图；
图5是示出栅格布局的第二实施例的顶部透视图；
图6是示出当电流集中被消除时观察到的行为的垂直剖视图；
图7是示出配置图案的变型(十字形)的示意图；
图8是示出配置图案的变型(S形)的示意图；
图9是示出配置图案的变型(T形)的示意图；
图10是示出配置图案的变型(L形)的示意图；
图11是示出IC封装的变型(PGA)的示意图；
图12是示出IC封装的变型(BGA)的示意图；
图13是示出IC封装的变型(LGA)的示意图；
图14是示出电子装置的变型(开关电源设备)的示意图；
图15是示出电子装置的变型(发送设备)的示意图；
图16是示出电子装置的变型(驱动设备)的示意图；以及
图17是智能手机的外视图。
具体实施方式
<开关电源设备>
图1是示出开关电源设备的总体配置的电路图。本配置示例的开关电源设备1具有半导体设备10和在外部连接到半导体设备10的各个分立组件(旁路电容器20、输出指示器30以及输出电容器40)。开关电源设备1使用开关输出级(在图所示的示例中，集成在半导体设备10中的输出晶体管11H和同步整流晶体管11L、以及在外部附接到半导体设备10的输出电感器30和输出电容器40)来降低电源电压Vcc，从而生成期望的输出电压Vo。
半导体设备10是用作开关电源设备1的一部分的IC或LSI，并且包括输出晶体管11H和同步整流晶体管11L，以及高边驱动器12H和低边驱动器12L。在半导体设备10中，还集成有控制电路和异常保护电路，两者均未示出。
此外，半导体设备10具有多个外部端子，这些外部端子作为用于与设备的外部建立电连接的单元(在图所示的示例汇总，开关端子T10、电源端子T11、以及接地端子T12)。开关端子T10是用于开关线70的外部连接的外部端子。电源端子T11是用于电源线50的外部连接的外部端子。接地端子T12是用于接地线60的外部连接的外部端子。
输出晶体管11H是P沟道型金属氧化物半导体场效应晶体管(PMOSFET)，其作为开关输出级的高边开关。输出晶体管11H的源极和背栅极都在内部连接到电源端子T11。输出晶体管11H的漏极在内部连接到开关端子T10。输出晶体管11H的栅极连接到高边栅极信号GH施加端子(高边驱动器12H的输出端子)。当高边栅极信号GH是高电平时，输出晶体管11H截止，而当高边栅极信号GH是低电平时，输出晶体管11H导通。
同步整流晶体管11L是N沟道型MOSFET(NMOSFET)，其用作开关输出级的低边开关。同步整流晶体管11L的源极和背栅极都在内部连接到接地端子T12。同步整流晶体管11L的漏极在内部连接到开关端子T10。同步整流晶体管11L的栅极连接到低边栅极信号GL施加端子(低边驱动器12L的输出端子)。当低边栅极信号GL是高电平时，同步整流晶体管11L导通，而当低边栅极信号GL是低电平时，同步整流晶体管11L导通。
在开关输出级，输出晶体管11H和同步整流晶体管11L互补地导通和截止。通过这样的导通/截止操作，在开关端子T10(或者开关线70)处产生在电源电压Vcc与接地电压GND之间脉冲驱动的矩形波电压的开关电压Vsw。需要注意的是，在本说明书中，术语“互补地”不仅覆盖输出晶体管11H的导通/截止与同步整流晶体管11L的导通/截止完全相反的情况，而且覆盖了提供期间两个晶体管同时截止的同时截止时期(死区时间)的情况。
此外，在开关输出级，上述同步整流方法并不意味着限制，可以通过使用整流二极管来代替同步整流晶体管11L来替代地采用二极管整流方法。而且，开关输出级中所使用的开关元件不限于MOSFET，而是可以是诸如GaN电压设备等的电压元件。
高边驱动器12H连接在电源端子T11与接地端子T12之间，并且根据从未示出的控制电路馈送的高边驱动控制信号来生成高边栅极信号GH。
低边驱动器12L连接在电源端子T11与接地端子T12之间，并且根据从未示出的控制电路馈送的低边驱动控制信号来生成低边栅极信号GL。
需要注意的是，连接在高边驱动器12H与接地端子T12之间的内部导体和连接在低边驱动器12L与电源端子T11之间的内部导体分别伴随寄生电阻组件13a和13b。还需要注意的是，电源端子T11、开关端子T10、以及接地端子T12分别伴随寄生电感组件14x、14y和14z。
旁路电容器20是用于限制对于半导体设备10的供电变化的单元，并且连接在电源线50与接地线60之间。需要注意的是，旁路电容器20除了电容组件21以外，还包括等效串联电阻组件22和等效串联电感组件23。期望使用例如多层陶瓷电容器作为旁路电容器30，该多层陶瓷电容器尺寸小，具有小的等效串联电阻组件和小的等效串联电感组件23，并且可以在宽温度范围下进行工作。
输出电感器30和输出电容器40形成LC滤波器，该LC滤波器将开关电源Vsw进行整流和平滑以生成输出电压Vo。输出电感器30的第一端子连接到开关线70。输出电感器30的第二端子和输出电容器40的第一端子都连接到输出线80。输出电容器40的第二端子连接到接地线60。需要注意的是，输出电感器30除了电感组件31以外，还包括等效串联电阻组件22。还需要注意的是，输出电容器40除了电容组件41以外，还包括等效串联电阻组件42和等效串联电感组件43。
电源线50是用于电源电压Vcc施加端子与电源端子T11之间的电连接的印刷导体。电源线50伴随寄生电感组件51和寄生电阻组件52。
接地线60是用于接地端子(接地电压GND施加端子)与接地端子T12之间的电连接的印刷导体。接地线60伴随寄生电感组件61和寄生电阻组件62。
开关线70是用于输出电感器30的第一端子与开关端子T10之间的电连接的印刷导体。开关线70伴随寄生电感组件61和寄生电阻组件62。
输出线80是用于输出电感器30的第二端子输出电容器40的第一端子以及输出电压Vo输出端子中的每个之间的电连接的印刷导体。如其他的印刷导体，输出线80也伴随寄生电感组件和寄生电阻组件。然而，为了方便说明，未示出寄生电感和寄生电阻组件。
<栅格布局(第一实施例)>
图2是示出半导体设备10的封装底面的栅格布局的第一实施例的顶部透视图。在图中，在印刷线路板100上形成图案的电源线50、接地线60、开关线70以及输出线80各自以实线示出。另一方面，半导体设备10、旁路电容器20、输出电感器30以及输出电容器40各自通过透视的方式以短虚线示出。
如图所示，半导体设备10采用栅格阵列封装，其中多个外部端子以阵列布置在封装的底面。特别地，随着输出晶体管11H和同步整流晶体管11L的导通/截止，大电流流经开关端子T10、电源端子T11以及接地端子T12中的每个，开关端子T10、电源端子T11以及接地端子T12分别包括多个开关端子T10、多个电源端子T11以及多个接地端子T12(在图中所示的示例中，十二个开关端子T10、八个电源端子T11、以及四个接地端子T12)，这些多个端子分别共同连接在半导体设备10中。
因此，通过将大电流流过其中每个外部端子的多个外部端子进行并行布置以形成外部端子集群，与大电流流过单个外部端子的配置相比，能够使得电流在多个电路路径中流动，并且能够缓解外部端子或者电连接到其的布线层中的电流集中。
需要注意的是，外部端子集群中包括的外部端子数量越多，电路路径的数量越多，因此能够实现增加的电路分布效果。然而，在仅仅未充分考虑到栅格布局的情况下，无法实现与外部端子的数量对应的能够实现的电路分布效果。
图3是示出电流集中时观察到的行为的半导体设备10的顶部透视图。图示出从电源线50流入开关线70的电流集中在开关端子T10部分(具体地，画上阴影的两个开关端子T10)。
需要注意的是，当输出晶体管11H导通时，多个电源电子T11用作第一外部端子集群，用于接受来自设备外部的电流输入。另一方面，当同步整流晶体管11L导通时，正是多个接地端子T12用作第一外部端子集群。此外，当输出晶体管11H导通和同步整流晶体管11L导通都发生时，多个开关端子T10用作第二外部端子集群，用于向设备的外部输出电流。
在图的栅格布局中，电源端子T11以矩形(两行×两列)布置图案进行布置以占据封装底面的一角。接地端子T12以方形(两行×两列)布置图案进行布置以占据封装底面的另一角。另一方面，开关端子T10以L形布置图案进行布置以夹在电源端子T11与接地端子T12之间。
然而，十二个开关端子T10中只有两个(以阴影示出的两个开关端子T10)位于电源端子T11附近。因此，例如从电源端子T11流经输出晶体管11H(图中未示出)从而到达开关端子T10的电流不是以均匀分布到所有的十二个开关端子T10的方式而是以集中到上述两个开关端子T10的方式进行流动(见图中带阴影的箭头)。
也就是说，没有位于电源终端T11附近的十个开关终端T10，它们都没有完全执行它们被期望执行的电流分布效应，并且该情况与关于八个电源终端T11只提供两个电源终端T10的情况没有很大不同。
需要注意的是，接地端子T12与开关端子T10之间的关系与上述关系相同，使得十二个开关端子T10中除了位于接地端子T12附近的四个开关端子T10的那些端子每个都没有完全执行它们被期望执行的电流分布效应。
图4是半导体设备10的垂直剖面图，概念性示出电流集中时观察到的行为。图中的白色箭头指示从电源端子T11流经输出晶体管11H进入开关端子T10的电流，并且箭头的厚度表示电流的大小。
如图中所示，半导体设备10具有半导体基板10x，其集成有输出晶体管11H；以及布线层10y，其包括多层并且设置在半导体基板10x上。布线层10y建立电源端子T11与输出晶体管11H之间的电连接，以及开关端子T10与输出晶体管11H之间的电连接。需要注意的，布线层10y的各层之间的电连接通过层间过孔建立。
虽然图中未明确示出，但是与上述类似的布线层也形成在接地端子T12与同步整流晶体管11L之间，以及开关端子T10与同步整流晶体管11L之间。
在此，由于电流从多个电源端子T11以集中的方式流向开关端子T10中的特定一个端子(图中所示的示例中，从左起第二个)，布线层10y中的电流分布自然也变得不均匀。在此条件下，情况不是负载均匀地施加在整个布线层10y上，而是局域负载施加到电流所集成在的部分。这导致该部分比其他部分恶化地快，因此会不利地缩短半导体设备10的产品寿命。
<栅格布局(第二实施例)>
图5是示出半导体设备10的封装底面的栅格布局的第二实施例的顶部透视图。在图中，在印刷线路板100上形成图案的电源线50、接地线60、开关线70以及输出线80各自以实线示出。另一方面，半导体设备10、旁路电容器20、输出电感器30以及输出电容器40各自通过透视的方式以短虚线示出。
如图所示，在第二实施例的栅格布局中，用于从设备外部接受电流输入的第一外部端子群组(电源端子11和接地端子T12)和用于向设备外部输出电流的第二外部端子群组(开关端子T10)被布设为互相接合的布局图案。
更具体地，第一外部端子群组和第二外部端子群组都在封装的底面被设置为梳形布置，使得布置图案中的一个布置图案的投影部分与布置图案中的另一个布置图案的凹陷部分接合。
通过采用这样的栅格布局，带阴影的五个开关端子T10位于电源端子T11附近。因此，电流以比在上述第一实施例(图3)中更多的开关端子T10中分布的方式进行流动。
需要注意的是，接地端子T12与开关端子T10之间的关系与上述关系类似，并且能够比上述第一实施例(图3)进一步增强电流分布效果。
图6是半导体设备10的垂直剖面图，概念性示出电流集中被消除时观察到的行为。图中的白色箭头指示从电源端子T11流经输出晶体管11H进入开关端子T10的电流，并且箭头的厚度表示电流的大小。
如图所示，在电流以均匀分布的方式从光源端子T11流到开关端子T10的条件下，布线层10y中的电流分布也变得均匀。因此，均匀负载施加在整个布线层10y上，这使得难以发生布线层10的局域恶化，并且因此有助于延长半导体设备10的产品寿命。
<布置图案>
图7至图10是示出布置图案的变型的示意图。外部端子群组的布置图案不限于参考以上的图5中所示的梳形；例如，可以采用图7所示的十字形、图8中所示的S形、图9中所示的T形、图10中所示的L形以及这些形状的组合。
这里，就作为示例的上述外部端子群组的布置图案而言，为了均匀电流分布的最大效果，期望的是选择最优布置图案或者进行最优组合使得彼此相邻的外部端子的比例尽可能接近1:1。
<IC封装>
图11至图13是示出IC封装的变型的示意图。
图11示出管脚栅格阵列(PGA)封装。在半导体设备10是PGA封装半导体设备的情况下，外部端子(开关端子T10、电源端子T11、以及接地端子T12等)形成为管脚，这些管脚在封装的底面布置成阵列。
图12示出球栅格阵列(BGA)封装。在半导体设备10是BGA封装半导体设备的情况下，外部端子(开关端子T10、电源端子T11、以及接地端子T12等)形成为焊锡球，这些焊锡球在封装的底面布置成阵列。
图13示出触点栅格阵列(LGA)封装。在半导体设备10是LGA封装半导体设备的情况下，外部端子(开关端子T10、电源端子T11、以及接地端子T12等)形成为电极焊盘，这些电极焊盘在封装的底面布置成阵列。
<应用于电子装置的示例>
图14至图16是示出具有半导体设备10的电子装置的变型的示意图。
图14中所示的电子装置A具有开关电源设备A1，其使用集成在半导体设备10或者在外部连接到半导体设备10的开关输出级来从电源电压Vcc生成期望的输出电源Vo；以及负载A2，其通过接收输出电压Vo的提供来进行操作。半导体设备10作为开关电源设备A1的一部分起作用。因此可以说，作为应用实例，电子装置A与上述实施例一样是优选的。
图15中所示的电子装置B具有：发送设备B1，其使用集成在半导体设备10中或者在外部连接到半导体设备10的开关输出级来发送数字信号Sd；以及接收设备B2，其接收数字信号Sd。半导体设备10作为发送设备B1的一部分起作用。
图16中所示的电子装置C具有：电机驱动设备C1，其使用集成在半导体设备10中或者在外部连接到半导体设备10的开关输出级来生成电机驱动信号U、V和W；以及电机C2，其通过接收电机驱动信号U、V和W的提供来进行转动。
因此，半导体设备10适用于各种装置。
图17是智能手机的外视图。智能手机X是图14中所示的电子装置A的示例，并且使用半导体设备10的开关电源设备A1能够优选地搭载在智能手机X上。
<其他变型例>
除了上述实施例，在不脱离技术创造的精神的情况下，能够将各种变型添加到在此公开的各种技术特征。换言之，应当理解的是，上述实施例是各方面的示例而非限制性的，并且本发明的技术范围不是由实施例的上述描述而是由权利要求来指示，并且覆盖权利要求和等同于权利要求的意思的范围内的所有变型。
工业实用性
在此公开的发明优选可使用作为例如延长应对大电流的低电压驱动的半导体设备的寿命的技术。
符号的说明
1 开关电源设备
10 半导体设备
10x 半导体基板
10y 布线层
11H 输出晶体管(开关输出级的高边开关)
11L 同步整流晶体管(开关输出级的低边开关)
12H 高边驱动器
12L 低边驱动器
13a、13b 寄生电阻组件
14x、14y、14z 寄生电感组件
20 旁路电容器
21 电容组件
22 等价串联电阻组件
23 等价串联电感组件
30 输出电感器
31 电感组件
32 等价串联电阻组件
40 输出电容器
41 电容组件
42 等价串联电阻组件
43 等价串联电感组件
50 电源线
60 接地线
70 开关线
51、61、71 寄生电感组件
52、62、72 寄生电阻组件
80 输出线
100 印刷线路板
T10 开关端子
T11 电源端子
T12 接地端子
A、B、C 电子装置
A1 开关电源设备
A2 负载
B1 发送设备
B2 接收设备
C1 电机驱动设备
C2 电机
X 智能手机

Claims (10)

1.一种半导体设备，包括：
多个外部端子，在封装的底面处被布置成阵列，
其中
所述多个外部端子包括
用于从所述设备的外部接受电流的输入的第一外部端子群组，以及
用于向所述设备的外部输出电流的第二外部端子群组，并且
所述第一外部端子群组和所述第二外部端子群组被布局为使得所述第一外部端子群组的布置图案和所述第二外部端子群组的布置图案互相接合。
2.根据权利要求1所述的半导体设备，
其中
布置图案各自具有梳形、十字形、S形、T形、L形或者这些形状的组合。
3.根据权利要求1或2所述的半导体设备，
其中
所述多个外部端子是管脚、焊锡球或者电极触点。
4.根据权利要求1至3中的任一项所述的半导体设备，进一步包括：
集成在所述第一外部端子群组与所述第二外部端子群组之间的开关元件。
5.根据权利要求4所述的半导体设备，进一步包括：
电连接在所述第一外部端子群组和所述第二外部端子群组以及所述开关元件中的每一个之间的布线层。
6.根据权利要求5所述的半导体设备，
其中
所述布线层包括多个层。
7.一种电子装置，包括：
根据权利要求4至6中的任一项所述的半导体设备。
8.根据权利要求7所述的电子装置，
其中
所述半导体设备用作电源设备的一部分，所述电源设备使用所述开关元件以从电源电压生成期望的输出电压。
9.根据权利要求7所述的电子装置，
其中
所述半导体设备用作发送设备的一部分，所述发送设备使用所述开关元件以发送数字信号。
10.根据权利要求7所述的电子装置，
其中
所述半导体设备用作电机驱动设备的一部分，所述电机驱动设备使用所述开关元件以驱动电机。
CN201680054540.5A 2015-09-14 2016-09-02 半导体设备 Active CN108028230B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-180864 2015-09-14
JP2015180864A JP6653541B2 (ja) 2015-09-14 2015-09-14 半導体装置
PCT/JP2016/075851 WO2017047415A1 (ja) 2015-09-14 2016-09-02 半導体装置

Publications (2)

Publication Number Publication Date
CN108028230A true CN108028230A (zh) 2018-05-11
CN108028230B CN108028230B (zh) 2021-02-05

Family

ID=58289170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054540.5A Active CN108028230B (zh) 2015-09-14 2016-09-02 半导体设备

Country Status (5)

Country Link
US (1) US10559528B2 (zh)
EP (1) EP3336888B1 (zh)
JP (1) JP6653541B2 (zh)
CN (1) CN108028230B (zh)
WO (1) WO2017047415A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477686B2 (en) * 2017-07-26 2019-11-12 Canon Kabushiki Kaisha Printed circuit board
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151639A (ja) * 1992-11-04 1994-05-31 Hitachi Ltd 集積回路用パッケージ
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
US20040169198A1 (en) * 2001-05-30 2004-09-02 Tatsuya Nagata Semiconductor device
JP2008270369A (ja) * 2007-04-17 2008-11-06 Ngk Spark Plug Co Ltd キャパシタ内蔵配線基板
US20110095418A1 (en) * 2009-10-26 2011-04-28 Hwan-Sik Lim Semiconductor package and method for fabricating the same
CN102842564A (zh) * 2012-09-12 2012-12-26 矽力杰半导体技术(杭州)有限公司 集成开关电源的倒装封装装置及其倒装封装方法
CN103975427A (zh) * 2011-10-07 2014-08-06 沃尔泰拉半导体公司 互连衬底的功率管理应用
CN104659016A (zh) * 2013-11-20 2015-05-27 瑞萨电子株式会社 半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714801A (en) 1995-03-31 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor package
JPH08330474A (ja) * 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
US6713823B1 (en) 2002-03-08 2004-03-30 Volterra Semiconductor Corporation Conductive routings in integrated circuits
JP4595823B2 (ja) 2006-01-24 2010-12-08 株式会社デンソー ボールグリッドアレイ
JP6434274B2 (ja) * 2014-10-27 2018-12-05 ローム株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151639A (ja) * 1992-11-04 1994-05-31 Hitachi Ltd 集積回路用パッケージ
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator
US20040169198A1 (en) * 2001-05-30 2004-09-02 Tatsuya Nagata Semiconductor device
CN1714442A (zh) * 2001-05-30 2005-12-28 株式会社日立制作所 半导体器件
JP2008270369A (ja) * 2007-04-17 2008-11-06 Ngk Spark Plug Co Ltd キャパシタ内蔵配線基板
US20110095418A1 (en) * 2009-10-26 2011-04-28 Hwan-Sik Lim Semiconductor package and method for fabricating the same
CN103975427A (zh) * 2011-10-07 2014-08-06 沃尔泰拉半导体公司 互连衬底的功率管理应用
CN102842564A (zh) * 2012-09-12 2012-12-26 矽力杰半导体技术(杭州)有限公司 集成开关电源的倒装封装装置及其倒装封装方法
CN104659016A (zh) * 2013-11-20 2015-05-27 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
US20180247889A1 (en) 2018-08-30
CN108028230B (zh) 2021-02-05
WO2017047415A1 (ja) 2017-03-23
EP3336888A1 (en) 2018-06-20
JP6653541B2 (ja) 2020-02-26
US10559528B2 (en) 2020-02-11
EP3336888B1 (en) 2020-05-06
JP2017059580A (ja) 2017-03-23
EP3336888A4 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
CN106531727A (zh) 具有抗干扰电容器的电子组件
CN107026575B (zh) 堆栈电子结构
US10741481B2 (en) Integrated package assembly for switching regulator
US10199361B2 (en) Stacked electronic structure
JP4007916B2 (ja) 集積回路パッケージ用分路付き電源接続部
CN101114640B (zh) 半导体装置
US10425030B2 (en) Semiconductor device
US20140159219A1 (en) Multi-component chip packaging structure
CN108028230A (zh) 半导体设备
CN207217523U (zh) 复合电子部件、电路模块以及dcdc转换器模块
US10856406B2 (en) Printed wiring board
CN101714544A (zh) 一种集成三极管及其制造方法
US9763333B2 (en) Shared resistor pad bypass
US9041184B2 (en) Chip-housing module and a method for forming a chip-housing module
EP2670212B1 (en) A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator
US20130285197A1 (en) Semiconductor Devices and Methods of Manufacturing and Using Thereof
CN100552946C (zh) 电子封装结构
CN111564434B (zh) 集成芯片结构及电源模块
CN114709204A (zh) 多裸片封装结构、芯片及方法
CN117500152A (zh) 一种电子模块
KR20160120080A (ko) 회로 기판 패키지, 그 테스트 방법 및 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant