CN108027767A - 寄存器读取/写入排序 - Google Patents

寄存器读取/写入排序 Download PDF

Info

Publication number
CN108027767A
CN108027767A CN201680054181.3A CN201680054181A CN108027767A CN 108027767 A CN108027767 A CN 108027767A CN 201680054181 A CN201680054181 A CN 201680054181A CN 108027767 A CN108027767 A CN 108027767A
Authority
CN
China
Prior art keywords
instruction
register
block
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680054181.3A
Other languages
English (en)
Other versions
CN108027767B (zh
Inventor
D·C·伯格
A·L·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Microsoft Technology Licensing LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microsoft Technology Licensing LLC filed Critical Microsoft Technology Licensing LLC
Publication of CN108027767A publication Critical patent/CN108027767A/zh
Application granted granted Critical
Publication of CN108027767B publication Critical patent/CN108027767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/3009—Thread control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30105—Register structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/323—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for indirect branch instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/35—Indirect addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
    • G06F9/3828—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage with global bypass, e.g. between pipelines, between clusters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3848—Speculative instruction execution using hybrid branch prediction, e.g. selection between prediction techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3853—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution of compound instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G06F9/38585—Result writeback, i.e. updating the architectural state or memory with result invalidation, e.g. nullification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3888—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple threads [SIMT] in parallel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/466—Transaction processing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/526—Mutual exclusion algorithms
    • G06F9/528—Mutual exclusion algorithms by using speculative mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/604—Details relating to cache allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/321—Program or instruction counter, e.g. incrementing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/355—Indexed addressing
    • G06F9/3557—Indexed addressing using program counter as base address
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Multimedia (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

公开了用于使用硬件结构来控制基于块的处理器架构中的寄存器访问指令的执行的装置和方法，该硬件结构指示指令块中的寄存器访问指令的相对顺序。在所公开的技术的一个示例中，一种操作处理器的方法包括：至少部分地基于被编码在先前的指令块内的依赖性以及指示针对先前的指令块已经执行了哪些寄存器写入指令的所存储的数据来选择要执行的多个指令中的寄存器访问指令，并且执行所选择的指令。在一些示例中，使用写入掩码、读取掩码、寄存器写入向量寄存器或计数器中的一个或多个来确定寄存器读取/写入依赖性。基于编码的依赖性和经掩码的写入向量，下一指令块可以在其寄存器依赖性可用时发出。

Description

寄存器读取/写入排序
背景技术
由于摩尔定律所预测的持续晶体管扩展，微处理器已经从晶体管数的持续增加、集成电路成本、制造资本、时钟频率、以及能量效率中受益，而相关的处理器指令集架构(ISA)却很小变化。然而在过去40年里，来自驱动半导体工业的光刻扩展实现的益处正在放缓或者甚至反转。精简指令集计算(RISC)架构已经成为处理器设计中的主导典范很多年。乱序超标量实现尚未在面积或性能方面展现出持续改进。因此，存在对于扩展性能改进的处理器ISA改进的充足机会。
发明内容
公开了用于配置、操作和编译用于包括显式数据图执行(EDGE)架构的基于块的处理器架构(BB-ISA)的代码的方法、装置和计算机可读存储设备。用于例如改进处理器性能和/或减少能量消耗的解决方案的所描述的技术和工具可以彼此分离地被实现，或者彼此以各种组合被实现。如下面将更充分地描述的，所描述的技术和工具可以在以下各项中被实现：数字信号处理器、微处理器、专用集成电路(ASIC)、软处理器(例如，使用可重新配置逻辑被实现在现场可编程门阵列(FPGA)中的处理器核)、可编程逻辑、或者其他适合的逻辑电路。如对于本领域的普通技术人员而言将容易地明显的，所公开的技术可以被实现在各种计算平台中，包括但不限于服务器、大型机、手机、智能电话、PDA、手持式设备、手持式计算机、PDA、触摸屏平板设备、平板计算机、可穿戴计算机、以及膝上型计算机。
在所公开技术的一个示例中，一种基于块的处理器被配置为基于硬件结构来控制寄存器访问指令(例如，寄存器读取和寄存器写入指令)的顺序，硬件结构存储指示寄存器访问指令的相对顺序的数据。在一些示例中，写入掩码在译码指令块时或从指令块头部直接读取时被生成并且存储在硬件结构中。在一些示例中，寄存器访问指令被编码有从其读取或向其写入的寄存器文件中的特定寄存器的标识符。在一些示例中，编译器或解释器将源码和/或目标码转换为用于基于块的处理器的可执行码，包括具有包括寄存器写入掩码数据的头部的指令块。
提供本发明内容以引入以在下文具体实施方式中进一步描述的简化形式的概念的选择。本发明内容不旨在标识要求保护的主题的关键特征或基本特征，其也不旨在用于限制要求保护的主题的范围。所公开的主题的前述和其他目标、特征以及优点将从参考附图进行的以下具体实施方式变得更加明显。
附图说明
图1图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。
图2图示了如可以在所公开的技术的一些示例中使用的基于块的处理器核。
图3图示了根据所公开的某些示例的多个指令块。
图4图示了如可以在所公开的技术的一些示例中使用的源代码和指令块的部分。
图5图示了如可以在所公开的技术的一些示例中使用的基于块的处理器头部和指令。
图6是图示了当指令块被映射、执行和退出时指派给指令块的多个状态的状态图。
图7图示了可以在所公开的技术的一些示例中使用的多个指令块和处理器核。
图8是概述可以在所公开的技术的某些示例中可被执行的将寄存器掩码数据与寄存器写入向量进行比较的示例方法的流程图。
图9图示了可以在所公开的技术的某些示例中使用的示例源码和汇编码。
图10A和10B图示了可以在所公开的技术的某些示例中使用的描绘寄存器访问指令依赖性的示例图。
图11图示出了可以在所公开的技术的某些示例中使用的比较读取掩码、写入掩码和写入向量寄存器数据的示例。
图12是概述可以在所公开的技术的某些示例中执行的使用计数器分析寄存器访问依赖性的另一示例方法的流程图。
图13是概述可以在所公开的技术的某些示例中执行的将源码和/或目标码转换为包括寄存器访问指令的相对顺序的指示的基于块的处理器可执行码的示例方法的流程图。
图14是图示用于实现所公开的技术的一些实施例的适合的计算环境的框图。
具体实施方式
I.总体考虑
在未旨在以任何方式进行限制的代表性实施例的上下文中阐述了本公开内容。
如在本申请中所使用的，除非上下文清楚地指明，否则单数形式“一”、“一种”和“该”包括复数形式。此外，术语“包括”意味着“包含”。而且，术语“耦合的”涵盖机械的、电的、磁性的、光学的以及将项耦合或链接在一起的其他实际方式，并且不排除耦合项之间的中间元件的存在。另外，如在此所使用的，术语“和/或”意味着短语中的任何一项或多项的组合。
在此所描述的系统、方法和装置不应当以任何方式被解释为限制性的。相反，本公开涉及彼此单独并且以各种组合和子组合的各种所公开的实施例的所有新颖和非显而易见的特征和方面。所公开的系统、方法和装置既不限于任何特定方面或者特征或者其组合，所公开的内容和方法也不要求任何一个或多个特定优点存在或者问题被解决。此外，所公开的实施例的任何特征或者方面可以彼此以各种组合和子组合被使用。
虽然为了方便呈现而以特定顺序的次序描述所公开的方法中的一些方法的操作，但是应当理解，除非特定排序由下面阐述的特定语言要求，否则说明书的这种方式涵盖重新布置。例如，顺序地描述的操作可以在一些情况下重新布置或者并行地执行。此外，出于简单的缘故，附图可能未示出所公开的内容和方法可以结合其他内容和方法使用的各种方式。此外，说明书有时使用类似“产生”、“生成”、“显示”、“接收”、“发射”、“验证”、“执行”和“发起”的术语来描述所公开的方法。这些术语是所执行的实际操作的高层描述。对应于这些术语的实际操作将取决于特定实现而变化并且是由本领域的普通技术人员容易地可辨别的。
参考本公开的装置或者方法在此所呈现的操作理论、科学原理或者其他理论描述已经出于更好的理解的目的而被提供，并且不旨在范围方面是限制性的。所附的权利要求中的装置和方法不限于以由这样的操作理论所描述的方式实现的那些装置和方法。
所公开的方法中的任一方法可以被实现为被存储在一个或多个计算机可读介质(例如，计算机可读介质(诸如一个或多个光学介质光盘、易失性存储器部件(诸如DRAM或SRAM))或非易失性存储器部件(诸如硬盘驱动器))上并且被执行在计算机(例如，任何商业可获得的计算机，包括智能电话或者包括计算硬件的其他移动设备)上的计算机可执行指令。用于实现所公开的技术的计算机可执行指令中的任一指令以及在所公开的实施例的实现期间创建和使用的任何数据可以被存储在一个或多个计算机可读介质(例如，计算机可读存储介质)上。计算机可执行指令可以是例如专用软件应用或者经由网络浏览器或者其他软件应用(诸如远程计算应用)访问或者下载的软件应用的一部分。这样的软件可以例如在单个本地计算机(例如，利用在任何适合的商业可获得的计算机上执行的通用和/或基于块的处理器)上被执行，或者在使用一个或多个网络计算机的网络环境中(例如，经由因特网、广域网、局域网、客户端服务器网络(诸如云计算网络)、或者其他这样的网络)中被执行。
为了清晰起见，描述了基于软件的实现的仅某些所选的方面。省略了在本领域中众所周知的其他细节。例如，应当理解，所公开的技术不限于任何特定计算机语言或者程序。例如，所公开的技术可以通过以C、C++、JAVA或者任何其他适合的编程语言来实现。同样地，所公开的技术不限于任何特定计算机或者硬件类型。适合的计算机和硬件的某些细节是众所周知的并且不需要在本公开中被详细阐述。
此外，基于软件的实施例(包括例如用于使得计算机执行所公开的方法中的任一方法的计算机可执行指令)中的任一实施例可以通过适合的通信手段被上载、被下载或者被远程访问。这样的适合的通信手段包括例如因特网、万维网、内联网、软件应用、电缆(包括光纤电缆)、磁通信、电磁通信(包括RF、微波和红外通信)、电子通信、或者其他这样的通信手段。
II.对所公开的技术的介绍
超标量乱序微架构采用大量的电路资源来重命名寄存器，以数据流次序调度指令，在误推测之后清理，并且针对精确异常按序收回结果。这包括昂贵的电路，诸如深的许多端口的寄存器文件、用于数据流指令调度唤醒的许多端口的内容可访问存储器(CAM)、以及许多宽总线复用器和旁路网络，所有的这些都是资源密集的。例如，多读取、多写入RAM的基于FPGA的实现通常要求复制、多循环操作、时钟加倍、组交错、实况值表和其他昂贵技术的混合。
所公开的技术可以通过应用包括高指令集并行性(ILP)、乱序(OoO)、超标量执行的技术来实现性能增强，同时避免处理器硬件和相关联的软件二者中的大量的复杂性和开销。在所公开的技术的一些示例中，基于块的处理器使用针对区域和能量有效的高ILP执行所设计的EDGE ISA。在一些示例中，EDGE架构和相关联的编译器的使用巧妙处理重命名CAM的寄存器的远离和复杂性。
在所公开的技术的某些示例中，EDGE ISA可以消除对于一个或多个复杂架构特征的需要，包括寄存器重命名、数据流分析、误推测恢复以及按序退出，同时支持主流编程语言(诸如C和C++)。在所公开的技术的某些示例中，基于块的处理器执行多个(两个或两个以上)指令作为原子块。基于块的指令可以被用于以更显式的方式表达程序数据流和/或指令流的语义，这允许改进的编译器和处理器性能。在所公开的技术的某些示例中，显式数据图形执行指令集架构(EDGE ISA)包括关于可以用于改进对不适当的控制流指令的检测的程序控制流的信息，从而增加性能、节省存储器资源和/或并且节省能量。
在所公开的技术的一些示例中，在指令块内组织的指令原子地被取指、被执行并且被提交。块内的指令以数据流次序执行，其使用寄存器重命名减少或者消除并且提供功率有效的OoO执行。编译器可以被用于通过ISA显式地编码数据依赖性，这减少或者消除负担的处理器核控制逻辑在运行时重新发现依赖性。使用所预测的执行，块内分支可以被转换为数据流指令，并且除了存储器依赖性之外的依赖性可以限于直接数据依赖性。所公开的目标形式编码技术允许块内的指令经由操作数缓冲器直接地传递其操作数，这减少对功耗渴望的多端口物理寄存器文件的访问。
在指令块之间，指令可以使用存储器和寄存器进行传送。通常将寄存器限制为相对较小数目的架构定义的寄存器(例如，16、32、64或128个寄存器)，并且被配置为使得存储在寄存器中的数据可以被一个或多个处理器核的执行单元快速地访问。在很多示例中，寄存器用全轨电压存储单元(例如，触发器或锁存器)的小型阵列来实现，这些全轨电压存储单元不需要通常在SRAM或DRAM中使用的感测放大器或其他专用存储器寻址和译码技术。寄存器因此可以用于在不同指令窗口和/或不同处理器核上执行的指令块之间快速地传递数据。相反，存储器(例如，存储由架构定义的存储器空间的数据的存储器)通常被布置为使得存在数百万、数十亿或更多的可寻址位置。包括主存储器的这样的存储器通常使用诸如SRAM或DRAM等更密集存储技术来实现，具有一层或多层高速缓存，并且需要专用电路来读取低电压值以确定存储在存储器中的数据值。使用这种存储器来实现寄存器通常会增加访问延迟。
公开了用于生成和使用用于基于块的处理器的寄存器访问指令顺序编码的装置、方法和计算机可读存储介质。在所公开的技术的某些示例中，指令块包括指令块头部和多个指令。换言之，指令块的所执行的指令影响状态，或者作为原子事务单元不影响状态。
在所公开的技术的一些示例中，硬件结构存储数据，该数据指示针对多个寄存器访问指令(包括寄存器读取和寄存器写入指令)要遵守的寄存器依赖性。耦合到处理器核的控制单元至少部分基于存储在硬件结构中的数据来控制寄存器访问指令的发出。因此，可以避免寄存器读取/写入危险，同时允许指令块中的指令在其依赖性可用时立即执行。在一些示例中，控制单元包括用于确定寄存器访问指令何时发出到加载/存储队列的唤醒和选择逻辑。
如本领域的普通技术人员将容易地理解到，所公开的技术的实现的范围在各种区域和性能折中的情况下是可能的。
III.示例性的基于块的处理器
图1是如可以被实现在所公开的技术的一些示例中的基于块的处理器100的块图10。处理器100被配置为根据指令集架构(ISA)来执行原子指令块，ISA描述了处理器操作的若干方面，包括寄存器模型、由基于块的指令执行的若干定义操作、存储器模型、中断以及其他架构特征。基于块的处理器包括多个处理器核110，其包括处理器核111。
如在图1中所示，处理器核经由核互连120连接到彼此。核互连120携带数据并且控制核110的个体核、存储器接口140以及输入/输出(I/O)接口145之间的信号。核互连120可以使用电的、光学的、磁性的或者其他适合的通信技术发送和接收信号，并且可以取决于特定期望的配置而提供根据若干不同的拓扑布置的通信连接。例如，核互连120可以具有交叉开关、总线、点对点总线或者其他适合的拓扑。在一些示例中，核110中的任一个核可以被连接到其他核中的任一个核，而在其他示例中，一些核仅被连接到其他核的子集。例如，每个核可以仅被连接到最近的4、8或20个邻近核。核互连120可以用于将输入/输出数据传送至核和从核传送输入/输出数据，以及将控制信号和其他信息信号传送至核和从核传送控制信号和其他信息信号。例如，核110中的每个核110可以接收并且传送指示当前正由相应核中的每个核执行的指令的执行状态的信号量。在一些示例中，核互连120被实现为将核110和存储器系统连接的接线，而在其他示例中，核互连可以包括用于多路复用(一条或多条)互连接线上的数据信号的电路、开关和/或路由部件，包括活跃的信号驱动器和中继器或者其他适合的电路。在所公开的技术的一些示例中，在处理器100内和/或至/来自处理器100的信号不限于全摆幅电数字信号，但是处理器可以被配置为包括差分信号、脉冲信号或者用于传送数据和控制信号的其他适合的信号。
在图1的示例中，处理器的存储器接口140包括被用于连接到附加存储器(例如，被定位在除处理器100之外的另一集成电路上的存储器)的接口逻辑。外部存储器系统150包括L2高速缓存152和主存储器155。在一些示例中，L2高速缓存可以使用静态RAM(SRAM)被实现，并且主存储器155可以使用动态RAM(DRAM)被实现。在一些示例中，存储器系统150被包括在与处理器100的其他部件相同的集成电路上。在一些示例中，存储器接口140包括允许在不使用(一个或多个)寄存器文件和/或处理器100的情况下传送存储器中的数据块的直接存储器访问(DMA)控制器。在一些示例中，存储器接口管理虚拟存储器的分配，扩展可用的主存储器155。
I/O接口145包括用于将输入信号和输出信号接收并且发送到其他部件的电路，诸如硬件中断、系统控制信号、外围接口、协处理器控制和/或数据信号(例如，用于图形处理单元、浮点协处理器、物理处理单元、数字信号处理器或者其他协处理部件的信号)、时钟信号、信号量或者其他适合的I/O信号。I/O信号可以是同步的或者异步的。在一些示例中，I/O接口的全部或部分结合存储器接口140使用存储器映射的I/O技术被实现。
基于块的处理器100还可以包括控制单元160。控制单元160监督处理器100的操作。可以由控制单元160执行的操作可以包括用于执行指令处理而对核的分配和解除分配；对任何核、寄存器文件、存储器接口140和/或I/O接口145中之间的输入数据和输出数据的控制；对执行流的修改；以及验证控制流中的分支指令、指令头部和其他改变的(一个或多个)目标位置。控制单元160可以根据表示指令块的出口点和控制流概率的控制流和元数据信息来生成和控制处理器。控制单元160可以根据任何所公开的方法来控制寄存器读取和写入指令的发出，包括寄存器读取掩码、寄存器写入掩码和/或写入向量寄存器的使用。
控制单元160还可以处理硬件中断，并且控制特殊系统寄存器(例如，被存储在一个或多个寄存器文件中的程序计数器)的读取和写入。在所公开的技术的一些示例中，控制单元160至少部分地使用处理器核110中的一个或多个核被实现，而在其他示例中，控制单元160使用非基于块的处理器核(例如，耦合到存储器的通用RISC处理核)被实现。在一些示例中，控制单元160至少部分地使用以下各项中的一项或多项被实现：硬连线有限状态机、可编程微代码、可编程门阵列或者其他适合的控制电路。在备选示例中，可以由核110中的一个或多个核来执行控制单元功能。
控制单元160包括用于将指令块分配到处理器核110的调度器165。如在此所使用的，调度器分配涉及引导指令块的操作，包括发起指令块映射、取指、译码、执行、提交、中止(abort)、空闲以及刷新指令块。处理器核110在指令块映射期间被指派到指令块。所描述的指令操作的阶段出于说明性目的，并且在所公开的技术的一些示例中，某些操作可以被组合、被省略、被分离为多个操作，或者被添加附加操作。调度器165调度指令的流，包括用于实现指令处理而对的核的分配和解除分配、核中的任何核、寄存器文件、存储器接口140和/或I/O接口145之间的输入数据和输出数据的控制。控制单元160还包括存储器访问指令硬件结构167，其可以用于存储数据，该数据包括寄存器写入掩码、寄存器读取掩码和写入向量寄存器，如下面进一步详细讨论的。
基于块的处理器100还包括时钟发生器170，其将一个或多个时钟信号分布到处理器内的各种部件(例如，核110、互连120、存储器接口140和I/O接口145)。在所公开的技术的一些示例中，所有部件共享共同时钟，而在其他示例中，不同的部件使用不同的时钟(例如，具有不同的时钟频率的时钟信号)。在一些示例中，时钟的一部分被选通以在处理器部件中的一些部件未被使用时允许功率节省。在一些示例中，时钟信号使用锁相环(PLL)被生成以生成具有固定的恒定频率和占空比的信号。接收时钟信号的电路可以在单个边沿(例如，上升沿)上被触发，而在其他示例中，接收电路中的至少一些电路通过上升和下降时钟沿而被触发。在一些示例中，时钟信号可以光学地或无线地被传输。
IV.示例基于块的处理器核
图2是如可以在所公开的技术的某些示例中使用的进一步详述用于基于块的处理器100(并且特别地，基于块的处理器核之一的实例)的示例微架构的块图。为了便于解释，示例性的基于块的处理器核被图示有五个阶段：指令取指(IF)、译码(DC)、操作数取指、执行(EX)以及存储器/数据访问(LS)。然而，本领域的普通技术人员将容易地理解到，对所图示的微架构的修改(诸如添加/移除阶段、添加/移除执行操作的单元、以及其他实现细节)可以被修改为适合用于基于块的处理器的特定应用。
如在图2中所示，处理器核111包括控制单元205，其生成控制信号来调节核操作，并且使用指令调度器206调度核内的指令流。可以由控制单元205和/或指令调度器206执行的操作可以包括生成和使用存储器访问指令编码的生成和使用，用于执行指令处理的核的分配和解除分配，在任何核、寄存器文件、存储器接口140和/或I/O接口145之间的输入数据和输出数据的控制。控制单元还可以控制用于确定指令发出的率和顺序的加载存储队列、调度器、全局控制单元、其他单元或这些单元的组合。
在一些示例中，指令调度器206使用耦合到存储器的通用处理器被实现，存储器被配置为存储用于调度指令块的数据。在一些示例中，指令调度器206使用专用处理器或者使用耦合到存储器的基于块的处理器核被实现。在一些示例中，指令调度器206被实现为耦合到存储器的有限状态机。在一些示例中，在处理器(例如，通用处理器或者基于块的处理器核)上执行的操作系统生成优先级、断言和其他数据，其可以至少部分地用于利用指令调度器206来调度指令块。如本领域的普通技术人员将容易地理解到，在集成电路、可编程逻辑或者其他适合的逻辑中实现的其他电路结构可以用于实现用于指令调度器206的硬件。
控制单元205还包括用于存储控制流信息和元数据的存储器(例如，在SRAM或寄存器中)。例如，用于寄存器访问指令顺序的数据可以被存储在诸如寄存器指令数据存储207等硬件结构中。寄存器指令数据存储207可以存储用于写入掩码的数据(例如，通过复制编码在指令块中的数据或者在译码寄存器访问指令时由指令译码器生成的)、寄存器写入向量寄存器(例如，存储指示已经执行了哪些以及何种类型的寄存器访问指令的数据)以及经掩码的存储向量寄存器数据(例如，通过将写入掩码与寄存器写入向量寄存器和/或寄存器读取掩码进行比较而生成的数据)。在一些示例中，寄存器指令数据存储207包括追踪已经执行的寄存器访问指令的数目和类型的计数器。
控制单元205还可以处理硬件中断，并且控制特殊系统寄存器(例如，被存储在一个或多个寄存器文件中的程序计数器)的读取和写入。在所公开的技术的其他示例中，控制单元205和/或指令调度器206使用非基于块的处理器核(例如，耦合到存储器的通用RISC处理核)被实现。在一些示例中，控制单元205和/或指令调度器206至少部分地使用以下各项中的一项或多项被实现：硬连线有限状态机、可编程微代码、可编程门阵列、或者其他适合的控制电路。
示例性处理器核111包括两个指令窗口210和211，其中的每个指令窗口可以被配置为执行指令块。在所公开的技术的一些示例中，指令块是基于块的处理器指令的原子集合，其包括指令块头部以及多个一个或多个指令。如下面将进一步讨论的，指令块头部包括可以被用于进一步定义指令块内的多个指令中的一个或多个指令的语义的信息。取决于所使用的特定ISA和处理器硬件，还可以在指令的执行期间使用指令块头部，并且通过例如允许对指令和/或数据的早期取回、改进的分支预测、推测的执行、改进的能量效率以及经改进的代码紧密性，来改进执行指令块的性能。在其他示例中，不同的数目的指令窗口是可能的，诸如一个、四个、八个或其他数目的指令窗口。
指令窗口210和211中的每个指令窗口可以从输入端口220、221和222(其连接到互连总线)中的一个或多个输入端口以及指令高速缓存227(其进而连接到指令译码器228和229)接收指令和数据。附加的控制信号还可以在附加的输入端口225上被接收。指令译码器228和229中的每个指令译码器对指令头部和/或用于指令块中的指令进行译码，并且将所译码的指令存储在被定位在每个相应的指令窗口210和211中的存储器存储库215和216内。另外，译码器228和229中的每个译码器向控制单元205发送数据，例如以配置存储在从指令头部读取的或从各个寄存器访问指令生成的寄存器指令数据存储207中的数据。
处理器核111还包括耦合到L1(第一级)高速缓存235的寄存器文件230。寄存器文件230存储用于在基于块的处理器架构中定义的寄存器的数据，并且可以具有一个或多个读端口和一个或多个写端口。寄存器文件230可以用于在不同的指令窗口或不同的处理器核上操作的指令块之间传递值。例如，寄存器文件可以包括用于将数据存储在寄存器文件中的两个或两个以上写端口，以及具有用于从寄存器文件内的个体寄存器读取数据的多个读端口。在一些示例中，单个指令窗口(例如，指令窗口210)可以一次访问寄存器文件的仅一个端口，而在其他示例中，指令窗口210可以访问一个读端口和一个写端口，或者可以同时访问两个或两个以上读端口和/或写端口。在一些示例中，寄存器文件230可以包括64个寄存器，寄存器中的每个寄存器保持32位的数据的字。(为了便于解释，除非另有说明，否则本申请将32位数据称为字。根据所公开的技术的合适的处理器可以使用8、16、64、128、256位或另一位数的字来操作)在一些示例中，寄存器文件230内的寄存器中的一些寄存器可以被分配为特殊目的。例如，寄存器中的一些寄存器可以被专用作系统寄存器示例，其包括存储常量值(例如，所有零字)、(一个或多个)程序计数器(PC)(其指示正被执行的程序线程的当前地址)、物理核数目、逻辑核数目、核指派拓扑、核控制标志、执行的标志、处理器拓扑或者其他适合的专用目的的寄存器。在一些示例中，存在多个程序计数器寄存器、一个或每个程序计数器，以允许跨一个或多个处理器核和/或处理器的多个执行线程的并发执行。在一些示例中，程序计数器被实现为指定存储器位置，而不是寄存器文件中的寄存器。在一些示例中，系统寄存器的使用可以由操作系统或者其他监督式计算机指令进行限制。在一些示例中，寄存器文件230被实现为触发器阵列，而在其他示例中，寄存器文件可以使用锁存器、SRAM或者其他形式的存储器存储装置被实现。针对给定处理器(例如，处理器100)的ISA规格指定寄存器文件230内的寄存器如何被定义并且被使用。
在一些示例中，处理器100包括由多个处理器核共享的全局寄存器文件。在一些示例中，与处理器核相关联的个体寄存器文件可以被组合以静态地或者动态地形成较大的文件，这取决于处理器ISA和配置。
如在图2中所示，指令窗口210的存储器存储库215包括若干译码的指令241、左操作数(LOP)缓冲器242、右操作数(ROP)缓冲器243、断言缓冲器244、三个广播信道245、以及指令计分板245。在所公开的技术的一些示例中，指令块中的每个指令被分解为一行译码的指令、左操作数和右操作数和计分板数据，如在图2中所示。译码的指令241可以包括被存储为位级控制信号的指令的部分或者完全译码的版本。操作数缓冲器242和243存储操作数(例如，从寄存器文件230接收到的寄存器值、从存储器接收到的数据、在指令内编码的中间操作数、由较早发出的指令计算的操作数、或者其他操作数值)，直到其相应的译码的指令就绪执行。指令操作数和断言分别从操作数缓冲器242和243以及断言缓冲器244而不是寄存器文件读取。指令记分板245可以包括用于指向指令的断言的缓冲器，包括用于组合由多个指令发送到指令的断言的线或逻辑。
第二指令窗口211的存储器存储库216存储类似的指令信息(译码的指令、操作数和计分板)作为存储器存储库215，但是出于简单的原因未示出在图2中。指令块可以关于第一指令窗口由第二指令窗口211并发地或者顺序地执行，这受制于ISA约束并且如由控制单元205引导。
在所公开的技术的一些示例中，前端流水线阶段IF和DC可以从后端流水线阶段(IS、EX、LS)运行去耦合。控制单元在每时钟周期可以将两个指令取指并且译码到指令窗口210和211中的每个指令窗口中。控制单元205使用计分板245来提供指令窗口数据流调度逻辑以监测每个译码的指令的输入(例如，每个相应指令的(一个或多个)断言和(一个或多个)操作数)的就绪状态。当针对特定译码的指令的所有输入操作数(一个或多个)和断言(一个或多个)就绪时，指令就绪发出。控制单元205然后每周期发起一个或多个下一指令(发出)(例如，最低编号的就绪指令)的执行，并且基于译码指令的控制信号和指令的输入操作数被发送到功能单元260中的一个或多个功能单元以用于执行。译码的指令还可以对若干就绪事件进行编码。控制单元205中的调度器接受来自其他源的这些和/或事件，并且更新窗口中的其他指令的就绪状态。因此执行从处理器核的111个就绪零输入指令开始，继续以零输入指令为目标的指令等。
译码指令241不需要以其被布置在指令窗口210的存储器存储库215内的相同次序被执行。相反，指令计分板247用于追踪译码的指令的依赖性，并且当依赖性已经被满足时，相关联的个体译码指令被调度用于执行。例如，当依赖性已经针对相应指令被满足时，对相应指令的参考可以被推送到就绪队列上，并且指令可以从就绪队列以先进先出(FIFO)次序被调度。对于使用加载存储标识符(LSID)编码的指令，执行顺序也将遵循在指令LSID中枚举的优先级，或者按照看起来好像指令按指定顺序执行的顺序执行。
被存储在计分板245中的信息可以包括但不限于相关联的指令的执行断言(一个或多个)(诸如指令是否正等待要被计算的断言位，并且在断言位是真或者假的情况下指令是否执行)、操作数对于指令的可用性、或者在发出和执行相关联的个体指令之前所要求的其他前提条件。被存储在每个指令窗口中的指令的数目通常对应于指令块内的指令的数目。在一些示例中，操作数和/或断言在一个或多个广播信道上接收，这些广播信道允许将相同的操作数或断言发送到更大数目的指令。在一些示例中，指令块内的指令的数目可以是32、64、128、1024或者另一数目的指令。在所公开的技术的一些示例中，跨处理器核内的多个指令窗口分配指令块。根据指定一个或多个操作模式的数据可以控制乱序操作和存储器访问。
在一些示例中，(例如，根据架构定义，或者通过处理器的可编程配置)在处理器上施加约束，以禁用不按指令布置在指令块中的顺序次序的指令的执行。在一些示例中，可用的最低编号的指令被配置成为下一个要执行的指令。在一些示例中，控制逻辑遍历指令块中的指令，并且执行就绪要执行的下一个指令。在一些示例中，一次只有一个指令可以发出和/或执行。在一些示例中，指令块内的指令以确定的次序(例如，指令布置在块中的顺序次序)来发出和执行。在一些示例中，当使用软件调试器或者通过用户调试在基于块的处理器上执行的程序时，可以配置对指令排序的约束。
指令可以使用被定位在处理器核111内的控制单元205而被分配并且被调度。控制单元205安排来自存储器的对指令的取指、对执行的译码、在其已经被加载到相应的指令窗口时对指令的执行、进/出处理器核111的数据流，并且控制由处理器核输入和输出的信号。例如，控制单元205可以包括如上文所描述的就绪队列，以用于在调度指令中使用。可以原子地执行被存储在被定位在每个相应的指令窗口210和211中的存储器存储库215和216中的指令。因此，对由执行的指令影响的可见架构状态(诸如寄存器文件230和存储器)的更新可以本地缓存在核200内直到指令被提交为止。控制单元205可以确定指令何时就绪被提交、对提交逻辑进行排序并且发出提交信号。例如，指令块的提交阶段可以在所有寄存器写入被缓冲、到存储器的所有写入被缓冲并且分支目标被计算时开始。指令块可以在对可见架构状态的更新被完成时被提交。例如，当寄存器写入被写入到寄存器文件、存储被发送到加载/存储单元或者存储器控制器并且提交信号被生成时，指令块可以被提交。控制单元205还至少部分地控制将功能单元260分配到相应的指令窗口中的每个指令窗口。
如在图2中所示，具有若干执行流水线寄存器255的第一路由器250用于将数据从指令窗口210和211中的任一指令窗口发送到功能单元260中的一个或多个功能单元，其可以包括但不限于整数ALU(算术逻辑单元)(例如，整数ALU 264和265)、浮点单元(例如，浮点ALU 267)、移位/旋转逻辑(例如，桶型移位器268)或者其他适合的执行单元，其可以包括图形功能、物理功能和其他数学操作。第一路由器250还包括唤醒/选择逻辑258，用于确定何时将存储器指令发送到加载/存储队列275。例如，唤醒/选择逻辑258可以确定是否所有源操作数和断言条件都可用对于存储器访问指令并且基于这个确定来将地址(和数据，如果适用的话)发送到加载/存储队列275。
来自功能单元260的数据可以然后通过第二路由器270被路由到输出290、291和292，路由返回到操作数缓冲器(例如，LOP缓冲器242和/或ROP缓冲器243)，或者被馈送回到另一功能单元，这取决于特定指令被执行的要求。第二路由器270包括：加载/存储队列275，其可以被用于发出存储器指令；数据高速缓存277，其存储正输入至核或者从核被输出到存储器的数据；以及加载/存储流水线寄存器278。
加载/存储队列275接收并且临时存储用于执行存储器访问指令的信息。指令块可以将所有存储器访问指令作为单个原子事务块执行。换言之，不是全部存储器访问指令被执行，就是没有存储器访问指令被执行。存储器访问指令的相对顺序基于与每个存储器访问指令(例如，编码有相应指令的LSID)相关联的LSID并且在一些情况下基于存储掩码来确定。在一些示例中，可以通过不按照LSID指定的相对顺序执行存储器访问指令来获得附加性能，但是存储器的状态仍然必须像指令按顺序执行一样出现。加载/存储队列275还接收用于加载指令的地址、以及用于存储指令的地址和数据。在一些示例中，加载/存储队列等待执行排队的存储器访问指令，直到确定包含的指令块将实际提交。在其他示例中，加载/存储队列275可以推测性地发出至少一些存储器访问指令，但是在块未提交的情况下将需要冲刷存储器操作。在其他示例中，控制单元205通过提供被描述为由唤醒/选择逻辑和/或加载/存储队列275执行的功能来确定存储器访问指令被执行的顺序。在一些示例中，处理器100包括允许借助调试器逐步发出存储器访问指令的调试模式。加载/存储队列275可以使用控制逻辑(例如，具有有限状态机)和存储器(例如，寄存器或SRAM)分别执行存储器事务和存储存储器指令操作数来实现。
核还包括控制输出295，其用于指示例如指令窗口210或者211中的一个或多个指令窗口的所有指令的执行何时已经完成。当指令块的执行完成时，指令块被指定为“提交的”并且来自控制输出295的信号可以进而可以由基于块的处理器100内的其他核和/或由控制单元160用于发起其他指令块的调度、取指和执行。第一路由器250和第二路由器270二者可以将数据发送回到指令(例如，作为用于指令块内的其他指令的操作数)。在一些示例中，控制输出295包括寄存器写入掩码值和/或寄存器写入向量寄存器值，其可以被其他核用来确定当前正在执行的指令块何时已经被写入其一个或多个或所有目标寄存器、块正在写入哪些寄存器和/或已经执行的寄存器写入指令的数目的计数。
本文中公开的示例基于具有显式寄存器读取指令的示例指令集架构，这些显式寄存器读取指令使得执行处理器从寄存器文件读取寄存器值并且向一个或多个目标操作数发送寄存器值。例如，目标操作数可以指定指令块中另一指令的输入操作数、广播信道或寄存器文件中的另一寄存器。示例指令集架构不包括显式寄存器写入指令；寄存器文件中的寄存器通过指定寄存器作为指令的目标操作数来被写入。因此，当结果以寄存器文件为目标时，任何数目的指令都被认为是寄存器写入指令，包括移动、添加和其他这样的指令，包括逻辑和算术指令。如本领域的普通技术人员将容易理解到，个体核200内的部件不限于图2中所示的那些部件，而是可以根据特定应用的要求而变化。例如，核可以具有更少或更多的指令窗口，单个指令译码器可以由两个或两个以上指令窗口共享，并且所使用的功能单元的数目和类型可以取决于用于基于块的处理器的特定目标应用而变化。在利用指令核选择并且分配资源时应用的其他考虑包括性能要求、能量使用要求、集成电路芯片、处理技术和/或成本。
对于本领域的普通技术人员而言将容易明显的，可以通过处理器核110的指令窗口(例如，指令窗口210)和控制单元205内的资源的设计和分配来在处理器性能中做出折中。面积、时钟周期、能力和限制实质上确定个体核110的实现性能和基于块的处理器100的吞吐量。
指令调度器206可以具有不同的功能。在某些较高的性能示例中，指令调度器是高并发的。例如，每个周期(一个或多个)译码器将指令的译码就绪状态和译码指令写入到一个或多个指令窗口中，选择要发出的下一个指令，并且作为响应后端发送第二就绪事件——以特定指令的输入槽(断言、左操作数、右操作数等)为目标的任一目标就绪事件或者以所有指令为目标的广播就绪事件。每指令就绪状态位连同译码就绪状态可以被用于确定指令就绪发出。
在一些情况下，调度器206接受目标指令的事件，其尚未被译码并且还必须禁止已发出的就绪指令的重新发出。在一些示例中，指令可以是非断言的、或者断言的(基于真或假条件)。断言的指令直到其由另一指令的断言结果作为目标时才变得就绪，并且该结果匹配断言条件。如果相邻的断言条件未匹配，则指令绝不发出。在一些示例中，断言指令可以推测地被发出并且被执行。在一些示例中，处理器可以随后地检查推测地发出和执行的指令被正确地推测。在一些示例中，误推测的发出指令和消耗其输出的块中的指令的特定传递闭包可以被重新执行、或者误推测取消的副作用。在一些示例中，误推测的指令的发现导致整个指令块的完全回滚和重新执行。在一些示例中，调度器执行被描述为由上面讨论的唤醒/选择逻辑和/或加载/存储队列执行的一些或全部操作。
在分支到新指令块时，相应的指令窗口就绪状态被清除(块被重置)。然而，当指令块分支回到其自身(块刷新)时，仅仅活跃就绪状态被清除。指令块的译码就绪状态可以因此被保留，使得其不需要重新取指并且译码块的指令。因此，块刷新可以用于节省循环中的时间和能量。
V.指令块的示例流
现在转到图3的示图300，图示了基于块的指令流的一部分310，包括若干可变长度指令块311-314。指令流可以用于实现用户应用、系统服务或者任何其他适合的用途。指令流可以被存储在存储器中，从存储器中的另一进程接收，通过网络连接接收，或以任何其他合适的方式存储或接收。在图3中所示的示例中，每个指令块从指令头部开始，其跟随有不同的数目的指令。例如，指令块311包括头部320和二十条指令321。所图示的特定指令头部320包括部分地控制指令块内的指令的执行的若干数据字段，并且还允许改进的性能增强技术，包括例如分支预测、推测执行、惰性评估和/或其他技术。指令头部320还包括指令块大小的指示。指令块大小可以处于比一更大的指令的数据块中，例如，被包含在指令块内的4指令数据块的数目。换句话说，块的大小被移动4位以便压缩被分配到指定指令块大小的头部空间。因此，0的大小值指示最小大小的指令块，其是跟随有四条指令的块头部。在一些示例中，指令块大小被表达为字节数、字数、n字数据块数、地址、地址偏移或者使用用于描述指令块的大小的其他适合的表达。在一些示例中，指令块大小由指令块头部和/或脚部中的终止位模式来指示。
指令块头部320还可以包括一个或多个执行标志，该一个或多个执行标志指示用于执行指令块的一个或多个操作模式。例如，操作模式可以包括核融合操作、向量模式操作、存储器依赖预测和/或按序或者确定的指令执行。
在所公开的技术的一些示例中，指令头部320包括指示编码数据是指令头部的一个或多个标识位。例如，在一些基于块的处理器ISA，最低有效位空间中的单个ID位总是被设定为二进制值1，以指示有效指令块的开始。在其他示例中，不同的位编码可以用于(一个或多个)标识位。在一些示例中，指令头部320包括指示相关联的指令块被编码所针对的ISA的特定版本的信息。
指令块头部还可以包括用于在例如分支预测、控制流确定和/或分支处理中使用的若干块退出类型。退出类型可以指示分支指令的类型是什么，例如：顺序的分支指令，其指向存储器中的下一相连的指令块；偏移指令，其是相对于偏移而计算的存储器地址处的另一指令块的分支；子例程调用、或者子例程返回。通过编码指令头部中的分支退出类型，分支预测器可以至少部分地在相同指令块内的分支指令已经被取指和/或被译码之前开始操作。
所图示的指令块头部320还包括写入掩码，写入掩码指示寄存器文件中的哪些寄存器可以由指令块的寄存器写入指令来写入。例如，写入掩码01100110可以指示在指令块的执行期间寄存器R1、R2、R5和R6可以被写入。如果存在不写入特定寄存器的断言的指令，则可以不写入所有指示的寄存器。在一些示例中，写入掩码通过例如指令译码器(例如，译码器228或229)被存储在寄存器写入向量寄存器中。在其他示例中，指令块头部320不包括写入掩码，但是写入掩码由指令译码器通过在指令块被译码时分析指令依赖性来动态地生成。例如，译码器可以分析寄存器访问指令来确定写入掩码并且将写入掩码数据存储在寄存器写入向量寄存器中。写入掩码可以用于确定指令块的执行何时完成并且从而确定指令块的提交。相关联的寄存器文件必须在指令块可以完成之前接收对每个条目的写入。在一些示例中，基于块的处理器架构可以包括不仅标量指令，而且单指令多数据(SIMD)指令，这允许具有单个指令内的较大数目的数据操作数的操作。
可以用于指令321的适合的基于块的指令的示例可以包括用于执行整数和浮点算术运算、逻辑操作、类型变换、寄存器读取和写入、存储器加载和存储、分支和跳转的执行的指令以及其他适合的处理器指令。在一些示例中，指令包括用于配置处理器以根据一个或多个操作进行操作的指令，通过例如基于控制流和关于存储在硬件结构(诸如存储指令数据存储207)中的存储器访问指令的数据的推测性执行。在一些示例中，存储指令数据存储207不是架构上可见的。在一些示例中，对存储指令数据存储207的访问被配置为限于在处理器的监督模式或其他受保护模式下的处理器操作。
VI.示例块指令目标编码
图4是描绘C语言源代码的两个部分410和415及其相应的指令块420和425的示例的示图400，这图示了基于块的指令可以如何显式地编码其目标。在该示例中，前两个READ指令430和431相应地以ADD指令432的右(T[2R])和左(T[2L])操作数为目标(2R指示以指令数字2的右操作数为目标，2L指示指令2的左操作数)。在所图示的ISA中，读指令是从全局寄存器文件(例如，寄存器文件230)读取的唯一指令；然而，任何指令可以以全局寄存器文件为目标。当ADD指令432接收到这两个寄存器读取的结果时，其将变为就绪并且执行。注意，本公开有时将右操作数称为OP0并且将左操作数称为OP1。
当TLEI(测试小于等于立即(test-less-than-equal-immediate))指令433从ADD接收其单个输入操作数时，其将变为就绪以发出并且执行。测试然后产生在信道一(B[1P])上广播到在广播信道上监听的所有指令的断言操作数，以用于断言，其在该示例中是两个断言的分支指令(BRO_T 434和BRO_F 435)。接收匹配断言的分支指令将触发(执行)，但是用互补断言编码的另一指令不会触发/执行。
指令块420的依赖性图形440还被图示为指令节点阵列450和其对应的操作数目标455和456。这图示了块指令420、对应的指令窗口条目以及由指令所表示的底层数据流程图之间的对应性。此处，译码指令READ 430和READ 431就绪发出，因为其不具有输入依赖性。当其发出并且执行时，从寄存器R0和R7读取的值被写入到ADD 432的右操作数缓冲器和左操作数缓冲器中，这使ADD 432的左操作数和右操作数“就绪”。因此，ADD 432指令变为就绪、发出到ALU、执行，并且和被写入到TLEI指令433的左操作数。
VII.示例基于块的指令格式
图5是示图示指令头部510、通用指令520、分支指令530和存储器访问指令540(例如，存储器加载或存储指令)的指令格式的一般化示例的图。指令格式可以用于根据指定操作模式的指令头部中指定的很多执行标志而执行的指令块。指令头部或者指令中的每一个根据位数而被标记。例如，指令头部510包括四个32位的字并且从其最低有效位(lsb)(位0)被标记直到其最高有效位(msb)(位127)。如所示出的，指令头部包括存储掩码字段、寄存器写入掩码段515、多个退出类型字段、多个执行标志字段、指令块大小字段和指令头部ID位(指令头部的最低有效位)。在一些示例中，寄存器掩码字段515被寄存器写入计数517(例如，整数)代替或补充，寄存器写入计数517指示指令块的每个断言路径上的寄存器写入指令的数目。对于在不同断言路径上具有不同数目的写入指令的指令块，可以使一个或多个指令无效，并且递增所执行的写入指令的计数，使得每个断言路径将指示在运行时已经执行的相同数目的写入指令。在一些示例中，头部510不指示寄存器写入计数或写入掩码，而是由指令译码器基于各个寄存器访问指令的目标动态地生成信息。
图5中描绘的执行标志字段占用指令块头部510的6至13位并且指示用于执行指令块的一个或多个操作模式。例如，操作模式可以包括核融合操作、向量模式操作、分支预测器抑制、存储器依赖性预测器抑制、块同步、块之后中断、块之前中断、块中断、和/或有序或确定性指令执行。
退出类型字段包括可以用于指示被编码在指令块内的控制流指令的类型的数据。例如，退出类型字段可以指示指令块包括以下各项中的一项或多项：顺序分支指令、偏移分支指令、间接分支指令、调用指令、和/或返回指令。在一些示例中，分支指令可以是用于在指令块之间传递控制流的任何控制流指令，包括相对地址和/或绝对地址，并且使用有条件的断言或者无条件的断言。除了确定隐式控制流指令之外，退出类型字段可以用于分支预测和推测执行。
所图示的通用块指令520被存储为一个32位的字，并且包括操作码字段、断言字段、广播ID字段(BID)、向量操作字段(V)、单指令多数据(SIMD)字段、第一目标字段(T1)、以及第二目标字段(T2)。对于具有比目标字段更大的消费者的指令而言，编译器可以使用移动指令来构建扇出树，或者其可以向广播指派高扇出指令。广播支持通过轻量级网络将操作数发送到核中的任何数目的消费者指令。
虽然由通用指令520概述的通用指令格式可以表示由基于块的处理器处理的一些或全部指令，但是本领域的技术人员将容易理解到，即使对于ISA的特定示例而言，指令字段中的一个或多个指令字段也可以偏离用于特定指令的通用格式。操作码字段指定由指令520执行的(一个或多个)操作，诸如存储器读取/写入、寄存器加载/存储、加法、减法、乘法、除法、移位、旋转、系统操作或者其他适合的指令。断言字段指定指令在其下将执行的条件。例如，断言字段可以指定值“真”，并且指令将仅在对应的条件标志匹配指定的断言值的情况下执行。在一些示例中，断言字段至少部分地指定哪一个被用于比较断言，而在其他示例中，执行在由先前指令(例如，指令块中的先前指令)设定的标志上被断定。在一些示例中，断言字段可以指定指令将总是或者绝不被执行。因此，断言字段的使用可以通过减少被译码和执行的分支指令的数目来允许更密集的目标代码、改进的能量效率以及改进的处理器性能。
目标字段T1和T2指定基于块的指令的结果被发送到的指令。例如，在指令槽5处的ADD指令可以指定其计算结果将被发送到槽3和10处的指令，包括指令操作数的规格(例如，左操作、右操作数、或断言操作数)。取决于特定指令和ISA，所图示的目标字段之一或二者可以由其他信息替换，例如，第一目标字段T1可以由中间操作数、附加操作码、指定两个目标等来替换。
分支指令530包括操作码字段、断言字段、广播ID字段(BID)以及偏移字段。操作码和断言字段在如关于通用指令所描述的格式和功能方面是类似的。偏移可以以四个指令的组为单位被表达，因此扩展在其上可以执行分支的存储器地址范围。利用通用指令520和分支指令530示出的断言可以用于避免指令块内的附加分支。例如，特定指令的执行可以根据先前指令的结果(例如，两个操作数的比较)被断定。如果断言是假的，则指令将不提交由特定指令计算出的值。如果断言值未匹配所要求的断言，则指令不发出。例如，BRO_F(断言假)指令将发出其是否被发送假断言值。
应当容易理解到，如在此所使用的，术语“分支指令”不限于将程序执行改变到相对存储器位置，而且包括跳跃到绝对或者符号存储器位置、子例程调用和返回，以及可以修改执行流的其他指令。在一些示例中，通过改变系统寄存器(例如，程序计数器PC或者指令指针)的值来修改执行流，而在其他示例中，可以通过修改被存储在存储器中的指定位置处的值来改变执行流。在一些示例中，跳跃寄存器分支指令用于跳跃到被存储在寄存器中的存储器位置。在一些示例中，分别使用跳跃和链接以及跳跃寄存器指令来实现子例程调用和返回。
存储器访问指令540格式包括操作码字段、断言字段、广播ID字段(BID)、加载存储ID字段(LSID)、立即字段(IMM)、偏移字段和目标字段。操作码、广播、断言字段在格式和功能上与关于通用指令所描述的类似。例如，特定指令的执行可以基于先前的指令的结果(例如，两个操作数的比较)被断言。如果断言为假，则指令不会提交由特定指令计算的值。如果断言值与所需要的断言不匹配，则指令不会发出。立即字段(例如，并且移位若干位)可以用作发送到加载或存储指令的操作数的偏移。操作数加(移位)立即偏移被用作加载/存储指令的存储器地址(例如，从存储器读取数据或将数据存储到存储器的地址)。LSID字段指定块中加载和存储指令的相对顺序。换言之，较高编号的LSID指示指令应当在较低编号的LSID之后执行。在一些示例中，处理器可以确定两个加载/存储指令不冲突(例如，基于指令的读取/写入地址)并且可以以不同顺序执行指令，尽管机器的结果状态不应当不同于指令已经按指定的LSID顺序被执行。在一些示例中，具有互斥断言值的加载/存储指令可以使用相同的LSID值。例如，如果第一加载/存储指令基于值p为真，并且第二加载/存储指令基于值p为假，则每个指令可以具有相同的LSID值。
VIII.示例处理器状态图
图6是图示了在指令块被映射、执行和退出时被指派给指令块的多个状态的数目的状态图600。例如，根据一个或多个执行标志，在指令的执行期间可以指派一个或多个状态。应当易于理解的是，图6中所示的状态针对所公开的技术的一个示例，而在其他示例中，指令块可以具有附加的或更少的状态，并且具有与状态图600中所描述的状态不同的状态。在状态605处，指令块是未映射的。指令块可以驻留在耦合到基于块的处理器的存储器中，存储在计算机可读存储设备(诸如硬盘驱动器或闪存驱动器)上，并且可以在处理器本地或者位于远程服务器处并且使用计算机网络可访问。未映射的指令也可以至少部分驻留在耦合至基于块的处理器的高速缓存存储器中。
在指令块映射状态610处，用于基于块的处理器(诸如指令调度器)的控制逻辑可以用于监测基于块的处理器的处理核资源，并且将指令块映射到处理核中的一个或多个处理核。
控制单元可以将一个或多个指令块映射到处理器核和/或特定处理器核的指令窗口。在一些示例中，控制单元监测先前已经执行特定指令块的处理器核，并且可以重新使用经译码的针对仍然驻留在“预热”的处理器核上的指令块的指令。一旦一个或多个指令块已经被映射到处理器核，指令块就可以进行到取指状态620。
当指令块处于取指状态620(例如，指令取回)时，映射的处理器核从基于块的处理器的存储器系统取回计算机可读块指令，并且将它们加载到与特定处理器核相关联的存储器中。例如，所取回的针对指令块的指令可以取回并且存储在处理器核的指令高速缓存中。可以使用核互连将指令传送至处理器核。一旦已经取回指令块的至少一个指令，指令块就可以进入指令译码状态630。
在指令译码状态630期间，所取回的指令的各个位被译码位可以由处理器核使用以控制特定指令的执行的信号。例如，经译码的指令可以存储在以上图2中所示的存储器存储215或216中的一个。译码包括生成针对经译码的指令的依赖性、针对经译码的指令的操作数信息和针对经译码的指令的目标。一旦已经对指令块的至少一个指令进行译码，指令块就可以进行到执行状态640。
在执行状态640期间，使用例如以上关于图2讨论的功能单元260来实现与指令相关联的操作。如上文所讨论的，所实现的功能可以包括运算功能、逻辑功能、分支指令、存储器操作和寄存器操作。与处理器核相关联的控制逻辑监测指令块的执行，并且一旦确定指令块可以被提交，或者指令块将被中止，则指令块状态被设置为提交/中止650。在一些示例中，控制逻辑针对指令块使用写入掩码和/或存储掩码以确定执行是否已经足够进行以提交指令块。所执行的存储器访问指令将数据和地址信息发送到加载/存储队列用于访问存储器。在一些示例中，一些存储器访问指令(例如，存储器加载指令)可以在块执行之前被执行，而其他指令(例如，存储器存储指令)等待执行直到块提交。在一些示例中，所有存储器访问指令等待访问存储器直到块提交。在一些示例中，存储器加载和存储指令在指令块的执行期间访问存储器，但是附加硬件捕获存储器危险条件(例如，在写入危险之后读取)以确保主存储器看起来好像指令是根据它们的相对顺序执行的。
在提交/中止状态650处，处理器核控制单元确定可以完成由指令块实现的操作。例如根据指令块的控制流程将明确地实现存储器加载存储操作、寄存器读取/写入、分支指令以及其他指令。备选地，如果指令块将被中止，例如，因为指令的依赖性中的一个或多个依赖性未被满足，或者对未被满足的针对指令块的断言推测地执行指令，指令块被中止，使得其将不影响存储器或寄存器文件中的指令序列的状态。任何重要的存储器访问操作也完成。不管指令块是否已经被提交或者中止，指令块进入状态660以确定指令卡是否应当被刷新。如果指令块被刷新，则处理器核通常使用新的数据值重新执行指令块，新的数据值特别是由块的刚刚提交执行更新的寄存器和存储器，并且直接进行到执行状态640。由此，可以避免对指令块进行映射、取回和译码而耗费的时间和能量。或者，如果指令块不需要被刷新，则指令块进入空闲状态670。
在空闲状态670中，例如可以通过关闭处理器核内的硬件电源，同时针对指令块维持经译码的指令的至少一部分，而是执行指令块的处理器核可以通过例如在中断电硬件同时保持指令块的处理器核空闲。在某一时刻，控制单元确定680处理器核上空闲的指令块是否要被刷新。如果空闲的指令块要被刷新，则指令块可以在执行状态640处恢复执行。备选地，如果指令块不需要被刷新，则指令块是未映射的，并且处理器核可以被冲刷，并且随后指令块可以被映射至经冲刷的处理器核。
虽然为了易于解释，状态图600图示了指令块在单个处理器核上执行时的状态，但是相关领域的普通技术人员应当容易理解，在某些示例中，多个处理器核可以同时用于执行给定指令块的多个实例。
IX.示例基于块的处理器和存储器配置
图7是示图示了包括基于块的处理器710的装置的示图700，该基于块的处理器710包括被配置控制单元720，控制单元720配置用于根据针对一个或多个操作模式的数据来执行指令块。控制单元720包括核调度器725和存储器访问硬件结构730。核调度器725调度指令的流，指令的流包括用于实现指令处理的核的分配和解除分配，在核中的任何核、寄存器文件、存储器接口和/或I/O接口之间的输入数据和输出数据的控制。存储器访问硬件结构730存储数据，包括例如寄存器写入掩码数据、寄存器读取掩码数据、指示哪些寄存器已经通过寄存器写入指令被写入的寄存器写入向量寄存器数据、和/或控制流数据。存储器访问硬件结构730可以使用任何合适的技术来实现，包括SRAM、寄存器(例如，包括触发器或锁存器的阵列)或其他合适的存储器技术。当由控制单元720译码指令时，可以生成写入掩码。在一些示例中，写入掩码被存储在处理器核上的寄存器731中，从存储器750读取(写入掩码735)，从指令块头部读取(例如，写入掩码737和738)，或存储在计算机可读存储介质中，诸如存储在存储介质盘755中的写入掩码数据736。
基于块的处理器710还包括：一个或多个处理器核740-747，被配置为取回并且执行指令块。所图示的基于块的处理器710具有多达八个核，但是在其他示例中，可以有64、512、1024或其他数目的基于块的处理器核。基于块的处理器710耦合到存储器750，存储器750包括包括指令块A和B在内的多个指令块，并且耦合到计算机可读存储介质盘755。
X.使用存储掩码来发出指令的示例方法
图8是概述可以在所公开的技术的某些示例中执行的使用写入掩码以确定何时可以用基于块的处理器发出和执行指令的示例方法的流程图800。例如，包括上面在图2中描述的基于块的处理器核111的图1的基于块的处理器100可以用来执行概述的方法。在一些示例中，基于块的处理器的执行单元被配置为执行指令块中的寄存器访问指令，并且硬件结构存储指示至少一些寄存器访问指令的执行顺序的数据，并且基于块的处理器的控制单元被配置为至少部分基于硬件结构数据来控制寄存器访问指令到执行单元的发出。
在过程框810处，针对指令块产生寄存器写入掩码。例如，可以为先前的第一指令块产生寄存器写入掩码。写入掩码包括指示可以由第一指令块写入哪些寄存器的数据。例如，一值可以被存储在与可以由以寄存器为目标的指令写入(取决于与任何断言的指令相关的条件)的寄存器相对应的位上，并且零可以为将不会被指令块写入的寄存器存储。如本文中使用的，读取和写入指令涉及寄存器读取和写入，例如去往和来自寄存器文件的读取和写入。在一些示例中，处理器架构包括读取指令，但是具有目标字段的任何指令都可以写入寄存器。写入掩码可以被存储在基于块的处理器核的控制单元可访问的寄存器中。在其他示例中，写入掩码被存储在小型存储器中，或者使用其他合适的技术来存储。
写入掩码可以以任何合适的方式产生。在一些示例中，写入掩码通过读取由生成指令块的编译器在指令块头部中编码的写入掩码来产生。在一些示例中，写入掩码是从存储先前生成的写入掩码的存储器位置产生的。例如，用于基于块的处理器程序的二进制文件可以包括存储用于程序中的任何数目的指令块的写入掩码的部分。在一些示例中，先前生成的写入掩码从指令块的先前执行中被缓存，并且不需要为指令块的后续实例重新生成。在一些示例中，写入掩码通过在译码指令块的指令时生成新的写入掩码来产生。例如，由于每个指令由指令译码器译码，所以任何相应的寄存器标识符被提取，并且写入掩码中的适当位可以被设置以指示标识符是否可以通过指令被写入。一旦写入掩码已经被产生，该方法进行到过程框820。在一些示例中，写入掩码是从执行其指令块的先前的实例产生的。在一些示例中，写入掩码是由译码写入寄存器的指令的指令译码器生成的。
在过程框820处，译码、发出并且执行第一指令块的一个或多个指令。如果指令是寄存器访问指令(诸如寄存器读取或寄存器写入)，则可以更新寄存器写入向量寄存器。例如，寄存器写入向量寄存器可以具有与全局寄存器文件中的每个寄存器相对应的位。当写入寄存器的指令执行时，寄存器写入向量中的相应位被设置。因此，寄存器写入向量寄存器可以指示在指令块中的哪些寄存器写入指令已经被执行。在其他示例中，可以使用其他技术来更新寄存器写入向量，例如可以使用计数器来代替写入向量寄存器，如下面进一步详细讨论的。一旦写入向量寄存器被更新，该方法进行到过程框830。
在过程框830处，将寄存器写入向量与写入掩码进行比较来确定先前的块中的哪些寄存器写入指令已经执行。如果第一指令块中的所有寄存器写入指令都已经执行，则指令块流中的下一连续指令块可以继续执行。在过程框820处更新的写入向量寄存器与在过程框810处产生的寄存器掩码组合以产生用于比较的值。例如，可以使用按位逻辑“与”、“或”、“或非”或其他逻辑操作来将寄存器写入向量与写入掩码相比较。任何后续指令块(例如，第二指令块)可以使用比较结果来确定后续指令块是否可以发起执行(例如，在整个块或逐个指令的基础上)。如果比较指示基于写入掩码比较发出指令是可接受的，则该方法继续进行到过程框840。另一方面，如果所讨论的指令块(或者在一些示例中，后续指令块的单个指令)的发出不可接受，则该方法进行到过程框820以便执行指令块中的附加指令，并且相应地更新写入向量寄存器。
在过程框840处，与后续指令块相关联的写入或读取指令发出到处理器流水线的执行阶段。在一些示例中，至少部分基于写入掩码和写入向量寄存器来选择将执行的下一寄存器读取指令，写入向量寄存器存储指示哪些寄存器写入指令已经执行的数据。因此，如比较所示，指令可以在其寄存器依赖性满足时继续执行。在一些示例中，归因于与寄存器数据比较无关的因素，其他依赖性可能导致发出的指令有延迟。
在图8的方法的替代实现中，下一指令块中的指令可以在逐个指令的基础上而不是在指令块的基础上发出。换言之，不依赖于先前的指令块(尚未发生)中的寄存器写入的下一指令块中的指令可以在针对先前的指令块的所有寄存器写入完成之前发出。例如，如果下一指令块包括读取寄存器R5和R6的读取指令，则只要先前的指令块指示寄存器R5或R6已经分别被写入(例如，通过设置在先前的指令块寄存器写入向量中的位)时，每个读取指令就可以发出。在一些示例中，如果先前的块的写入掩码指示块不写入从属寄存器，则下一指令块中的单个寄存器读取指令也可以发出。
在流程图800中概述的方法的一些示例中，基于块的处理器核包括指令单元，指令单元被配置为执行编码有多个指令的指令块，其中包括寄存器访问指令在内的每个指令可以基于接收到为相应指令指定的依赖性而发出。处理器核还包括控制单元，控制单元被配置为至少部分基于被存储硬件结构上的数据来控制指令块中的寄存器读取和/或寄存器写入指令到执行单元的发出，该硬件结构指示通过多个不同的指令块上的寄存器读取和写入的相对顺序。在一些示例中，硬件结构可以是写入掩码、内容可寻址存储器(CAM)或查找表。在一些示例中，数据被存储在从执行指令块的先前时刻生成的硬件结构中。在一些示例中，数据根据从指令块的指令块头部译码的数据而被存储在硬件结构中。在一些示例中，处理器核控制单元被配置为防止指令块的提交，直到写入向量寄存器指示所有的寄存器访问指令已经被执行。在一些示例中，处理器控制单元包括计数器，当寄存器访问指令被执行时计数器被更新(例如，递增)，并且当计数器达到用于寄存器访问指令的数目的预定值时，指示指令块要完成。在一些示例中，处理器核被配置为执行包括断言的寄存器访问指令在内的断言的指令。
XI.示例源码和目标码
图9图示了可以在所公开的技术的某些示例中使用的用于基于块的处理器的源码910和相应的汇编码920的示例。源码910包括if/else语句。if/else语句的每个部分中的语句包括对所指示的变量(例如，a、b、next、i、fib、n和c)的多个寄存器读取和寄存器写入。当源码910被转换成目标码时，将生成多个加载和存储汇编指令。
用于源码部分910的汇编码920包括编号为0到14的15个指令。汇编指令指示多个字段，例如指令操作码pneumonic、由指令指定的源数据(例如，广播断言B1P、寄存器或立即值)和目标指定。汇编码包括寄存器读取指令(0-2和9)、寄存器写入指令(指令4、6、7、8和13)、算术指令(例如，指令5)。汇编码920还包括测试指令3和10。指令3是在小于或等于将在广播信道1上生成断言值的指令的情况下的测试。还应当注意，在一些示例中，可以执行两个不同指令块中的指令的推测性或乱序执行，但是处理器仍然必须保持语义，就好像由写入和读取掩码指定的存储器依赖性未被违反。汇编码部分920可以被转换成机器码用于由基于块的处理器进行的实际执行。
XII.示例控制流程图
图10A和图10B图示了针对上面关于图9描述的汇编码920生成的图1000。为了易于说明，曲线图1000以包括节点和边的图形形式描绘，但是可以以其他形式表示，诸如根据适当的图形数据结构在存储器中的数据布置，这对于相关领域的普通技术人员来说是很容易理解的。为了便于解释，图10A示出了已经指派给多个指令块IB0(1010)、IB1(1020)、IB_PV(1030)、OB2(1040)和IB3(1050)中的特定指令块的源码910的部分。
边指示可以从第一指令块到下一指令块采取哪些出口点。例如，取决于由块内的指令生成的条件值(例如，for循环比较i<n)，指令块IB0可以退出到指令块IB1或IB3。取决于哪些寄存器被下一指令块读取，下一指令块可以基于针对先前的指令块的寄存器写入是否完成来发起执行。
图10B示出了针对图10A中所描绘的每个指令块的示例读取和写入掩码[或基于个体的读取指令]。例如，指令块IB1具有读取掩码R，其指示将从寄存器R1、R2和R3中读取块。指令块IB0具有写入掩码W，指示它将写入到寄存器R1。因此，指令块IB1将等待，直到执行块IB0的指令窗口指示在发起执行之前寄存器R1已经被写入(例如，实际写入到寄存器，或者使到寄存器的寄存器写入无效，就好像它已经被写入)。在一些示例中，在发起块中的任何指令的执行之前，下一指令块等待其读取掩码中的所有寄存器可用。在其他示例中，一旦先前的块的写入向量寄存器指示指令所依赖的任何寄存器已经被写入，各个指令就可以执行。例如，一旦寄存器R5已经被指令块IB1写入，指令块PRINT_VAL就可以开始执行，而一旦寄存器R7已经被指令块IB1写入，指令块IB2就可以开始执行。
在一些示例中，读取掩码、写入掩码和/或写入向量寄存器数据被存储在与每个处理器核相关联的本地寄存器或存储器中。在其他示例中，全局表格用于存储数据，例如存储在存储器中的表格，该表格可以由多个飞行指令块访问。
XIII.示例存储掩码/向量比较
图11图示了可以在所公开的技术的某些示例中执行的比较读取掩码、指令标识符、写入掩码和写入向量寄存器的示例。例如，如图11所示，指令块IB1的写入掩码1100存储将由先前的指令块写入的寄存器的1值。因此，写入掩码1100指示寄存器R2-R5和R32将被写入。指令块PRINT_VAL的读取掩码1110指示寄存器R5将被指令块读取。如图所示，使用按位与非门1120来比较写入掩码1100和读取掩码1110，以便产生组合的寄存器掩码1130。组合的寄存器掩码1130指示在发起块的执行之前下一指令块(这里是PRINT_VAL)依赖于哪些寄存器。如图所示，一旦寄存器R5(对应于组合的寄存器掩码1130中所示的孤立零位)可用，指令块就可以发起执行。组合的寄存器掩码1130使用按位“或”门1150与写入向量寄存器1140的数据进行，以产生经掩码的写入向量寄存器1160。写入向量寄存器1140指示先前的指令块的哪些寄存器已经被写入(如图所示，寄存器R2、R3和R32，它们具有相应的一位组)。在一些示例中，通过使由于指令块中的一个或多个指令的断言而不会实际执行的那些寄存器写入无效，可以将写入向量寄存器1140的一个或多个位设置为1。
一旦经掩码的写入向量寄存器1160的所有位被设置为1，则指令块可以发起执行。如图所示，块将等待，因为对应于寄存器R5的位当前被设置为零。在一些示例中，指令块的一些指令可以发起执行，但是取决于寄存器R5的任何指令将等待(例如，基于由控制单元为核生成的控制信号)。
XIV.根据指定的顺序发出指令的示例方法
图12是概述可以在所公开的技术的某些示例中执行的基于在指令和计数器中指定的相对顺序来发出指令的示例方法的流程图1200。例如，上面关于图1和2讨论的基于块的处理器100和处理器核111可以用于实现所示出的方法。
在过程框1210处，执行断言的寄存器写入指令。在执行指令之后，更新计数器(例如，递增或递减一(1))。因此，计数器可以用于指示寄存器访问指令的执行状态，而不是上面讨论的写入向量寄存器。在一些示例中，基于块的处理器控制单元被配置为将写入向量寄存器数据与来自硬件结构的写入和/或读取掩码数据进行比较，以确定被排序在当前寄存器访问指令之一之前的所有寄存器写入指令已经被执行，并且基于这个确定来向执行单元发出当前寄存器访问指令。在一些示例中，控制单元包括当寄存器写入指令之一被执行时递增的计数器，并且控制单元在计数器达到用于编码在指令块中的寄存器写入指令的数目的预定值时指示指令块已经完成。一旦计数器已经被更新，该方法进行到过程框1220。
在过程框1220处，使与未采取的断言路径的寄存器写入相关联的标识符无效。例如，如果采用与下面讨论的汇编码920的指令10相关联的断言，则可以使具有与未采取部分相关联的寄存器目标操作数的指令无效。例如，如果指令10评估为假，则可以通过在写入向量寄存器中设置位或者通过递增或递减计数器来使指令13(写入寄存器R32)无效。在根据所采取的断言路径使标识符无效之后，该方法进行到过程框1030。
在过程框1230处，将指令块的寄存器写入计数与计数器相比较。如果计数器被设置为指示发出下一指令是可接受的值，则该方法继续进行到过程框1240。如果比较的结果指示用寄存器目标操作数发出指令是不可接受的，则方法进行到过程框1210以便执行附加指令。例如，如果计数器指示执行了五个指令并且寄存器写入计数为五，则下一指令块发起执行是可接受的。相反，如果计数器值小于5，则指令块发起执行是不可接受的。在一些示例中，寄存器写入计数被存储在计数器中并且计数器递减直到达到零。在其他示例中，寄存器写入次数从零开始计数并且与寄存器写入计数相比较。
XV.转换代码的示例方法
图13是概述可以在所公开的技术的某些示例中执行的将代码转换成用于基于块的处理器的计算机可执行码的示例的流程图1300。例如，可以使用通用处理器和/或基于块的处理器来实现图8和/或12中概述的方法。在一些示例中，代码由编译器转换并且存储为可以由基于块的处理器(例如，基于块的处理器100)执行的目标码。在一些示例中，即时编译器或解释器在运行时生成计算机可执行码。
在过程框1310处，分析编码在源码和/或目标码中的变量和/或寄存器标识符以确定寄存器依赖性。例如，寄存器依赖性可以包括程序的指令块之间的寄存器读写的相对顺序。在分析寄存器访问之后，该方法进行到过程框1320。
在过程框1320处，将源码和/或目标码转换成基于块的计算机可执行码，其包括可以由执行指令块中的指令来写入哪些寄存器的相对顺序的指示。例如，寄存器标识符可以编码在指令中。在一些示例中，写入掩码被生成并且被存储为指令块的指令块头部。在一些示例中，提供特殊指令以便将写入掩码加载到控制单元的存储器中用于在对寄存器写入向量加掩码时使用。一旦代码已经被转换成基于块的处理器码，其可以被存储在计算机可读存储介质中，或者经由计算机网络传输到另一位置用于由基于块的处理器执行。
XVI.示例性的计算环境
图14图示了其中可以实现所描述的实施例、技术和工艺(包括配置基于块的处理器)的适合的计算环境1400的一般示例。例如，计算环境1400可以实现用于配置处理器以生成和使用寄存器访问指令顺序编码，或将代码编译成用于执行这种操作的计算机可执行指令的所公开的技术，如本文所述。
计算环境1400不旨在提出关于技术的使用或者功能的范围的任何限制，因为技术可以被实现在不同的通用或者专用计算环境中。例如，所公开的技术可以利用其他计算机系统配置被实现，包括手持式设备、多处理器系统、可编程消费者电子产品、网络PC、微型计算机、大型计算机，等等。所公开的技术还可以被实践在分布式计算环境中，其中任务由通过通信网络连接的远程处理设备来执行。在分布式计算环境中，程序模块(包括用于基于块的指令块的可执行指令)可以被定位在本地存储器存储设备和远程存储器存储设备二者中。
参考图14，计算环境1400包括至少一个基于块的处理单元1410和存储器1420。在图14中，最基本配置1430被包括在虚线内。基于块的处理单元1410执行计算机可执行指令并且可以是真实处理器或者虚拟处理器。在多处理系统中，多个处理单元执行计算机可执行指以增加处理能力，并且如此多个处理器可以同时运行。存储器1420可以是易失性存储器(例如，寄存器、高速缓存、RAM)、非易失性存储器(例如，ROM、EEPROM、闪速存储器等)、或者两者的组合。存储器1420存储可以例如实现在此所描述的技术的软件1480、图像和视频。如本文所讨论的，存储器1420可以由基于块的处理器使用具有LSID的存储器访问指令来访问，存储器访问指令包括加载和存储指令。计算环境可以具有附加的特征。例如，计算环境1400包括存储装置1440、一个或多个输入设备1450、一个或多个输出设备1460以及一个或多个通信连接1470。互连机制(未示出)(诸如总线、控制器或者网络)将计算环境1400的部件相互连接。通常，操作系统软件(未示出)提供用于在计算环境1400中执行的其他软件的操作环境，并且协调计算环境1400的部件的活动。
存储装置1440可以是可移除或者不可移除的，并且包括磁盘、磁带或者磁带盒、CD-ROM、CD-RW、DVD或者可以用于存储信息并且可以在计算环境1400内访问的任何其他介质。存储装置1440存储用于软件1480的指令、插入数据和消息，其可以用于实现在此所描述的技术。
(一个或多个)输入设备1450可以是触摸输入设备，诸如键盘、小键盘、鼠标、触屏显示器、笔或轨迹球、语音输入设备、扫描设备或者向计算环境1400提供输入的另一设备。对于音频而言，(一个或多个)输入设备1450可以是以模拟或者数字形式接受音频输入的声卡或者类似设备，或者向计算环境1400提供音频样本的CD-ROM读取器。(一个或多个)输出设备1460可以是显示器、打印机、扬声器、刻录机或者提供来自计算环境1400的输出的另一设备。
(一个或多个)通信连接1470实现通过通信介质(例如，连接网络)与另一计算实体的通信。通信介质传达诸如计算机可执行指令、压缩图形信息、视频或者调制数据信号中的其他数据的信息。(一个或多个)通信连接1470不限于有线连接(例如，兆比特或吉比特以太网、无限带宽、电气或光纤连接上的光纤信道)，而且包括无线技术(例如，经由蓝牙、WiFi(IEEE 802.11a/b/n)、WiMax、蜂窝、卫星、激光、红外的RF连接)以及用于提供用于所公开的方法的网络连接的其他适合的通信连接。在虚拟主机环境中，(一个或多个)通信连接可以是由虚拟主机所提供的虚拟化网络连接。
可以使用实现在计算云1490中的所公开的技术的全部或部分的计算机可执行指令执行所公开的方法的一些实施例。例如，所公开的编译器和/或基于块的处理器的服务器被定位在计算环境中，或者所公开的编译器可以在被定位在计算云1490中的服务器上执行。在一些示例中，所公开的编译器在传统的中央处理单元(例如，RISC或者CISC处理器)上执行。
计算机可读介质是可以在计算环境1400内访问的任何可用介质。以示例而非限制的方式，利用计算环境1400，计算机可读介质包括存储器1420和/或存储装置1440。如应当容易理解，术语计算机可读存储介质包括用于数据存储的介质(诸如存储器1420和存储装置1440)而非传输介质(诸如调制数据信号)。
XVII.所公开的技术的附加示例
在此根据上文所讨论的示例讨论了所公开的主题的附加示例。
在所公开的技术的一些示例中，一种装置包括具有一个或多个基于块的处理器核的处理器，每个核可以被配置为执行一个或多个指令块。基于块的处理器核可以执行指令块作为事物、原子指令块。核的一些或全部核包括：被配置为执行包含在指令块中的寄存器读取和写入指令，以分别从包括多个寄存器的寄存器文件中读取和/或写入包括多个寄存器的寄存器文件的执行单元，存储指示寄存器读取和写入指令的执行顺序的数据的硬件结构，以及被配置为至少部分地基于硬件结构数据来控制寄存器读取和写入指令到执行单元的发出的控制单元。在一些示例中，寄存器读取或寄存器写入指令不是寄存器特定的指令，但是要读取或写入的寄存器被指定为指令的源操作数或目标操作数。在一些示例中，写入指令包括显式寄存器写入指令。在一些示例中，写入指令包括向寄存器文件进行写入的任何指令。
在一些示例中，硬件结构包括寄存器写入掩码、寄存器读取掩码、寄存器写入向量寄存器、内容可寻址存储器(CAM)和/或查找表。在一些示例中，存储在硬件结构中的数据指示哪些寄存器要由执行指令块的至少一个指令的核来写入。在一些示例中，存储在硬件结构中的数据指示哪些寄存器已经在指令块的至少一个指令的执行实例期间被核写入。在一些示例中，存储在硬件结构中的数据由译码寄存器读取和写入指令的指令译码器生成。在一些示例中，存储在硬件结构中的数据通过从被编码在指令块中的指令头部中读取写入掩码数据来生成。
在一些实例中，处理器或处理器核控制单元还被配置为将写入向量寄存器数据与来自硬件结构的写入掩码数据进行比较，以确定哪些寄存器写入指令已经执行。在一些示例中，如果指令块的实例多次写入寄存器，则处理器或处理器核控制单元引发异常。在一些示例中，为指令块生成目标码的编译器通过防止指令块针对指令块的实例向同一寄存器发出多于一次的写入来强制架构要求。在一些示例中，控制单元还被配置为将写入向量寄存器数据与来自硬件结构的写入掩码数据进行比较，以确定被排序为要在当前指令块之前执行的指令块的所有寄存器写入指令已经被执行，并且基于这个确定，向执行单元发出指令块的一个或多个指令。在一些示例中，控制单元包括计数器，计数器在先前的指令块的寄存器写入指令被执行时递增(或者，递减)，并且其中当计数器达到在先前的指令块中执行的寄存器写入的数目的预定值时，控制单元指示指令块就绪执行。
在所公开的技术的一些示例中，一种操作处理器以执行包括多个寄存器访问指令的当前指令块的方法包括：至少部分地基于编码在先前的指令块内的依赖性并且至少部分地基于指示针对先前的块已经执行了哪些写入指令的所存储的数据来选择要执行的多个指令中的寄存器访问指令，以及执行所选择的指令。
在一些示例中，所存储的数据被存储在写入向量寄存器中，并且选择包括将来自编码在先前的指令块的头部中的寄存器写入掩码的数据与写入向量寄存器数据进行比较。在一些示例中，所存储的数据被存储在写入向量寄存器中，并且选择包括评估先前的指令块中的一个或多个断言的条件，并且基于评估来使写入向量寄存器中的一个或多个条目无效。在一些示例中，所存储的数据被存储在写入向量寄存器中，并且该方法还包括将写入向量寄存器数据与指令块的读取掩码进行比较，写入掩码指示先前的指令块中的哪些指令已经执行；并且基于比较，停止由处理器对下一指令块的执行。在一些示例中，取决于指示寄存器危险的写入掩码和寄存器写入向量的值，寄存器文件产生信号或停止指令块的执行。在一些示例中，在确定危险(例如，归因于先前的指令块在其被指令块序列中的下一指令块读取之后写入寄存器)之前开始执行的指令块可能导致指令块冲刷并且重新发起执行。在一些示例中，可以针对多于一个后续指令块分析寄存器依赖性以确定可能的危险并且适当地停止或冲刷执行。
在一些示例中，该方法还包括基于比较来执行以下操作之一：停止当前指令块中的一个或多个寄存器读取指令的执行，停止当前指令块的执行，发起下一指令块的执行，或发起异常处理程序以指示寄存器访问错误，冲刷指令块或等待先前的块开始译码。
在该方法的一些示例中，所存储的数据被存储在写入向量寄存器中，并且该方法还包括执行先前的块指令的寄存器写入指令，寄存器写入指令被编码有被写入的寄存器的标识符，并且基于写入向量寄存器中的所存储的数据，执行当前指令块中的寄存器读取指令。
在所公开的技术的一些示例中，一种编译用于基于块的处理器的码的方法包括分析编码在源码和/或目标码中的寄存器访问以确定指令块的寄存器依赖性、以及用于将源码和/或目标码转换成指令块的计算机可执行码的指令，计算机可执行码包括哪些寄存器可以被执行指令块写入的指示。在一些示例中，该方法还包括将写入掩码存储在指令块的头部中，写入掩码包括哪些寄存器可以被写入的指示。在一些示例中，该方法还包括存储包含在指令块中的寄存器写入指令的数目的指示。在一些示例中，可以对由编译方法发出的计算机可执行指令进行优化。例如，可以使得寄存器读取指令不可断言或可断言，可以将空指令插入用于未被采取的断言路径的指令块中，以避免生成不可断言的读取指令。在一些示例中，可以使寄存器写入指令无效。
在所公开的技术的一些示例中，计算机可读存储介质存储在由基于块的处理器执行时引起处理器执行任何所公开的方法的计算机可读指令。
鉴于所公开的主题的原理可以应用的许多可能实施例，应当认识到所图示的实施例仅是优选的示例，并且不应该当作将权利要求的范围限于那些优选的示例。相反，要求保护的主题的范围由所附的权利要求进行限定。我们因此根据我们的发明要求保护落在这些权利要求的范围内的全部内容。

Claims (15)

1.一种装置，包括处理器，所述处理器包括一个或多个基于块的处理器核，所述核中的每个核可配置为执行一个或多个指令块，所述核中的每个核包括：
执行单元，被配置为执行包含在指令块中的寄存器读取和写入指令，以分别从包括多个寄存器的寄存器文件读取和/或向包括多个寄存器的寄存器文件写入；
硬件结构，存储指示寄存器读取和写入指令的执行顺序的数据；以及
控制单元，用于至少部分基于所述硬件结构数据来控制寄存器读取和写入指令向所述执行单元的发出。
2.根据权利要求1所述的装置，其中所述硬件结构包括寄存器写入掩码、寄存器读取掩码、寄存器写入向量寄存器、内容可寻址存储器(CAM)和/或查找表。
3.根据权利要求1所述的装置，其中存储在所述硬件结构中的所述数据指示所述寄存器中的哪些寄存器已经在执行所述指令块的所述指令中的至少一个指令的实例期间被所述核写入。
4.根据权利要求1所述的装置，其中存储在所述硬件结构中的所述数据是通过从编码在所述指令块中的指令头部读取写入掩码数据来生成的。
5.根据权利要求1所述的装置，其中所述写入指令包括显式寄存器写入指令，并且其中所述控制单元还被配置为将写入向量寄存器数据与来自所述硬件结构的写入掩码数据进行比较以确定所述寄存器写入指令中的哪些寄存器写入指令已经执行。
6.根据权利要求1所述的装置，其中所述控制单元还被配置为将写入向量寄存器数据与来自所述硬件结构的写入掩码数据进行比较以确定针对被排序为要在下一指令块之前执行的指令块的所有寄存器写入指令将执行，并且基于所述确定来向所述执行单元发出所述指令块的一个或多个指令。
7.根据权利要求1所述的装置，其中所述控制单元包括计数器，所述计数器在针对先前的指令块的寄存器写入指令被执行时递增，并且其中在所述计数器达到针对在所述先前的指令块中执行的寄存器写入的数目的预定值时，所述控制单元指示所述指令块就绪执行。
8.一种操作处理器以执行包括多个寄存器访问指令的当前指令块的方法，所述方法包括：
至少部分地基于被编码在先前的指令块内的依赖性，并且至少部分地基于指示针对所述先前的块已经执行了所述写入指令中的哪些写入指令的存储的数据来选择要执行的所述多个指令中的寄存器访问指令；以及
执行选择的所述指令。
9.根据权利要求8所述的方法，其中所述存储的数据被存储在写入向量寄存器中，并且其中所述选择包括将来自编码在所述先前的指令块的头部中的寄存器写入掩码的数据与所述写入向量寄存器数据进行比较。
10.根据权利要求8所述的方法，其中：
所述存储的数据被存储在写入向量寄存器中；以及
所述选择包括评估针对所述先前的指令块中的一个或多个断言的条件，并且基于所述评估来使所述写入向量寄存器中的一个或多个条目无效。
11.根据权利要求8所述的方法，其中所述存储的数据被存储在写入向量寄存器中，所述方法还包括：
将所述写入向量寄存器数据与针对所述指令块的读取掩码进行比较，写入掩码指示所述先前的指令块中的哪些指令已经执行；以及
基于所述比较，停止由处理器对下一指令块的执行。
12.根据权利要求11所述的方法，还包括：
基于所述比较，执行以下操作之一：停止所述当前指令块中的一个或多个寄存器读取指令的执行，停止所述当前指令块的执行，发起下一指令块的执行，或者发起异常处理程序以指示寄存器访问错误，冲刷指令块或者等待先前的指令块开始译码。
13.一种生成用于由基于块的处理器执行的计算机可执行码的方法，所述方法包括：
分析编码在源码和/或目标码中的寄存器访问以确定针对指令块的寄存器依赖性；以及
将所述源码和/或目标码转换成针对所述指令块的计算机可执行码，所述计算机可执行码包括哪些寄存器能够通过执行所述指令块来被写入的指示。
14.根据权利要求13所述的方法，还包括：
将写入掩码存储在所述指令块的头部中，所述写入掩码包括哪些寄存器能够被写入的所述指示。
15.根据权利要求13所述的方法，还包括：
存储包含在所述指令块中的寄存器写入指令的数目的指示。
CN201680054181.3A 2015-09-19 2016-09-13 寄存器读取/写入排序 Active CN108027767B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562221003P 2015-09-19 2015-09-19
US62/221,003 2015-09-19
US15/012,662 US10871967B2 (en) 2015-09-19 2016-02-01 Register read/write ordering
US15/012,662 2016-02-01
PCT/US2016/051410 WO2017048649A1 (en) 2015-09-19 2016-09-13 Register read/write ordering

Publications (2)

Publication Number Publication Date
CN108027767A true CN108027767A (zh) 2018-05-11
CN108027767B CN108027767B (zh) 2022-08-09

Family

ID=66000897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680054181.3A Active CN108027767B (zh) 2015-09-19 2016-09-13 寄存器读取/写入排序

Country Status (4)

Country Link
US (1) US10871967B2 (zh)
EP (1) EP3350712B1 (zh)
CN (1) CN108027767B (zh)
WO (1) WO2017048649A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825461A (zh) * 2018-08-10 2020-02-21 北京百度网讯科技有限公司 数据处理方法和装置
CN111221573A (zh) * 2018-11-26 2020-06-02 深圳云天励飞技术有限公司 一种寄存器访问时序的管理方法、处理器、电子设备及计算机可读存储介质
CN111625280A (zh) * 2019-02-27 2020-09-04 上海复旦微电子集团股份有限公司 指令控制方法及装置、可读存储介质
CN112148365A (zh) * 2019-06-26 2020-12-29 珠海零边界集成电路有限公司 一种控制模块、方法及微控制器芯片
CN112162939A (zh) * 2020-10-29 2021-01-01 上海兆芯集成电路有限公司 进阶主机控制器及其控制方法
CN112214241A (zh) * 2020-09-23 2021-01-12 上海赛昉科技有限公司 一种分布式指令执行单元的方法及系统
CN113407350A (zh) * 2021-07-19 2021-09-17 北京百度网讯科技有限公司 指令处理装置、处理器、芯片、计算设备及相应的方法
CN114168199A (zh) * 2022-02-11 2022-03-11 摩尔线程智能科技(北京)有限责任公司 读写操作多数据请求解耦电路结构及读写方法
CN114327643A (zh) * 2022-03-11 2022-04-12 上海聪链信息科技有限公司 机器指令预处理方法、电子设备及计算机可读存储介质
CN114780148A (zh) * 2022-06-17 2022-07-22 飞腾信息技术有限公司 一种系统寄存器访问指令的执行方法、装置及电子设备
CN115617400A (zh) * 2022-12-20 2023-01-17 杭州加速科技有限公司 一种寄存器匹配方法及装置
CN116097213A (zh) * 2020-08-24 2023-05-09 华为技术有限公司 一种图指令处理方法及装置
CN116226042A (zh) * 2023-01-31 2023-06-06 上海科技大学 一种对科学数据文件进行读写优化的中间件系统及方法
CN116227614A (zh) * 2023-01-17 2023-06-06 深圳国际量子研究院 一种用于实时控制和通用计算的指令集与时序控制结构
CN117707995A (zh) * 2024-02-02 2024-03-15 北京惠朗时代科技有限公司 一种数据预读取的优化装置及操作方法
WO2024109689A1 (zh) * 2022-11-22 2024-05-30 华为技术有限公司 一种块指令的寄存器参数传递方法和相关设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496461B2 (en) * 2011-06-15 2019-12-03 Arm Finance Overseas Limited Apparatus and method for hardware initiation of emulated instructions
US11977891B2 (en) 2015-09-19 2024-05-07 Microsoft Technology Licensing, Llc Implicit program order
US11681531B2 (en) 2015-09-19 2023-06-20 Microsoft Technology Licensing, Llc Generation and use of memory access instruction order encodings
US10678544B2 (en) 2015-09-19 2020-06-09 Microsoft Technology Licensing, Llc Initiating instruction block execution using a register access instruction
US9870173B2 (en) * 2016-02-19 2018-01-16 Cavium, Inc. Apparatus and method for optimized n-write/1-read port memory design
US10884720B2 (en) * 2018-10-04 2021-01-05 Microsoft Technology Licensing, Llc Memory ordering annotations for binary emulation
US11379404B2 (en) * 2018-12-18 2022-07-05 Sap Se Remote memory management
EP3683679A1 (en) * 2019-01-15 2020-07-22 ARM Limited Checksum generation
US11809902B2 (en) * 2020-09-24 2023-11-07 Advanced Micro Devices, Inc. Fine-grained conditional dispatching
US11734005B2 (en) 2021-07-04 2023-08-22 Mellanox Technologies, Ltd. Processor with split read
US11847461B2 (en) * 2022-05-19 2023-12-19 Mellanox Technologies, Ltd. Out-of-order input / output write

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212621B1 (en) * 1998-06-24 2001-04-03 Advanced Micro Devices Inc Method and system using tagged instructions to allow out-of-program-order instruction decoding
CN103970505A (zh) * 2013-01-24 2014-08-06 想象力科技有限公司 具有多个子寄存器文件的寄存器文件
US20140281436A1 (en) * 2013-03-15 2014-09-18 Soft Machines, Inc. Method for emulating a guest centralized flag architecture by using a native distributed flag architecture

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142631A (en) 1989-02-03 1992-08-25 Digital Equipment Corporation System for queuing individual read or write mask and generating respective composite mask for controlling access to general purpose register
US5317734A (en) 1989-08-29 1994-05-31 North American Philips Corporation Method of synchronizing parallel processors employing channels and compiling method minimizing cross-processor data dependencies
US5333283A (en) 1991-10-29 1994-07-26 International Business Machines Corporation Case block table for predicting the outcome of blocks of conditional branches having a common operand
EP0583089B1 (en) 1992-08-12 2000-01-26 Advanced Micro Devices, Inc. Instruction decoder
AU3412295A (en) 1994-09-01 1996-03-22 Gary L. Mcalpine A multi-port memory system including read and write buffer interfaces
US5666506A (en) 1994-10-24 1997-09-09 International Business Machines Corporation Apparatus to dynamically control the out-of-order execution of load/store instructions in a processor capable of dispatchng, issuing and executing multiple instructions in a single processor cycle
US5644742A (en) 1995-02-14 1997-07-01 Hal Computer Systems, Inc. Processor structure and method for a time-out checkpoint
US5669001A (en) 1995-03-23 1997-09-16 International Business Machines Corporation Object code compatible representation of very long instruction word programs
US5729228A (en) 1995-07-06 1998-03-17 International Business Machines Corp. Parallel compression and decompression using a cooperative dictionary
US5917505A (en) 1995-12-19 1999-06-29 Cirrus Logic, Inc. Method and apparatus for prefetching a next instruction using display list processing in a graphics processor
US5790822A (en) 1996-03-21 1998-08-04 Intel Corporation Method and apparatus for providing a re-ordered instruction cache in a pipelined microprocessor
US5920724A (en) 1996-03-28 1999-07-06 Intel Corporation Software pipelining a hyperblock loop
US5796997A (en) 1996-05-15 1998-08-18 Hewlett-Packard Company Fast nullify system and method for transforming a nullify function into a select function
US8583895B2 (en) 1996-05-15 2013-11-12 Nytell Software LLC Compressed instruction format for use in a VLIW processor
US5905893A (en) 1996-06-10 1999-05-18 Lsi Logic Corporation Microprocessor adapted for executing both a non-compressed fixed length instruction set and a compressed variable length instruction set
US5903750A (en) 1996-11-20 1999-05-11 Institute For The Development Of Emerging Architectures, L.L.P. Dynamic branch prediction for branch instructions with multiple targets
US5845103A (en) 1997-06-13 1998-12-01 Wisconsin Alumni Research Foundation Computer with dynamic instruction reuse
US5943501A (en) 1997-06-27 1999-08-24 Wisconsin Alumni Research Foundation Multiple processor, distributed memory computer with out-of-order processing
US5930158A (en) 1997-07-02 1999-07-27 Creative Technology, Ltd Processor with instruction set for audio effects
US7272703B2 (en) 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US6182210B1 (en) 1997-12-16 2001-01-30 Intel Corporation Processor having multiple program counters and trace buffers outside an execution pipeline
US6178498B1 (en) 1997-12-18 2001-01-23 Idea Corporation Storing predicted branch target address in different storage according to importance hint in branch prediction instruction
US6314493B1 (en) 1998-02-03 2001-11-06 International Business Machines Corporation Branch history cache
TW440793B (en) 1998-02-25 2001-06-16 Koninkl Philips Electronics Nv A method for structuring a multi-instruction computer program from basic blocks that compose from internal instructions and external jumps in an internal directed acyclic graph, and a processor loaded with such program
US6164841A (en) 1998-05-04 2000-12-26 Hewlett-Packard Company Method, apparatus, and product for dynamic software code translation system
US6988183B1 (en) 1998-06-26 2006-01-17 Derek Chi-Lan Wong Methods for increasing instruction-level parallelism in microprocessors and digital system
US6353883B1 (en) 1998-08-04 2002-03-05 Intel Corporation Method and apparatus for performing predicate prediction
US6240510B1 (en) 1998-08-06 2001-05-29 Intel Corporation System for processing a cluster of instructions where the instructions are issued to the execution units having a priority order according to a template associated with the cluster of instructions
US6212622B1 (en) 1998-08-24 2001-04-03 Advanced Micro Devices, Inc. Mechanism for load block on store address generation
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US6367004B1 (en) 1998-12-31 2002-04-02 Intel Corporation Method and apparatus for predicting a predicate based on historical information and the least significant bits of operands to be compared
US7430670B1 (en) 1999-07-29 2008-09-30 Intertrust Technologies Corp. Software self-defense systems and methods
US6513109B1 (en) 1999-08-31 2003-01-28 International Business Machines Corporation Method and apparatus for implementing execution predicates in a computer processing system
US6446197B1 (en) 1999-10-01 2002-09-03 Hitachi, Ltd. Two modes for executing branch instructions of different lengths and use of branch control instruction and register set loaded with target instructions
KR100337149B1 (ko) 2000-07-05 2002-05-18 권 기 홍 프로그램 테스트 및 디버깅이 용이한 중앙처리장치
US6918032B1 (en) 2000-07-06 2005-07-12 Intel Corporation Hardware predication for conditional instruction path branching
US6662294B1 (en) 2000-09-28 2003-12-09 International Business Machines Corporation Converting short branches to predicated instructions
US20030023959A1 (en) 2001-02-07 2003-01-30 Park Joseph C.H. General and efficient method for transforming predicated execution to static speculation
US7032217B2 (en) 2001-03-26 2006-04-18 Intel Corporation Method and system for collaborative profiling for continuous detection of profile phase transitions
US7095343B2 (en) 2001-10-09 2006-08-22 Trustees Of Princeton University code compression algorithms and architectures for embedded systems
AU2002363142A1 (en) 2001-10-31 2003-05-12 Doug Burger A scalable processing architecture
US7114059B2 (en) 2001-11-05 2006-09-26 Intel Corporation System and method to bypass execution of instructions involving unreliable data during speculative execution
US6892292B2 (en) 2002-01-09 2005-05-10 Nec Corporation Apparatus for one-cycle decompression of compressed data and methods of operation thereof
JP2005522773A (ja) 2002-04-08 2005-07-28 ユニバーシティー・オブ・テキサス・システム 非均等型キャッシュ装置、システム及び方法
WO2004001584A2 (en) 2002-06-24 2003-12-31 Ante Vista Gmbh A method for executing structured symbolic machine code on a microprocessor
JP3804941B2 (ja) 2002-06-28 2006-08-02 富士通株式会社 命令フェッチ制御装置
JP4196614B2 (ja) 2002-08-22 2008-12-17 パナソニック株式会社 命令スケジューリング方法、命令スケジューリング装置、及びプログラム
US7299458B2 (en) 2002-10-31 2007-11-20 Src Computers, Inc. System and method for converting control flow graph representations to control-dataflow graph representations
US20040139299A1 (en) 2003-01-14 2004-07-15 International Business Machines Corporation Operand forwarding in a superscalar processor
US20040193849A1 (en) 2003-03-25 2004-09-30 Dundas James D. Predicated load miss handling
US7308682B2 (en) 2003-04-25 2007-12-11 Intel Corporation Method and apparatus for recovering data values in dynamic runtime systems
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
EP1731998A1 (en) 2004-03-29 2006-12-13 Kyoto University Data processing device, data processing program, and recording medium containing the data processing program
US7424482B2 (en) 2004-04-26 2008-09-09 Storwize Inc. Method and system for compression of data for block mode access storage
JP4296996B2 (ja) 2004-06-15 2009-07-15 富士通株式会社 マルチコアプロセサ制御方式
US7302543B2 (en) 2004-06-16 2007-11-27 Nec Laboratories America, Inc. Compressed memory architecture for embedded systems
US7571284B1 (en) 2004-06-30 2009-08-04 Sun Microsystems, Inc. Out-of-order memory transactions in a fine-grain multithreaded/multi-core processor
US7624386B2 (en) 2004-12-16 2009-11-24 Intel Corporation Fast tree-based generation of a dependence graph
US7552318B2 (en) 2004-12-17 2009-06-23 International Business Machines Corporation Branch lookahead prefetch for microprocessors
US7853777B2 (en) 2005-02-04 2010-12-14 Mips Technologies, Inc. Instruction/skid buffers in a multithreading microprocessor that store dispatched instructions to avoid re-fetching flushed instructions
US7380038B2 (en) 2005-02-04 2008-05-27 Microsoft Corporation Priority registers for biasing access to shared resources
US8312452B2 (en) 2005-06-30 2012-11-13 Intel Corporation Method and apparatus for a guest to access a privileged register
US8024522B1 (en) 2005-09-28 2011-09-20 Oracle America, Inc. Memory ordering queue/versioning cache circuit
US9870267B2 (en) 2006-03-22 2018-01-16 Intel Corporation Virtual vector processing
TW200739419A (en) 2006-04-07 2007-10-16 Univ Feng Chia Prediction mechanism of a program backward jump instruction
US8327115B2 (en) 2006-04-12 2012-12-04 Soft Machines, Inc. Plural matrices of execution units for processing matrices of row dependent instructions in single clock cycle in super or separate mode
US7962725B2 (en) 2006-05-04 2011-06-14 Qualcomm Incorporated Pre-decoding variable length instructions
US20070288733A1 (en) 2006-06-08 2007-12-13 Luick David A Early Conditional Branch Resolution
US7487340B2 (en) 2006-06-08 2009-02-03 International Business Machines Corporation Local and global branch prediction information storage
US7809926B2 (en) 2006-11-03 2010-10-05 Cornell Research Foundation, Inc. Systems and methods for reconfiguring on-chip multiprocessors
EP2527972A3 (en) 2006-11-14 2014-08-06 Soft Machines, Inc. Apparatus and method for processing complex instruction formats in a multi- threaded architecture supporting various context switch modes and virtualization schemes
US8291400B1 (en) 2007-02-07 2012-10-16 Tilera Corporation Communication scheduling for parallel processing architectures
US8180997B2 (en) 2007-07-05 2012-05-15 Board Of Regents, University Of Texas System Dynamically composing processor cores to form logical processors
US8447911B2 (en) 2007-07-05 2013-05-21 Board Of Regents, University Of Texas System Unordered load/store queue
US7818542B2 (en) 2007-07-10 2010-10-19 Globalfoundries Inc. Method and apparatus for length decoding variable length instructions
JP2009026106A (ja) 2007-07-20 2009-02-05 Oki Electric Ind Co Ltd 命令コード圧縮方法と命令フェッチ回路
JP5043560B2 (ja) 2007-08-24 2012-10-10 パナソニック株式会社 プログラム実行制御装置
US9384003B2 (en) 2007-10-23 2016-07-05 Texas Instruments Incorporated Determining whether a branch instruction is predicted based on a capture range of a second instruction
US7870371B2 (en) 2007-12-17 2011-01-11 Microsoft Corporation Target-frequency based indirect jump prediction for high-performance processors
US9529592B2 (en) 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
US7818551B2 (en) 2007-12-31 2010-10-19 Microsoft Corporation Feedback mechanism for dynamic predication of indirect jumps
US8321850B2 (en) 2008-06-06 2012-11-27 Vmware, Inc. Sharing and persisting code caches
EP2996035A1 (en) 2008-10-15 2016-03-16 Hyperion Core, Inc. Data processing device
US20100146209A1 (en) 2008-12-05 2010-06-10 Intellectual Ventures Management, Llc Method and apparatus for combining independent data caches
US8127119B2 (en) 2008-12-05 2012-02-28 The Board Of Regents Of The University Of Texas System Control-flow prediction using multiple independent predictors
US20100191943A1 (en) 2009-01-26 2010-07-29 Agere Systems Inc. Coordination between a branch-target-buffer circuit and an instruction cache
US20100325395A1 (en) 2009-06-19 2010-12-23 Doug Burger Dependence prediction in a memory system
US8364902B2 (en) 2009-08-07 2013-01-29 Via Technologies, Inc. Microprocessor with repeat prefetch indirect instruction
US8433885B2 (en) 2009-09-09 2013-04-30 Board Of Regents Of The University Of Texas System Method, system and computer-accessible medium for providing a distributed predicate prediction
US10698859B2 (en) 2009-09-18 2020-06-30 The Board Of Regents Of The University Of Texas System Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture
US20110078424A1 (en) 2009-09-30 2011-03-31 International Business Machines Corporation Optimizing program code using branch elimination
US8464002B2 (en) 2009-10-14 2013-06-11 Board Of Regents Of The University Of Texas System Burst-based cache dead block prediction
JP5057256B2 (ja) 2009-12-02 2012-10-24 株式会社Ｍｕｓｈ−Ａ データ処理装置、データ処理システムおよびデータ処理方法
WO2011067896A1 (en) 2009-12-02 2011-06-09 Mush-A Co., Ltd. Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method
EP2519876A1 (en) 2009-12-28 2012-11-07 Hyperion Core, Inc. Optimisation of loops and data flow sections
GB201001621D0 (en) 2010-02-01 2010-03-17 Univ Catholique Louvain A tile-based processor architecture model for high efficiency embedded homogenous multicore platforms
KR101603751B1 (ko) 2010-02-18 2016-03-16 삼성전자주식회사 명령어 병렬 처리 컴퓨터를 위한 명령어 압축 장치 및 방법
US8434074B2 (en) 2010-02-24 2013-04-30 Intel Corporation Register allocation with SIMD architecture using write masks
US8201024B2 (en) 2010-05-17 2012-06-12 Microsoft Corporation Managing memory faults
US9021241B2 (en) 2010-06-18 2015-04-28 The Board Of Regents Of The University Of Texas System Combined branch target and predicate prediction for instruction blocks
US20120030451A1 (en) 2010-07-28 2012-02-02 Broadcom Corporation Parallel and long adaptive instruction set architecture
US8776026B2 (en) 2010-10-01 2014-07-08 Ecole Polytechnique Federale De Lausanne System and method for in-vivo multi-path analysis of binary software
US8589892B2 (en) 2010-11-21 2013-11-19 International Business Machines Corporation Verification of speculative execution
US20120158647A1 (en) 2010-12-20 2012-06-21 Vmware, Inc. Block Compression in File System
EP2689326B1 (en) 2011-03-25 2022-11-16 Intel Corporation Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines
CN103547993B (zh) * 2011-03-25 2018-06-26 英特尔公司 通过使用由可分割引擎实例化的虚拟核来执行指令序列代码块
CN104040487B (zh) 2011-12-23 2017-10-13 英特尔公司 用于合并掩码模式的指令
US9304776B2 (en) 2012-01-31 2016-04-05 Oracle International Corporation System and method for mitigating the impact of branch misprediction when exiting spin loops
WO2013156825A1 (en) 2012-04-20 2013-10-24 Freescale Semiconductor, Inc. A computer system and a method for generating an optimized program code
CN103513957B (zh) 2012-06-27 2017-07-11 上海芯豪微电子有限公司 高性能缓存方法
US9424191B2 (en) 2012-06-29 2016-08-23 Intel Corporation Scalable coherence for multi-core processors
US9081606B2 (en) 2012-11-13 2015-07-14 International Business Machines Corporation Asynchronous persistent stores for transactions
US10073779B2 (en) 2012-12-28 2018-09-11 Intel Corporation Processors having virtually clustered cores and cache slices
US9535695B2 (en) 2013-01-25 2017-01-03 Apple Inc. Completing load and store instructions in a weakly-ordered memory model
US20140281434A1 (en) 2013-03-15 2014-09-18 Carlos Madriles Path profiling using hardware and software combination
US9792252B2 (en) 2013-05-31 2017-10-17 Microsoft Technology Licensing, Llc Incorporating a spatial array into one or more programmable processor cores
GB2515076B (en) 2013-06-13 2020-07-15 Advanced Risc Mach Ltd A data processing apparatus and method for handling retrieval of instructions from an instruction cache
US9619750B2 (en) 2013-06-29 2017-04-11 Intel Corporation Method and apparatus for store dependence prediction
US9239735B2 (en) 2013-07-17 2016-01-19 Texas Instruments Incorporated Compiler-control method for load speculation in a statically scheduled microprocessor
US9400651B2 (en) 2013-09-24 2016-07-26 Apple Inc. Early issue of null-predicated operations
US9547496B2 (en) 2013-11-07 2017-01-17 Microsoft Technology Licensing, Llc Energy efficient multi-modal instruction issue
US9448936B2 (en) 2014-01-13 2016-09-20 Apple Inc. Concurrent store and load operations
JP6488711B2 (ja) 2015-01-14 2019-03-27 富士通株式会社 演算処理装置および演算処理装置の制御方法
US9946549B2 (en) * 2015-03-04 2018-04-17 Qualcomm Incorporated Register renaming in block-based instruction set architecture
US10180840B2 (en) 2015-09-19 2019-01-15 Microsoft Technology Licensing, Llc Dynamic generation of null instructions
US20170083319A1 (en) 2015-09-19 2017-03-23 Microsoft Technology Licensing, Llc Generation and use of block branch metadata
US11681531B2 (en) 2015-09-19 2023-06-20 Microsoft Technology Licensing, Llc Generation and use of memory access instruction order encodings
US20170083320A1 (en) 2015-09-19 2017-03-23 Microsoft Technology Licensing, Llc Predicated read instructions
US20170083318A1 (en) 2015-09-19 2017-03-23 Microsoft Technology Licensing, Llc Configuring modes of processor operation
US10678544B2 (en) 2015-09-19 2020-06-09 Microsoft Technology Licensing, Llc Initiating instruction block execution using a register access instruction
US11977891B2 (en) 2015-09-19 2024-05-07 Microsoft Technology Licensing, Llc Implicit program order
US20170083341A1 (en) 2015-09-19 2017-03-23 Microsoft Technology Licensing, Llc Segmented instruction block

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212621B1 (en) * 1998-06-24 2001-04-03 Advanced Micro Devices Inc Method and system using tagged instructions to allow out-of-program-order instruction decoding
CN103970505A (zh) * 2013-01-24 2014-08-06 想象力科技有限公司 具有多个子寄存器文件的寄存器文件
US20140281436A1 (en) * 2013-03-15 2014-09-18 Soft Machines, Inc. Method for emulating a guest centralized flag architecture by using a native distributed flag architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DOUG BURGER等: "《Design and Implementation of the TRIPS EDGE Architecture》", 《32ND ANNUAL INTERNATIONAL SYMPOSIUM ON (2005)》 *
DOUG BURGER等: "《TRIPS Processor Reference Manual》", 《DEPARTMENT OF COMPUTER SCIENCES, THE UNIVERSITY OF TEXAS AT AUSTIN》 *

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825461A (zh) * 2018-08-10 2020-02-21 北京百度网讯科技有限公司 数据处理方法和装置
CN110825461B (zh) * 2018-08-10 2024-01-05 北京百度网讯科技有限公司 数据处理方法和装置
CN111221573A (zh) * 2018-11-26 2020-06-02 深圳云天励飞技术有限公司 一种寄存器访问时序的管理方法、处理器、电子设备及计算机可读存储介质
CN111221573B (zh) * 2018-11-26 2022-03-25 深圳云天励飞技术股份有限公司 一种寄存器访问时序的管理方法、处理器、电子设备及计算机可读存储介质
CN111625280A (zh) * 2019-02-27 2020-09-04 上海复旦微电子集团股份有限公司 指令控制方法及装置、可读存储介质
CN111625280B (zh) * 2019-02-27 2023-08-04 上海复旦微电子集团股份有限公司 指令控制方法及装置、可读存储介质
CN112148365A (zh) * 2019-06-26 2020-12-29 珠海零边界集成电路有限公司 一种控制模块、方法及微控制器芯片
CN112148365B (zh) * 2019-06-26 2024-04-05 珠海零边界集成电路有限公司 一种控制模块、方法及微控制器芯片
CN116097213A (zh) * 2020-08-24 2023-05-09 华为技术有限公司 一种图指令处理方法及装置
CN112214241A (zh) * 2020-09-23 2021-01-12 上海赛昉科技有限公司 一种分布式指令执行单元的方法及系统
CN112214241B (zh) * 2020-09-23 2023-11-24 上海赛昉科技有限公司 一种分布式指令执行单元的方法及系统
CN112162939B (zh) * 2020-10-29 2022-11-29 上海兆芯集成电路有限公司 进阶主机控制器及其控制方法
CN112162939A (zh) * 2020-10-29 2021-01-01 上海兆芯集成电路有限公司 进阶主机控制器及其控制方法
CN113407350A (zh) * 2021-07-19 2021-09-17 北京百度网讯科技有限公司 指令处理装置、处理器、芯片、计算设备及相应的方法
CN114168199A (zh) * 2022-02-11 2022-03-11 摩尔线程智能科技(北京)有限责任公司 读写操作多数据请求解耦电路结构及读写方法
CN114168199B (zh) * 2022-02-11 2022-04-15 摩尔线程智能科技(北京)有限责任公司 读写操作多数据请求解耦电路结构及读写方法
CN114327643B (zh) * 2022-03-11 2022-06-21 上海聪链信息科技有限公司 机器指令预处理方法、电子设备及计算机可读存储介质
CN114327643A (zh) * 2022-03-11 2022-04-12 上海聪链信息科技有限公司 机器指令预处理方法、电子设备及计算机可读存储介质
CN114780148B (zh) * 2022-06-17 2022-09-23 飞腾信息技术有限公司 一种系统寄存器访问指令的执行方法、装置及电子设备
CN114780148A (zh) * 2022-06-17 2022-07-22 飞腾信息技术有限公司 一种系统寄存器访问指令的执行方法、装置及电子设备
WO2024109689A1 (zh) * 2022-11-22 2024-05-30 华为技术有限公司 一种块指令的寄存器参数传递方法和相关设备
CN115617400B (zh) * 2022-12-20 2023-03-21 杭州加速科技有限公司 一种寄存器匹配方法及装置
CN115617400A (zh) * 2022-12-20 2023-01-17 杭州加速科技有限公司 一种寄存器匹配方法及装置
CN116227614A (zh) * 2023-01-17 2023-06-06 深圳国际量子研究院 一种用于实时控制和通用计算的指令集与时序控制结构
CN116227614B (zh) * 2023-01-17 2024-01-26 深圳国际量子研究院 一种使用指令集的实时微系统
CN116226042B (zh) * 2023-01-31 2024-03-22 上海科技大学 一种对科学数据文件进行读写优化的中间件系统及方法
CN116226042A (zh) * 2023-01-31 2023-06-06 上海科技大学 一种对科学数据文件进行读写优化的中间件系统及方法
CN117707995A (zh) * 2024-02-02 2024-03-15 北京惠朗时代科技有限公司 一种数据预读取的优化装置及操作方法
CN117707995B (zh) * 2024-02-02 2024-04-26 北京惠朗时代科技有限公司 一种数据预读取的优化装置及操作方法

Also Published As

Publication number Publication date
US10871967B2 (en) 2020-12-22
EP3350712B1 (en) 2022-03-23
CN108027767B (zh) 2022-08-09
WO2017048649A1 (en) 2017-03-23
EP3350712A1 (en) 2018-07-25
US20170083326A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN108027767A (zh) 寄存器读取/写入排序
CN108139913A (zh) 处理器操作的配置模式
CN108027769A (zh) 使用寄存器访问指令发起指令块执行
US11681531B2 (en) Generation and use of memory access instruction order encodings
CN108027731A (zh) 针对基于块的处理器的调试支持
CN108027732A (zh) 与断言的加载指令相关联的预取
CN108027729A (zh) 分段式指令块
CN108027750A (zh) 乱序提交
CN108027730A (zh) 写入无效
US10445097B2 (en) Multimodal targets in a block-based processor
CN108027768A (zh) 指令块地址寄存器
CN108027766A (zh) 预取指令块
CN108027771A (zh) 基于块的处理器核复合寄存器
CN108027772A (zh) 用于逻辑处理器的不同的系统寄存器
CN108027770A (zh) 用于数据流isa的密集读取编码
US20170083320A1 (en) Predicated read instructions
CN109074260A (zh) 乱序的基于块的处理器和指令调度器
CN107810480A (zh) 根据性能度量的指令块分配
CN107810483A (zh) 验证基于块的处理器中的跳转目标
CN107810479A (zh) 用于处理器控制传送的目标位置的确定
CN108027807A (zh) 基于块的处理器核拓扑寄存器
CN108027734B (zh) 空指令的动态生成
CN108027778A (zh) 与断言的存储指令相关联的预取
CN107810478A (zh) 具有连续块的并行执行的基于块的架构
CN110249302A (zh) 在处理器核上同时执行多个程序

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant