CN111625280B - 指令控制方法及装置、可读存储介质 - Google Patents

指令控制方法及装置、可读存储介质 Download PDF

Info

Publication number
CN111625280B
CN111625280B CN201910146895.2A CN201910146895A CN111625280B CN 111625280 B CN111625280 B CN 111625280B CN 201910146895 A CN201910146895 A CN 201910146895A CN 111625280 B CN111625280 B CN 111625280B
Authority
CN
China
Prior art keywords
control
control code
type information
unit
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910146895.2A
Other languages
English (en)
Other versions
CN111625280A (zh
Inventor
李夏禹
陆继承
俞军
李清
刘珊珊
姚涛
徐耘
刘金岑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Group Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Group Co Ltd filed Critical Shanghai Fudan Microelectronics Group Co Ltd
Priority to CN201910146895.2A priority Critical patent/CN111625280B/zh
Publication of CN111625280A publication Critical patent/CN111625280A/zh
Application granted granted Critical
Publication of CN111625280B publication Critical patent/CN111625280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Devices For Executing Special Programs (AREA)
  • Advance Control (AREA)

Abstract

一种指令控制方法及装置、可读存储介质，所述指令控制方法包括获取控制码及对应的控制码类型信息；根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；读取至少一个所述控制码子存储单元中存储的控制码；控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。上述方案可以降低指令控制电路的复杂度，并提高指令的并行执行效率。

Description

指令控制方法及装置、可读存储介质
技术领域
本发明属于计算机技术领域，特别涉及一种指令控制方法及装置、可读存储介质。
背景技术
现有的处理器架构中，应用程序的指令放在指令存储器中，然后处理器经过读取指令、译码、控制等步骤，最终完成执行指令的过程。
但是上述的指令框架中，译码控制单元大多非常复杂，使得控制电路较为复杂，控制过程也不够灵活。同时，不同的执行单元都要通过控制单元进行同步，会造成指令的并行执行效率很低。
发明内容
本发明实施例解决的是如何降低指令控制电路的复杂度，并提高指令的并行执行效率。
为解决上述技术问题，本发明实施例提供一种指令控制方法，指令控制方法包括：获取控制码及对应的控制码类型信息；根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；读取至少一个所述控制码子存储单元中存储的控制码；控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。
可选的，所述读取至少一个所述控制码子存储单元中存储的控制码，包括：根据状态标志，确定是否读取所述控制码；所述状态标志为控制系统中的状态标志。
可选的，在控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码之后，还包括：根据所述控制码中包含的字段信息，更新状态标志；所述状态标志为控制系统中的状态标志。
可选的，所述获取控制码及对应的控制码类型信息，包括获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
可选的，所述子存储单元为FIFO存储单元。
为解决上述技术问题，本发明实施例还公开了一种指令控制装置，指令控制装置包括：获取单元，用于获取控制码及对应的控制码类型信息；分发单元，用于根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；读取单元，用于读取至少一个所述控制码子存储单元中存储的控制码；控制单元，用于控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。
可选的，所述读取单元，用于根据状态标志，确定是否读取所述控制码；所述状态标志为控制系统中的状态标志。
可选的，所述控制单元，还用于根据所述控制码中包含的字段信息，更新状态标志；所述状态标志为控制系统中的状态标志。
可选的，所述获取单元，用于获取控制码及对应的控制码类型信息，包括获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
可选的，所述子存储单元为FIFO存储单元。
本发明实施例还公开了一种计算机可读存储介质，计算机可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一种所述的指令控制方法的步骤。
本发明实施例还提供了一种指令控制装置，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一种所述的指令控制方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
根据控制码的类型信息，将控制码分发到对应的控制码子存储单元。再读取至少一个控制码子存储单元中存储的控制码。最后控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。整个指令控制的过程无需译码，也就不需要相应的译码电路，可以大大降低指令控制电路的复杂度；同时控制码可以直接对应相应的执行单元，可以根据控制码的类型灵活调整控制方法。
进一步，根据状态标志，确定是否读取所述控制码。可以通过控制系统中的状态标志同步执行指令，提高了指令的并行执行效率。
附图说明
图1是本发明实施例中的一种指令控制方法的流程图；
图2是本发明实施例中的一种指令控制装置的结构示意图；
图3是本发明实施例中的一种指令控制装置的部分结构示意图。
具体实施方式
现有技术中，指令框架中的译码控制单元大多非常复杂，使得控制电路较为复杂，控制过程也不够灵活。同时，不同的执行单元都要通过控制单元进行同步，会造成指令的并行执行效率很低。
本发明实施例中，根据控制码的类型信息，将控制码分发到对应的控制码子存储单元。再读取至少一个控制码子存储单元中存储的控制码。最后控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。整个指令控制的过程无需译码，也就不需要相应的译码电路，可以大大降低指令控制电路的复杂度；同时控制码可以直接对应相应的执行单元，可以根据控制码的类型灵活调整控制方法。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种指令控制方法，参照图1，以下通过具体步骤进行详细说明。
控制码，又称操作码，指计算机程序中所规定的要执行操作的哪一部分指令或字段(通常用代码表示)，用来告诉指令系统需要执行哪一条指令。即指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。
步骤S101，获取控制码及对应的控制码类型信息。
在具体实施中，可以获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
在实际应用中，可以从芯片上的存储单元中获取控制码及对应的控制码类型信息，也可以从芯片外的存储单元中获取控制码及对应的控制码类型信息，例如双倍速率同步动态随机存储器(Double Data Rate Synchronous Dynamic Random Access Memory，DDR SDRAM)、闪存(flash)等。无论哪种存储器，都可以在内部存储预先编译后生成的控制码。同时，也可以在执行程序的同时，由控制码产生装置，例如微控制单元(MicroController Unit，MCU)，来编译生成需要的控制码序列。
可以理解的是，控制码可以为简单的控制码，即低层次的微码控制；也可以是高复杂度的控制码，即高层次的指令控制，本发明在此不作限定。
步骤S102，根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元。
在具体实施中，可以根据每一条控制码中的类型信息，将控制码分发给对应的控制码子存储器。因此，整个指令控制过程无需译码，也就不需要相应的译码电路，可以大大降低指令控制电路的复杂度。
在实际应用中，控制码可以直接对应执行单元中的控制寄存器，既不需要一般指令控制架构中的译码单元，又可以通过控制寄存器灵活控制指令的执行。
在具体实施中，子存储单元可以为先进先出式(First Input First Output，FIFO)存储单元。子存储单元中存储的指令可以不包含跳转、循环类指令，使得后续指令控制更加简单。可以理解的是，用户根据自身的不同需求，可以采用其他类型的子存储单元，并不限定存储单元的实现方式。
步骤S103，读取至少一个所述控制码子存储单元中存储的控制码。
本发明提出的指令控制方法可以在各类控制系统中运行，整个控制系统中有一个或多个状态标志，代表了控制系统中各个模块运行的状态。
在具体实施中，可以根据控制系统中的状态标志，确定是否读取所述控制码。通过状态标志同步执行指令，提高指令的并行执行效率。在实际应用中，根据控制系统中的状态标志，决定开始执行控制码时机。每个执行动作完成以后，再根据控制码包含的字段来修改状态标志，即通过状态标志完成不同执行单元之间的同步动作，使得不同执行单元的并行效率非常高。
步骤S104，控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。
在具体实施中，每一个执行单元对应一个控制码子存储器，对应的控制单元可以控制执行单元执行控制码，即每一个执行单元都有一一对应的控制码子存储器和控制单元，每个执行模块中的一一对应的执行单元、控制单元以及控制码子存储器可以独立于其他执行模块运行。因此，执行单元可以单独进行执行任务，提高了执行效率。
可以理解的是，用户根据自身不同的需求，可以设置不同数量的执行单元，本发明在此不作限定。
在具体实施中，在与每个控制码子存储单元一一对应的执行单元执行对应的控制码之后，还包括：根据所述控制码中包含的字段信息，更新控制系统中的状态标志。
在实际应用中，本发明提出的指令控制方法可以应用于复杂指令集计算机(Complex Instruction Set Computer，CISC)，也可以应用于精简指令集计算机(ReducedInstruction Set Computer，RISC)。同时，本方法尤其适合于人工智能(ArtificialIntelligence，AI)领域，一方面由于AI芯片往往需要大容量的片外存储，指令控制架构的空间相对充足，对于循环、跳转等指令需求不高，采用本方案可以将控制电路最大程度地简单化。另一方面本方案可以极大的提高执行单元的并行运行效率，可以满足AI芯片的运行需求。
根据控制码的类型信息，将控制码分发到对应的控制码子存储单元。再读取至少一个控制码子存储单元中存储的控制码。最后控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。整个指令控制的过程无需译码，也就不需要相应的译码电路，可以大大降低指令控制电路的复杂度；同时控制码可以直接对应相应的执行单元，可以根据控制码的类型灵活调整控制方法。
参照图2，本发明实施例还提供了一种指令控制装置20，包括：获取单元201、分发单元202、读取单元203和控制单元204：
其中，所述获取单元201，用于获取控制码及对应的控制码类型信息；
所述分发单元202，用于根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元(图中未示出)；
所述读取单元203，用于读取至少一个所述控制码子存储单元中存储的控制码；
所述控制单元204，用于控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码。
在具体实施中，所述读取单元203，可以用于根据状态标志，确定是否读取所述控制码；所述状态标志为控制系统中的状态标志。
在具体实施中，所述控制单元204，还可以用于根据所述控制码中包含的字段信息，更新状态标志；所述状态标志为控制系统中的状态标志。
在具体实施中，所述获取单元201，可以用于获取控制码及对应的控制码类型信息，包括获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
在具体实施中，所述子存储单元可以为FIFO存储单元。
指令控制装置20执行指令控制的具体工作流程可以参照步骤S101～步骤S104的描述，此处不予赘述。
在具体实施中，指令控制装置20中的读取单元203和控制单元204的具体结构可以参照图3。图3给出了本发明实施例中的一种指令控制装置20的部分结构示意图。
由图3可知，在本发明实施例中，执行模块30包括弱控制单元1和弱控制单元2。由于弱控制单元1和弱控制单元2的控制架构简单，因此与一般指令控制架构中的控制单元作以区别为弱控制单元1和弱控制单元2。可以理解的是，根据不同用户的不同需求，本发明并不限定弱控制单元的复杂度。
在具体实施中，控制码子存储器1、弱控制单元1以及执行单元1一一对应。弱控制单元1负责从控制码子存储器1中取到控制码，然后直接将对应的比特作为执行单元1的控制寄存器(图中未示出)，最后将控制码分配给执行单元1，并启动执行单元1。
在具体实施中，弱控制单元1还可以通过其所在的控制系统中的状态标志完成执行单元1和执行单元2之间的同步操作。由于每个执行单元之间可能会有先后依赖关系，所以弱控制单元1可以控制不同的执行单元进行同步。具体而言，所有的执行单元都可以改变状态标志，而弱控制单元1根据状态标志来控制执行单元1开始执行的时机。
在实际应用中，弱控制单元1可以根据当前状态标志决定是否取下一条控制码，取到控制码后，直接分配给执行单元1，并启动执行单元1。而执行单元1完成操作后，可以根据控制码中的字段信息，修改状态标志。因此，执行模块30通过状态标志同步执行指令，提高了指令的并行执行效率。
同样的，控制码子存储器2、弱控制单元2以及执行单元2一一对应，并同样执行上述指令控制的操作。可以理解的是，根据用户的不同需求，不限定执行模块30中控制码子存储器、弱控制单元以及执行单元的数量，本发明在此不作赘述。
在实际应用中，执行单元1、执行单元2可以包含其他功能单元，例如阵列乘法器、累加器以及其他种类的功能单元；又比如AI领域中常见的激活单元、池化单元等。因此本指令控制方案不仅可以应用于传统的指令控制领域，还可以用于卷积神经网络(ConvolutionNeural Networks，CNN)计算加速指令控制等人工智能领域。
本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，所述计算机指令运行时执行本发明上述实施例中提供的任一种指令控制方法的步骤。
本发明实施例还提供了，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所示计算机指令时，执行本发明上述实施例中提供的任一种指令控制方法的步骤。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于任一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种指令控制方法，其特征在于，包括：
获取控制码及对应的控制码类型信息；
根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；读取至少一个所述控制码子存储单元中存储的控制码；
控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码，无需对所读取控制码进行译码。
2.如权利要求1所述的指令控制方法，其特征在于，所述读取至少一个所述控制码子存储单元中存储的控制码，包括：
根据状态标志，确定是否读取所述控制码；所述状态标志为控制系统中的状态标志。
3.如权利要求1或2所述的指令控制方法，其特征在于，在控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码之后，还包括：根据所述控制码中包含的字段信息，更新状态标志；所述状态标志为控制系统中的状态标志。
4.如权利要求1所述的指令控制方法，其特征在于，所述获取控制码及对应的控制码类型信息，包括获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
5.如权利要求1所述的指令控制方法，其特征在于，所述子存储单元为FIFO存储单元。
6.一种指令控制装置，其特征在于，包括：
获取单元，用于获取控制码及对应的控制码类型信息；
分发单元，用于根据所述控制码类型信息，将所述控制码分发到对应的控制码子存储单元；
读取单元，用于读取至少一个所述控制码子存储单元中存储的控制码；
控制单元，用于控制与每个控制码子存储单元一一对应的执行单元执行对应的控制码，无需对所读取控制码进行译码。
7.如权利要求6所述的指令控制装置，其特征在于，所述读取单元，用于根据状态标志，确定是否读取所述控制码；所述状态标志为控制系统中的状态标志。
8.如权利要求6或7所述的指令控制装置，其特征在于，所述控制单元，还用于根据所述控制码中包含的字段信息，更新状态标志；所述状态标志为控制系统中的状态标志。
9.如权利要求6所述的指令控制装置，其特征在于，所述获取单元，用于获取控制码及对应的控制码类型信息，包括获取以下至少一种控制码及对应的控制码类型信息：芯片上的存储单元所存储的控制码及对应的控制码类型信息；芯片外的存储单元所存储的控制码及对应的控制码类型信息；控制码产生单元编译生成的控制码及对应的控制码类型信息。
10.如权利要求6所述的指令控制装置，其特征在于，所述子存储单元为FIFO存储单元。
11.一种计算机可读存储介质，计算机可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至5中任一项所述的指令控制方法的步骤。
12.一种指令控制装置，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1至5任一项所述的指令控制方法的步骤。
CN201910146895.2A 2019-02-27 2019-02-27 指令控制方法及装置、可读存储介质 Active CN111625280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910146895.2A CN111625280B (zh) 2019-02-27 2019-02-27 指令控制方法及装置、可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910146895.2A CN111625280B (zh) 2019-02-27 2019-02-27 指令控制方法及装置、可读存储介质

Publications (2)

Publication Number Publication Date
CN111625280A CN111625280A (zh) 2020-09-04
CN111625280B true CN111625280B (zh) 2023-08-04

Family

ID=72270767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910146895.2A Active CN111625280B (zh) 2019-02-27 2019-02-27 指令控制方法及装置、可读存储介质

Country Status (1)

Country Link
CN (1) CN111625280B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577479A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 半导体装置及其控制方法
CN101114217A (zh) * 2006-07-27 2008-01-30 中国科学院计算技术研究所 对复杂指令译码生成微码的译码装置和方法
CN101957743A (zh) * 2010-10-12 2011-01-26 中国电子科技集团公司第三十八研究所 并行数字信号处理器
CN104346132A (zh) * 2013-08-08 2015-02-11 上海复旦微电子集团股份有限公司 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机
CN104423929A (zh) * 2013-08-21 2015-03-18 华为技术有限公司 一种分支预测方法及相关装置
CN104731718A (zh) * 2013-12-24 2015-06-24 上海芯豪微电子有限公司 一种缓存系统和方法
CN108027773A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 存储器访问指令顺序编码的生成和使用
CN108027770A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 用于数据流isa的密集读取编码
CN108027767A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 寄存器读取/写入排序
CN108197705A (zh) * 2017-12-29 2018-06-22 国民技术股份有限公司 卷积神经网络硬件加速装置及卷积计算方法及存储介质
CN109074260A (zh) * 2016-04-28 2018-12-21 微软技术许可有限责任公司 乱序的基于块的处理器和指令调度器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577479A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 半导体装置及其控制方法
CN101114217A (zh) * 2006-07-27 2008-01-30 中国科学院计算技术研究所 对复杂指令译码生成微码的译码装置和方法
CN101957743A (zh) * 2010-10-12 2011-01-26 中国电子科技集团公司第三十八研究所 并行数字信号处理器
CN104346132A (zh) * 2013-08-08 2015-02-11 上海复旦微电子集团股份有限公司 应用于智能卡虚拟机运行的控制装置及智能卡虚拟机
CN104423929A (zh) * 2013-08-21 2015-03-18 华为技术有限公司 一种分支预测方法及相关装置
CN104731718A (zh) * 2013-12-24 2015-06-24 上海芯豪微电子有限公司 一种缓存系统和方法
CN108027773A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 存储器访问指令顺序编码的生成和使用
CN108027770A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 用于数据流isa的密集读取编码
CN108027767A (zh) * 2015-09-19 2018-05-11 微软技术许可有限责任公司 寄存器读取/写入排序
CN109074260A (zh) * 2016-04-28 2018-12-21 微软技术许可有限责任公司 乱序的基于块的处理器和指令调度器
CN108197705A (zh) * 2017-12-29 2018-06-22 国民技术股份有限公司 卷积神经网络硬件加速装置及卷积计算方法及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Xiang Ling等.MACRON: The NoC-based Many-Core Parallel Processing Platform and its Applications in 4G Communication Systems.《2015 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing》.2015,第396-403页. *
ZHANG Xingxing等.The Design of Digital Demodulator Based on Dynamic Threshold.《IEEE》.2016,第1-3页. *

Also Published As

Publication number Publication date
CN111625280A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
US11640316B2 (en) Compiling and scheduling transactions in neural network processor
US9274831B2 (en) Information processing apparatus, information processing method, and storage medium
CN113284038B (zh) 用于执行计算的方法、计算设备、计算系统和存储介质
US9043806B2 (en) Information processing device and task switching method
JP7008983B2 (ja) テンソルデータにアクセスするための方法および装置
CN116991560B (zh) 针对语言模型的并行调度方法、装置、设备及存储介质
US20160110209A1 (en) Apparatus and method for performing multi-core emulation based on multi-threading
CN104915213A (zh) 一种可重构系统的局部重构控制器
CN109960570B (zh) 一种多模块调度方法、装置及系统
CN116560730A (zh) 一种指令调度方法及相关设备
CN104615439A (zh) 一种可重构系统的配置控制器
CN107451070B (zh) 一种数据的处理方法和服务器
CN111625280B (zh) 指令控制方法及装置、可读存储介质
US20220067495A1 (en) Intelligent processor, data processing method and storage medium
CN112753016A (zh) 神经网络中数据预处理阶段的计算资源的管理方法和装置
US20120089813A1 (en) Computing apparatus based on reconfigurable architecture and memory dependence correction method thereof
CN112463340A (zh) 基于tensorflow的多任务弹性调度方法及系统
WO2015199734A1 (en) Buffer-based update of state data
CN108647782B (zh) 一种降低神经网络芯片中eDRAM刷新能耗的方法及系统
CN114816742A (zh) 请求处理方法、装置、电子设备及存储介质
US11372677B1 (en) Efficient scheduling of load instructions
CN114661474A (zh) 信息处理方法、装置、设备、存储介质及程序产品
CN116010069A (zh) 管理推理过程的方法、电子设备和计算机程序产品
Ma et al. Developing a Multi‐GPU‐Enabled Preconditioned GMRES with Inexact Triangular Solves for Block Sparse Matrices
US20150293766A1 (en) Processor and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant