CN112148365A - 一种控制模块、方法及微控制器芯片 - Google Patents

Abstract

本发明涉及一种控制模块、方法及微控制器芯片，该模块包括：硬件读写模块，用于进行SRAM、寄存器和/或外部设备的读取和/或写入；中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器和外部设备；和电源控制器，用于接收中央处理器发送的指令控制所述硬件读写模块进行数据的读取或写入，以及根据所述硬件读写模块发送的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过硬件读写模块进行数据的读取和写入，可以使CPU以更快的速度响应断电事件或是唤醒事件，可以满足更多的对响应速度有要求的应用场景。

Description

一种控制模块、方法及微控制器芯片

技术领域

本发明涉及微控制器领域，尤其涉及一种控制模块、方法及微控制器芯片。

背景技术

MCU(Microcontroller Unit，微控制器芯片)拥有独立的处理器，I/O器件和内存，可以减小尺寸，降低设备成本，在各个领域应用十分广泛，比如家用电器，医疗仪器，工业控制，远程设备，办公设备，以及嵌入式系统中。功耗是衡量MCU的一个非常重要的参数，实现同样功能的不同芯片，功耗高将会引起芯片温度升高影响电路的可靠性，降低器件的寿命，同时，更高的功耗意味着更多的电能消耗，使得成本增加。因此，低功耗设计芯片已经成为目前芯片设计的主流需求。

现有降低功耗的方式是在CPU(Central Processing Unit，中央处理器)空闲时尽可能的将芯片断电，关闭其时钟，此时CPU处于断电状态，通常这种工作模式被称之为断电模式(Standby mode)。在断电模式中，大部分外部设备，FLASH，SRAM，CPU等都被断电，但还需要保留具有唤醒功能的模块，还需要保留一块用来备份数据的SRAM或是寄存器组，前者用来唤醒芯片，后者用来保留CPU进入断电模式之前的一些外部设备配置数据，以及SRAM中执行代码的缓存数据等重要数据。当唤醒功能模块触发后，会将芯片从断电模式唤醒到正常工作模式(normal mode)，恢复供电以及时钟等，让CPU处理唤醒事件，从而后续的动作。

但是现有的进入断电模式和进入正常工作模式都是CPU来控制的，需要大量时间，而且由于芯片中集成的外部设备功能越多，越复杂，就导致这一时间逐渐增长。

因此，需要提供一种控制模块、方法及微控制器芯片来解决现有技术的不足。

发明内容

为了解决现有技术中的问题，本发明提供了一种控制模块、方法及微控制器芯片。

本发明提供了一种控制模块，应用于微控制器芯片，包括：

硬件读写模块，用于进行SRAM、寄存器和/或外部设备的读取和/或写入；

中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器和外部设备；和

电源控制器，用于接收中央处理器发送的指令，并控制所述硬件读写模块进行数据的读取或写入，以及根据所述硬件读写模块发送的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。

进一步地，所述硬件读取模块用于在所述微控制器芯片进入断电模式时，将SRAM和外部设备中的数据读取出来，写入到存储模块中；

在所述微控制芯片进入唤醒阶段时，将数据从存储模块中读取出来，写入到所述SRAM和外部设备中。

进一步地，所述控制模块还包括：数据总线，用于所述中央控制器与所述微控制器芯片的其他模块间的数据通信。

本发明还提供了一种微控制器芯片，包括：上述任一所述的控制模块。

本发明还提供了一种控制方法，应用于微控制器芯片，所述微控制器芯片包括：上述任一所述的控制模块，所述控制方法包括：

当所述微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；

若所述电源控制器接收到所述低功耗使能信号和等待中断指令，发送备份使能信号给硬件读写模块；

若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；

若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式。

进一步地，若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，包括：

若所述硬件读写模块接收到所述备份使能信号，则将SRAM和外部设备中的数据读取出来，并写入到存储模块中。

本发明还提供了一种控制方法，应用于微控制器芯片，所述微控制器芯片包括：上述任一所述的控制模块，所述控制方法包括：

当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给硬件读写模块；

若所述硬件读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成信号给电源控制器；

若所述电源控制器接收到所述恢复完成信号，控制所述微控制器芯片中的各个模块进入正常工作模式。

进一步地，所述硬件读写模块接收到所述唤醒使能信号，则进行数据的处理，包括：

若所述硬件读写模块接收到所述唤醒使能信号，则将数据从存储模块中的读取出来，并写入到所述SRAM和外部设备中。

本发明的技术方案与最接近的现有技术相比具有如下优点：

本发明提供的技术方案包括硬件读写模块、中央处理器和电源控制，当微控制器芯片接收到断电信号或是唤醒信号时，会发送指令给电源控制器，电源控制器控制硬件读写模块进行数据的读取或写入，硬件读写模块完成数据的读取或写入后发送指令给电源控制器，使得微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过硬件读写模块进行数据的读取和写入，可以使CPU以更快的速度响应断电事件或是唤醒事件，可以满足更多的对响应速度有要求的应用场景。

附图说明

图1是本发明实施例中控制模块的示意图；

图2是本发明实施例中微控制器芯片的示意图；

图3是本发明实施例中一种控制方法的流程图；

图4是本发明实施例中另一种控制方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所述，本发明提供了一种控制模块，应用于微控制器芯片，该控制模块包括：硬件读写模块、中央处理器和电源控制器。

其中，硬件读写模块用于进行SRAM、寄存器和/外部设备的读取和/或写入。中央处理器用于处理微控制器芯片中的数据和指令，以及访问SRAM、寄存器和外部设备。电源控制器用于接收中央处理器发送的指令控制硬件读写模块进行数据的读取或写入，以及根据硬件读写模块发送的指令控制微控制器芯片中各个模块进入断电模式或正常工作模式。

具体地，微控制器芯片的各个模块如图2所示，包括CPU、SRAM、FLASH、数据总线、外部设备配置寄存器组、外部设备1、外部设备2、PC(Power Controller，电源控制器)。

各个模块的作用具体如下：

CPU(Center Process Unit)：中央处理器，芯片中用于处理指令，数据，控制其他外部设备等，是芯片的核心部件。

SRAM(Static Random Access Memory)：静态随机可读写存储器，具有存储数据能力的存储单元，掉电不能保存数据。

FLASH：闪存存储器，具有存储数据能力的存储单元，掉电能够保存数据。

PC(Power Controller)：电源控制器,芯片中的电源管理系统，主要负责进行区域断电和上电的功能。

数据总线：负责芯片中的数据通信，通常用于CPU访问SRAM/FLASH/寄存器。

DBR(Data back-up/resume):数据备份/恢复模块，硬件读取模块，是一种数字电路的功能模块，主要功能是进行FLASH/SRAM的读写访问。该模块的电路结构只要是可以实现数据的备份和恢复即可，不局限于某一种电路，因此本申请不限定具体的电路结构。

寄存器：外部设备配置寄存器组，是一组寄存器，用来储存外部设备配置信息。

外部设备1：芯片中实现某种特定功能的功能模块1，本发明不局限于特定外部设备。

外部设备2：芯片中实现某种特定功能的功能模块2，本发明不局限于特定外部设备。

在本申请实施例中，本方案包括硬件读写模块、中央处理器和电源控制，当微控制器芯片接收到断电信号或是唤醒信号时，会发送指令给电源控制器，电源控制器控制硬件读写模块进行数据的读取或写入，硬件读写模块完成数据的读取或写入后发送指令给电源控制器，使得微控制器芯片中的各个模块进入断电模式或正常工作模式。本发明提供的技术方案通过硬件读写模块进行数据的读取和写入，可以使CPU以更快的速度响应断电事件或是唤醒事件，可以满足更多的对响应速度有要求的应用场景。

在本申请一些实施例中，硬件读取模块，具体用于，在微控制器芯片进入断电模式时，将SRAM和外部设备中的数据读取出来，写入到存储模块中；在微控制器芯片进入唤醒阶段时，将数据从存储模块中读取出来，写入到SRAM和外部设备中。

其中，存储模块可以是备份寄存器，也可以是备份SRAM。

在本申请一些实施例中，控制模式还包括：数据总线用于中央处理器与微控制器芯片的其他模块间的数据通信。

本发明还提供了一种微控制器芯片，包括上述任一所述的控制模块。

本发明还提供了一种控制方法，如图3所示，应用于微控制器芯片，微控制器芯片包括硬件读写模块、中央处理器和电源控制器。该控制方法可以包括：

当所述微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；

若所述电源控制器接收到所述低功耗使能信号和等待中断指令，发送备份使能信号给硬件读写模块；

若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；

若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式。

也就是，正常工作模式下，CPU通过数据总线在SRAM中读取程序代码执行相应的程序，并且把缓存的数据放在SRAM中；还通过数据总线对外部设备1和外部设备2，以及其他外部设备进行不同的配置已达到不同的应用功能需求。

当微控制器芯片接收到断电信号时，CPU就会首先发送低功耗使能信号使得电源控制器(PC)进入使能断电模式，然后发送WFI(Wait for Interrupt，等待中断)指令，进入断电模式。

当PC接收到低功耗使能信号和WFI指令同时有效后，开始使能DBR工作，发送备份使能信号给DBR，此时CPU已经进入睡眠模式，不会对外部设备，SRAM进行访问。

当DBR模块收到备份使能信号后开始工作，将SRAM中CPU执行代码需要的缓存数据从SRAM中读取出来(SRAM的地址空间由软件可编程)，写入到寄存器中，将外部设备信息通过数据行线写入到存储模块中。数据备份完成后，反馈备份完成信号给PC。

PC接收到DBR发来的备份完成信号后，将进行时钟，电源，复位管理器等断电，进入断电模式。

在本发明的一些实施例中，若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，包括：

若所述硬件读写模块接收到所述备份使能信号时，则将SRAM和外部设备中的数据读取出来，并写入到寄存器中。

本发明还提供了一种控制方法，如图4所示，应用于微控制器芯片，微控制器芯片包括硬件读写模块、中央处理器和电源控制器。该控制方法可以包括：

当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给硬件读写模块；

若所述硬件读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成信号给电源控制器；

若所述电源控制器接收到所述恢复完成信号，控制所述微控制器芯片中的各个模块进入正常工作模式。

也就是，当微控制器芯片接收到唤醒信号时，PC会再次使能DBR，恢复供电和时钟，释放复位信号(复位不包括CPU以及外部设备等)，此时CPU仍不会对外部设备和SRAM进行访问。

当DBR模块收到唤醒使能信号后，读取存储模块中的缓存数据，将其写入到系统SRAM中，然后读取存储模块中的外部设备信息配置数据，将其写保存到外部设备配置寄存器，数据恢复完成后，反馈恢复完成信号给PC。

PC收到DBR模块发来的完成信号后，将复位完全释放，外部设备的配置寄存器的值会处于复位值，此复位值为DBR保存的外部设备配置寄存器值，此时CPU开始工作，进入正常工作模式。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种控制模块，应用于微控制器芯片，其特征在于，包括：

硬件读写模块，用于进行SRAM、寄存器和/或外部设备的读取和/或写入；

中央处理器，用于处理所述微控制器芯片中的数据和指令，以及访问SRAM、寄存器和外部设备；和

电源控制器，用于接收中央处理器发送的指令，并控制所述硬件读写模块进行数据的读取或写入，以及根据所述硬件读写模块发送的指令控制所述微控制器芯片中的各个模块进入断电模式或正常工作模式。

2.根据权利要求1所述的一种控制模块，其特征在于，所述硬件读取模块用于在所述微控制器芯片进入断电模式时，将SRAM和外部设备中的数据读取出来，写入到存储模块中；

在所述微控制芯片进入唤醒阶段时，将数据从存储模块中读取出来，写入到所述SRAM和外部设备中。

3.根据权利要求1所述的一种控制模块，其特征在于，所述控制模块还包括：数据总线，用于所述中央控制器与所述微控制器芯片的其他模块间的数据通信。

4.一种微控制器芯片，其特征在于，包括：权利要求1-3任一所述的控制模块。

5.一种控制方法，应用于微控制器芯片，其特征在于，所述微控制器芯片包括：权利要求1-3任一所述的控制模块，所述控制方法包括：

当所述微控制器芯片接收到断电信号时，中央处理器发送低功耗使能信号和等待中断指令给电源控制器；

若所述电源控制器接收到所述低功耗使能信号和等待中断指令，发送备份使能信号给硬件读写模块；

若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，数据处理完成后发送备份完成信号给电源控制器；

若所述电源控制器接收到所述备份完成信号，控制所述微控制器芯片中的各个模块进入断电模式。

6.根据权利要求5所述的一种控制方法，其特征在于，若所述硬件读写模块接收到所述备份使能信号，则进行数据的处理，包括：

若所述硬件读写模块接收到所述备份使能信号，则将SRAM和外部设备中的数据读取出来，并写入到存储模块中。

7.一种控制方法，应用于微控制器芯片，其特征在于，所述微控制器芯片包括：权利要求1-3任一所述的控制模块，所述控制方法包括：

当所述微控制器芯片接收到唤醒信号时，电源控制器发送唤醒使能信号给硬件读写模块；

若所述硬件读写模块接收到所述唤醒使能信号，则进行数据的处理，数据处理完成后发送恢复完成信号给电源控制器；

若所述电源控制器接收到所述恢复完成信号，控制所述微控制器芯片中的各个模块进入正常工作模式。

8.根据权利要求7所述的一种控制方法，其特征在于，所述硬件读写模块接收到所述唤醒使能信号，则进行数据的处理，包括：

若所述硬件读写模块接收到所述唤醒使能信号，则将数据从存储模块中的读取出来，并写入到所述SRAM和外部设备中。

Images