CN108022925A - GaN基单片功率变换器及其制作方法 - Google Patents
GaN基单片功率变换器及其制作方法 Download PDFInfo
- Publication number
- CN108022925A CN108022925A CN201711081965.8A CN201711081965A CN108022925A CN 108022925 A CN108022925 A CN 108022925A CN 201711081965 A CN201711081965 A CN 201711081965A CN 108022925 A CN108022925 A CN 108022925A
- Authority
- CN
- China
- Prior art keywords
- anode
- area
- openings area
- layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000407 epitaxy Methods 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 12
- 238000002156 mixing Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000005036 potential barrier Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 229910002058 ternary alloy Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 103
- 229910052733 gallium Inorganic materials 0.000 description 10
- 229910052738 indium Inorganic materials 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910004541 SiN Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910002059 quaternary alloy Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种GaN基单片功率变换器及其制作方法，该功率变换器包括：异质结外延衬底；钝化层，形成于异质结外延衬底之上，在钝化层之间存在多个空心区域；二极管结构，形成于若干空心区域，包括：混合阳极，由阳极和第二栅极短接形成，阳极与薄势垒层实现欧姆接触，第二栅极通过位于其下方的第二栅介质层与薄势垒层实现绝缘；以及阴极，与薄势垒层实现欧姆接触；以及三极管结构，形成于其余空心区域，包括：源极、漏极和第一栅极，该源极、漏极均与薄势垒层实现欧姆接触，该第一栅极通过位于其下方的第一栅介质层与薄势垒层实现绝缘。该功率变换器中的二极管具有更低的开启电压和更高的击穿电压，制备工艺简单，提高了器件成品率。
Description
技术领域
本公开属于半导体器件技术领域，涉及一种GaN基单片功率变换器及其制作方法。
背景技术
功率二极管和三极管级联构成的功率变换器(power converter)应用于各种升压和降压变换电路。但是目前在同一衬底上实现高性能增强型GaN基功率二极管和三极管的工艺难度较大，需要进行势垒层的刻蚀以及将二极管的制作工艺与三极管的制作工艺进行协调、匹配，工艺繁杂，且器件的成品率较低，制约了GaN基功率集成电路向高效能、小型、智能化应用的方向发展。因此，亟需提供一种新的可同时实现GaN基平面型功率二极管与三极管的单片集成功率变换器和制作方法，推动GaN基功率集成电路的应用与发展。
发明内容
(一)要解决的技术问题
本公开提供了一种GaN基单片功率变换器及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种GaN基单片功率变换器，包括：异质结外延衬底，包括：GaN缓冲层和薄势垒层形成的异质结，在异质结的界面处产生二维电子气；钝化层，形成于异质结外延衬底之上，在钝化层之间存在多个空心区域；二极管结构，形成于多个空心区域中的若干空心区域，包括：混合阳极，由阳极和第二栅极短接形成，阳极与薄势垒层实现欧姆接触，第二栅极通过位于其下方的第二栅介质层与薄势垒层实现绝缘，该第二栅极和阳极形成于同一个空心区域；以及阴极，与薄势垒层实现欧姆接触；以及三极管结构，形成于多个空心区域中的其他空心区域，包括：源极、漏极和第一栅极，该源极、漏极均与薄势垒层实现欧姆接触，该第一栅极通过位于其下方的第一栅介质层与薄势垒层实现绝缘。
在本公开的一些实施例中，GaN基单片功率变换器，还包括：注入隔离区，设置于漏极和阳极之间以及源极和阴极的边缘，从钝化层一直延伸至异质结外延衬底的GaN缓冲层内。
在本公开的一些实施例中，异质结外延衬底的异质结形成于外延基片上，该外延基片为如下材料中的一种：Si，SiC，蓝宝石或者GaN晶片。
在本公开的一些实施例中，薄势垒层的材料为如下材料中的一种：AlGaN，AlInN三元合金或AlInGaN四元合金；和/或薄势垒层的厚度t满足：0＜t≤6nm。
在本公开的一些实施例中，钝化层为如下材料中的一种：SiN，SiO2或SiON；和/或钝化层的厚度介于5nm～120nm之间。
在本公开的一些实施例中，空心区域依次包括：源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区；源极、漏极、阳极、阴极对应形成于源极开口区、漏极开口区、部分阳极开口区、阴极开口区，实现欧姆接触；第一栅介质层，至少覆盖栅极开口区的两侧壁与底部及其两侧的部分钝化层，与源极、漏极存在间隔；第二栅介质层，至少覆盖剩下的阳极开口区的两侧壁与底部及两侧的部分阳极和钝化层，与阴极存在间隔。
根据本公开的另一个方面，提供了一种GaN基单片功率变换器的制作方法，包括：在异质结外延衬底上制备钝化层，其中，该异质结外延衬底包括：GaN缓冲层和薄势垒层形成的异质结，在异质结的界面处产生二维电子气；刻蚀钝化层，制备得到源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区；在源极开口区、漏极开口区、阴极开口区和部分阳极开口区对应沉积源极、漏极、阴极和阳极，制作欧姆接触；以及在栅极开口区制作第一栅介质层和第一栅极，在剩下的阳极开口区制作第二栅介质层和第二栅极；其中，通过第二栅极填充第二栅介质层的内侧并将第二栅极跨过第二栅介质层与阳极短接形成混合阳极，完成增强型金属绝缘层半导体高电子迁移率晶体管(MIS-HEMT)和绝缘栅混合阳极二极管(MG-HAD)的集成。
在本公开的一些实施例中，在制作完欧姆接触之后还包括如下步骤：在漏极和阳极之间以及源极和阴极的边缘进行离子注入隔离。
在本公开的一些实施例中，在刻蚀钝化层，制备得到源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区的步骤中：栅极开口区与源极开口区、漏极开口区同时进行打开；或者按照先后顺序进行打开，其中，源极开口区和漏极开口区先打开，或栅极开口区先打开。
在本公开的一些实施例中，钝化层采用如下方法中的一种进行制备：MOCVD，LPCVD或PECVD；和/或刻蚀钝化层采用F基等离子体刻蚀，在薄势垒层的表面实现刻蚀自截止。
(三)有益效果
从上述技术方案可以看出，本公开提供的GaN基单片功率变换器及其制作方法，具有以下有益效果：
(1)利用异质结外延衬底，并采用钝化层保护的形式，该衬底包括：GaN缓冲层和薄势垒层形成的异质结，在异质结的界面处产生二维电子气，以此为衬底制作集成的二极管和三极管，采用超薄势垒结构Al(In，Ga)N/GaN异质结构形成阳极区域的增强型栅，而栅极以外的二维电子气通过钝化层来恢复，避免了MIS-HEMT栅极和MG-HAD二极管阳极区域的Al(In，Ga)N势垒层被刻蚀，有效提高了器件成品率；
(2)在该异质结外延衬底上采用欧姆接触和增强型MIS栅叠加形成的混合阳极替代常规肖特基结，可获得比常规GaN基功率二极管更低的开启电压和更高的击穿电压；
(3)源极、漏极、栅极、阳极、阴极等可同时进行打开或分步骤打开，简化了制作工艺，整体上实现了GaN基功率二极管和三极管的集成制造，同时实现了全GaN功率转换电路，推动了GaN基单片功率集成电路向更高效能和小型紧凑化应用发展。
附图说明
图1为根据本公开实施例GaN基单片功率变换器的结构示意图。
图2为根据本公开实施例GaN基单片功率变换器的制作方法流程图。
图3为根据本公开实施例GaN基单片功率变换器的制作方法中各步骤对应的结构示意图。
【符号说明】
10-异质结外延衬底；
101-外延基片； 102-GaN缓冲层；
103-薄势垒层； 111-二维电子气；
20-钝化层；
201-源极开口区； 202-漏极开口区；
203-栅极开口区； 204-阳极开口区；
205-阴极开口区；
301-源极； 302-漏极；
304-阳极； 305-阴极；
401-第一注入隔离区； 402-第二注入隔离区；
403-第三注入隔离区；
501-第一栅介质层； 502-第二栅介质层；
601-第一栅极； 602-第二栅极。
具体实施方式
本公开提供了一种GaN基单片功率变换器及其制作方法，通过采用超薄势垒Al(In，Ga)N/GaN异质结外延衬底，在其上沉积多晶SiN，SiO2，SiON钝化层，依次进行增强型MIS-HEMT和绝缘栅混合阳极二极管MG-HAD的制作与单片集成；整体上实现了GaN基功率二极管和三极管的集成制造，同时实现了全GaN功率转换电路，推动了GaN基单片功率集成电路向更高效能和小型紧凑化应用发展。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
在本公开的第一个示例性实施例中，提供了一种GaN基单片功率变换器。
图1为根据本公开实施例GaN基单片功率变换器的结构示意图。
参照图1所示，本公开的一种GaN基单片功率变换器，包括：异质结外延衬底10，包括：GaN缓冲层102和薄势垒层103形成的异质结，在异质结的界面处产生二维电子气111；钝化层20，形成于异质结外延衬底之上，在钝化层之间存在多个空心区域；二极管结构，形成于多个空心区域中的若干空心区域，包括：混合阳极，由阳极304和第二栅极602短接形成，阳极304与薄势垒层103实现欧姆接触，第二栅极602通过位于其下方的第二栅介质层502与薄势垒层103实现绝缘，该第二栅极602和阳极304形成于同一个空心区域；以及阴极305，与薄势垒层103实现欧姆接触；以及三极管结构，形成于多个空心区域中的其他空心区域，包括：源极301、漏极302和第一栅极601，该源极301、漏极302均与薄势垒层103实现欧姆接触，该第一栅极601通过位于其下方的第一栅介质层501与薄势垒层103实现绝缘。
下面以第一个实施例对该GaN基单片功率变换器的具体结构进行介绍。
本实施例中的GaN基单片功率变换器，包括：
异质结外延衬底10；
钝化层20，形成于异质结外延衬底10之上，在钝化层20之间形成多个空心区域，该空心区域依次包括：源极开口区201、栅极开口区203、漏极开口区202、阳极开口区204以及阴极开口区205；
源极301，至少覆盖源极开口区201及其两侧的部分钝化层20；
漏极302，至少覆盖漏极开口区202及其两侧的部分钝化层20；
阳极304，覆盖部分阳极开口区204及相邻的部分钝化层20；
阴极305，至少覆盖阴极开口区205及其两侧的部分钝化层20；
注入隔离区，设置于漏极302和阳极304之间以及源极301和阴极305的边缘，从钝化层20一直延伸至异质结外延衬底10的GaN缓冲层102内；
第一栅介质层501，至少覆盖栅极开口区203的两侧壁与底部及其两侧的部分钝化层20，与源极301、漏极302存在间隔；
第二栅介质层502，至少覆盖剩下的阳极开口区204的两侧壁与底部及两侧的部分阳极304和钝化层20，与阴极305存在间隔；
第一栅极601，形成于第一栅介质层501之上；以及
第二栅极602，填充第二栅介质层502的内侧并跨过阳极304的欧姆和第二栅介质层502短接；
实现增强型金属绝缘层半导体高电子迁移率晶体管(MIS-HEMT)和绝缘栅混合阳极二极管(MG-HAD)的集成。
本实施例中，异质结外延衬底10为外延结构，自下而上依次为：外延基片101，GaN缓冲层102，以及薄势垒层103；在GaN缓冲层102与势垒层接触的异质结界面处产生二维电子气111，如图1所示。
本实施例中，外延基片101可选但不限于如下材料中的一种或几种：Si，SiC，蓝宝石或者GaN晶片等。
本实施例中，薄势垒层103可选但不限于如下材料中的一种或几种：AlGaN，AlInN三元合金或AlInGaN四元合金，其厚度介于0～6nm之间，本实施例中以Al(In，Ga)N为例进行说明。
本实施例中，采用钝化层20作为栅极以外的二维电子气的保护层，避免了在现有技术中制备MG-HAD二极管区域和MIS-HEMT栅极时对势垒层的刻蚀，有助于提高器件的成品率；同时该钝化层还作为硬质掩膜板进行源极开口区201、漏极开口区202、栅极开口区203、阳极开口区204以及阴极开口区205等空心区域的制作。
本实施例中，该钝化层20的材料可选但不限于以下材料中的一种：SiN，SiO2或SiON，其厚度介于5nm～120nm之间。
本实施例中，钝化层可以采用如下方法中的一种进行制备：MOCVD(metal-organicchemical vapor deposition)，LPCVD(low pressure chemical vapor deposition)或PECVD(plasma-enhanced chemical vapor deposition)等。
本实施例中，通过以钝化层20作为硬质掩膜板进行源极开口区201、漏极开口区202、栅极开口区203、阳极开口区204以及阴极开口区205等空心区域的制作，然后在上述空心区域制作源极301、漏极302、阳极304、阴极305，实现欧姆接触。
参照图1所示，本实施例中，将注入隔离区按照所在位置的不同分别标注为第一注入隔离区401、第二注入隔离区402以及第三注入隔离区403，其中，第一注入隔离区401位于源极301的边缘，从钝化层20一直延伸至异质结外延衬底10的GaN缓冲层102内；第二注入隔离区402位于阴极305的边缘，从钝化层20一直延伸至异质结外延衬底10的GaN缓冲层102内；第三注入隔离区403位于漏极302和阳极304之间，从钝化层20一直延伸至异质结外延衬底10的GaN缓冲层102内；这些注入隔离区实现了有源区的隔离，有助于提高击穿电压，同时设置于器件边缘，有助于减少场区漏电，提高器件的温度稳定性。
本实施例中，第一栅介质层501和第二栅介质层502的材料可选用但不限于如下材料中的一种或几种：Al2O3，SiN，SiON或SiO2等。
如图1所示，在包括阳极304的右侧的二极管器件中，采用超薄势垒Al(In，Ga)N/GaN异质结结构形成阳极区域的增强型MIS栅，并且和欧姆接触进行叠加形成混合阳极，替代了常规的肖特基结，可获得比常规GaN基功率二极管更低的开启电压和更高的击穿电压。
在本公开的第二个示例性实施例中，提供了一种GaN基单片功率变换器的制作方法。
图2为根据本公开实施例GaN基单片功率变换器的制作方法流程图。图3为根据本公开实施例GaN基单片功率变换器的制作方法中各步骤对应的结构示意图。
结合图2和图3所示，本公开的GaN基单片功率变换器的制作方法，包括：
步骤S202：在异质结外延衬底上制备钝化层；
本实施例中，异质结外延衬底10为外延结构，自下而上依次为：外延基片101，GaN缓冲层102，以及薄势垒层103；在GaN缓冲层102与势垒层接触的异质结界面处产生二维电子气111。
参照图3中(a)所示，在异质结外延衬底10的外延结构上沉积一层钝化层20。
本实施例中，外延基片101可选但不限于如下材料中的一种或几种：Si，SiC，蓝宝石或者GaN晶片等；薄势垒层103可选但不限于如下材料中的一种或几种：AlGaN，AlInN三元合金或AlInGaN四元合金，其厚度介于0～6nm之间，本实施例中以超薄势垒Al(In，Ga)N/GaN异质结外延衬底为例进行说明。
本实施例中，钝化层20可以采用如下方法中的一种进行制备：MOCVD(metal-organic chemical vapor deposition)，LPCVD(low pressure chemical vapordeposition)或PECVD(plasma-enhanced chemical vapor deposition)等。
步骤S204：刻蚀钝化层，制备得到源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区；
在如图3中(a)所示的钝化层20中刻蚀出多个空心区域，该空心区域从左至右依次包括：源极开口区201、栅极开口区203、漏极开口区202、阳极开口区204以及阴极开口区205，对应的开口区下方的二维电子气111也消失，如图3中(b)所示。
本实施例中，MIS-HEMT的栅极开口区可以与源极开口区、漏极开口区同时进行打开，也可以按照先后顺序进行打开，其中，可以是源极开口区和漏极开口区先打开，也可以是栅极开口区先打开。
这里的刻蚀方法可以采用现有技术中的刻蚀手段，优选的，采用F基等离子体刻蚀，能在Al(In，Ga)N等薄势垒层的表面实现刻蚀自截止。
步骤S206：在源极开口区、漏极开口区、阴极开口区和部分阳极开口区对应沉积源极、漏极、阴极和阳极，制作欧姆接触；
参照图3中(c)所示，在源极开口区201、漏极开口区202、阴极开口区205和部分阳极开口区204对应沉积源极301、漏极302、阴极305和阳极304，制作了欧姆接触，此时，对应填充有电极区域的二维电子气111得以恢复。
步骤S208：在漏极和阳极之间以及源极和阴极的边缘进行离子注入隔离；
参照图3中(d)所示，从钝化层20一直延伸至异质结外延衬底10的GaN缓冲层102内进行离子注入；注入隔离的区域为：源极301的边缘、阴极305的边缘以及漏极302和阳极304之间，参照图3中(d)的第一注入隔离区401、第二注入隔离区402以及第三注入隔离区403所示。这些注入隔离区实现了有源区的隔离，有助于提高击穿电压，同时设置于器件边缘，有助于减少场区漏电，提高器件的温度稳定性。
步骤S210：在栅极开口区制作第一栅介质层和第一栅极，在剩下的阳极开口区制作第二栅介质层和第二栅极；完成增强型金属绝缘层半导体高电子迁移率晶体管(MIS-HEMT)和绝缘栅混合阳极二极管(MG-HAD)的集成；
参照图3中(e)所示，在栅极开口区203制作第一栅介质层501，使该第一栅介质层501至少覆盖栅极开口区203的两侧壁与底部及其两侧的部分钝化层20，与源极301、漏极302存在间隔；在剩下的阳极开口区制作第二栅介质层502，使该第二栅介质层502至少覆盖剩下的阳极开口区204的两侧壁与底部及两侧的部分阳极304和钝化层20，与阴极305存在间隔；然后在第一栅介质层501上方沉积第一栅极601，在第二栅介质层502之上沉积第二栅极602，使该第二栅极602填充第二栅介质层502的内侧并将第二栅极602跨过第二栅介质层502与阳极304短接形成混合阳极，如图3中(f)所示。
综上所述，本公开提供了一种GaN基单片功率变换器及其制作方法，通过采用超薄势垒Al(In，Ga)N/GaN异质外延衬底，在其上沉积多晶SiN，SiO2，SiON钝化层，依次进行增强型MIS-HEMT和绝缘栅混合阳极二极管MG-HAD的制作与单片集成；其中，阳极区域的增强型栅是由超薄势垒Al(In，Ga)N/GaN异质结构形成的，而栅极以外的二维电子气通过钝化层来恢复的，避免了MIS-HEMT栅极和MG-HAD阳极区域的Al(In，Ga)N势垒层刻蚀，有效提高了器件成品率；采用欧姆接触和增强型MIS栅叠加形成的混合阳极替代常规肖特基结，可获得比常规GaN基功率二极管更低的开启电压和更高的击穿电压；整体上实现了GaN基功率二极管和三极管的集成制造，同时实现了全GaN功率转换电路，推动了GaN基单片功率集成电路向更高效能和小型紧凑化应用发展。
需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。
Claims (10)
1.一种GaN基单片功率变换器，包括：
异质结外延衬底，包括：GaN缓冲层和薄势垒层形成的异质结，在异质结的界面处产生二维电子气；
钝化层，形成于异质结外延衬底之上，在钝化层之间存在多个空心区域；
二极管结构，形成于多个空心区域中的若干空心区域，包括：混合阳极，由阳极和第二栅极短接形成，阳极与薄势垒层实现欧姆接触，第二栅极通过位于其下方的第二栅介质层与薄势垒层实现绝缘，该第二栅极和阳极形成于同一个空心区域；以及阴极，与薄势垒层实现欧姆接触；以及
三极管结构，形成于多个空心区域中的其他空心区域，包括：源极、漏极和第一栅极，该源极、漏极均与薄势垒层实现欧姆接触，该第一栅极通过位于其下方的第一栅介质层与薄势垒层实现绝缘。
2.根据权利要求1所述的GaN基单片功率变换器，还包括：
注入隔离区，设置于漏极和阳极之间以及源极和阴极的边缘，从钝化层一直延伸至异质结外延衬底的GaN缓冲层内。
3.根据权利要求1所述的GaN基单片功率变换器，其中，所述异质结外延衬底的异质结形成于外延基片上，该外延基片为如下材料中的一种：Si，SiC，蓝宝石或者GaN晶片。
4.根据权利要求1所述的GaN基单片功率变换器，其中：
所述薄势垒层的材料为如下材料中的一种：AlGaN，AlInN三元合金或AlInGaN四元合金；和/或
所述薄势垒层的厚度t满足：0＜t≤6nm。
5.根据权利要求1所述的GaN基单片功率变换器，其中：
所述钝化层为如下材料中的一种：SiN，SiO2或SiON；和/或
所述钝化层的厚度介于5nm～120nm之间。
6.根据权利要求1所述的GaN基单片功率变换器，其中，所述空心区域依次包括：源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区；源极、漏极、阳极、阴极对应形成于源极开口区、漏极开口区、部分阳极开口区、阴极开口区，实现欧姆接触；第一栅介质层，至少覆盖栅极开口区的两侧壁与底部及其两侧的部分钝化层，与源极、漏极存在间隔；第二栅介质层，至少覆盖剩下的阳极开口区的两侧壁与底部及两侧的部分阳极和钝化层，与阴极存在间隔。
7.一种如权利要求1至6任一项所述的GaN基单片功率变换器的制作方法，包括：
在异质结外延衬底上制备钝化层，其中，该异质结外延衬底包括：GaN缓冲层和薄势垒层形成的异质结，在异质结的界面处产生二维电子气；
刻蚀钝化层，制备得到源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区；
在源极开口区、漏极开口区、阴极开口区和部分阳极开口区对应沉积源极、漏极、阴极和阳极，制作欧姆接触；以及
在栅极开口区制作第一栅介质层和第一栅极，在剩下的阳极开口区制作第二栅介质层和第二栅极；其中，通过第二栅极填充第二栅介质层的内侧并将第二栅极跨过第二栅介质层与阳极短接形成混合阳极，完成增强型金属绝缘层半导体高电子迁移率晶体管(MIS-HEMT)和绝缘栅混合阳极二极管(MG-HAD)的集成。
8.根据权利要求7所述的制作方法，其中，在制作完欧姆接触之后还包括如下步骤：
在漏极和阳极之间以及源极和阴极的边缘进行离子注入隔离。
9.根据权利要求7所述的制作方法，其中，在刻蚀钝化层，制备得到源极开口区、栅极开口区、漏极开口区、阳极开口区以及阴极开口区的步骤中：
所述栅极开口区与源极开口区、漏极开口区同时进行打开；或者
按照先后顺序进行打开，其中，源极开口区和漏极开口区先打开，或栅极开口区先打开。
10.根据权利要求7至9任一项所述的制作方法，其中，所述钝化层采用如下方法中的一种进行制备：MOCVD，LPCVD或PECVD；和/或
所述刻蚀钝化层采用F基等离子体刻蚀，在薄势垒层的表面实现刻蚀自截止。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711081965.8A CN108022925B (zh) | 2017-11-06 | 2017-11-06 | GaN基单片功率变换器及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711081965.8A CN108022925B (zh) | 2017-11-06 | 2017-11-06 | GaN基单片功率变换器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108022925A true CN108022925A (zh) | 2018-05-11 |
| CN108022925B CN108022925B (zh) | 2020-09-15 |
Family
ID=62079721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711081965.8A Active CN108022925B (zh) | 2017-11-06 | 2017-11-06 | GaN基单片功率变换器及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108022925B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562182A (zh) * | 2008-04-02 | 2009-10-21 | 香港科技大学 | 集成的hemt和横向场效应整流器组合、方法及系统 |
| US20120007049A1 (en) * | 2010-07-07 | 2012-01-12 | Samsung Electro-Mechanics Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
| US20140306235A1 (en) * | 2013-04-16 | 2014-10-16 | Imec | Method for Producing a Semiconductor Device Comprising a Schottky Diode and a High Electron Mobility Transistor |
| US20150123170A1 (en) * | 2013-08-01 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | HEMT-Compatible Lateral Rectifier Structure |
| CN105355657A (zh) * | 2015-11-27 | 2016-02-24 | 西安电子科技大学 | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
-
2017
- 2017-11-06 CN CN201711081965.8A patent/CN108022925B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101562182A (zh) * | 2008-04-02 | 2009-10-21 | 香港科技大学 | 集成的hemt和横向场效应整流器组合、方法及系统 |
| US20120007049A1 (en) * | 2010-07-07 | 2012-01-12 | Samsung Electro-Mechanics Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
| US20140306235A1 (en) * | 2013-04-16 | 2014-10-16 | Imec | Method for Producing a Semiconductor Device Comprising a Schottky Diode and a High Electron Mobility Transistor |
| US20150123170A1 (en) * | 2013-08-01 | 2015-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | HEMT-Compatible Lateral Rectifier Structure |
| CN105355657A (zh) * | 2015-11-27 | 2016-02-24 | 西安电子科技大学 | 多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108022925B (zh) | 2020-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN107887383B (zh) | GaN基单片功率逆变器及其制作方法 | |
| CN103367403B (zh) | 半导体器件及其制造方法 | |
| US8697581B2 (en) | III-nitride semiconductor device with trench structure | |
| CN102612750B (zh) | 垂直功率晶体管器件、半导体管芯及制造垂直功率晶体管器件的方法 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN105405897A (zh) | 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN109004017A (zh) | 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法 | |
| CN106783945A (zh) | 一种GaN基增强型电子器件的材料结构 | |
| US11289594B2 (en) | GaN-based superjunction vertical power transistor and manufacturing method thereof | |
| CN107706232A (zh) | 一种原位MIS栅结构常关型GaN基晶体管及制备方法 | |
| CN110400776A (zh) | 一种功率芯片及其制备方法 | |
| CN112820648B (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| EP3174102A1 (en) | Semiconductor device and method of making a semiconductor device | |
| CN109103249A (zh) | 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管 | |
| CN208422921U (zh) | 一种高耐压高导通性能p型栅极常关型hemt器件 | |
| CN108022925A (zh) | GaN基单片功率变换器及其制作方法 | |
| CN109830526A (zh) | 一种功率半导体器件及其制备方法 | |
| CN110085674A (zh) | 一种垂直功率器件及其制作方法 | |
| CN111276533A (zh) | 一种选择区域凹槽栅GaN电流孔径垂直结构晶体管结构及实现方法 | |
| CN109037153A (zh) | 一种氮化镓基hemt器件的制备方法及氮化镓基hemt器件 | |
| CN108807509A (zh) | 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |