CN108022906A - 光学器件衬底、光学器件衬底制造方法及光学器件 - Google Patents

光学器件衬底、光学器件衬底制造方法及光学器件 Download PDF

Info

Publication number
CN108022906A
CN108022906A CN201711071542.8A CN201711071542A CN108022906A CN 108022906 A CN108022906 A CN 108022906A CN 201711071542 A CN201711071542 A CN 201711071542A CN 108022906 A CN108022906 A CN 108022906A
Authority
CN
China
Prior art keywords
substrate
substrate body
installation space
capping
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711071542.8A
Other languages
English (en)
Other versions
CN108022906B (zh
Inventor
朴胜浩
金文铉
宋台焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pu Yinte Engineering Co Ltd
Original Assignee
Pu Yinte Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pu Yinte Engineering Co Ltd filed Critical Pu Yinte Engineering Co Ltd
Publication of CN108022906A publication Critical patent/CN108022906A/zh
Application granted granted Critical
Publication of CN108022906B publication Critical patent/CN108022906B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/0006—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 with means to keep optical surfaces clean, e.g. by preventing or removing dirt, stains, contamination, condensation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/32—Fiducial marks and measuring scales within the optical system
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • G02B7/003—Alignment of optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B7/00—Mountings, adjusting means, or light-tight connections, for optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

一种光学器件衬底，包括衬底主体，所述衬底主体具有形成在其上的安装空间；以及引导图案，所述引导图案层压在所述衬底主体上并且配置成引导用于覆盖所述安装空间的封盖。

Description

光学器件衬底、光学器件衬底制造方法及光学器件
技术领域
本发明涉及一种光学器件衬底、光学器件衬底制造方法及光学器件，并且更具体地，涉及这样一种光学器件衬底、光学器件衬底制造方法及光学器件，其中用于引导覆盖安装空间的封盖的引导图案层压在衬底主体上。
背景技术
在相关技术中，用于将芯片安装在芯片基板上的空间通过机械处理芯片基板的上表面(使用工具)而形成。在将光学元件芯片安装在这样的芯片基板的情况下，形成具有宽的顶部和窄的底部的空间，以便于加强反光性能。在形成这样的空间之后，安装芯片并且用玻璃覆盖安装的空间。为了将玻璃稳定地安置在芯片基板上，在芯片基板的上表面上以圆形形状形成了玻璃就位在其上的就位凹槽。因此，玻璃也以圆形形状形成。然而，从制造流程角度考虑，精确地处理圆形形状的玻璃比处理矩形或者三角形形状的玻璃更加困难。
为了解决这个问题，韩国专利申请公开号2016-0084652公开了一种配置，其中用于使矩形玻璃就位的凹槽形成在芯片基板上。由于这样的凹槽是通过机加工形成，在具有小尺寸的芯片基板上形成凹槽是困难的。
[现有技术文献]
[专利文献]
(专利文献1):韩国专利申请公开号2013-0103224
(专利文献2):韩国专利申请公开号2016-0084652
(专利文献3):韩国专利登记公开号1192181
(专利文献4):韩国专利登记公开号1509650
发明内容
考虑上述问题，本发明的目的在于提供一种光学器件衬底、光学器件衬底制造方法及光学器件，其可以在具有小尺寸的衬底上容易地形成引导图案。
根据本发明的一个方面，提供了一种光学器件衬底，包括：衬底主体，所述衬底主体具有形成在其上的安装空间；以及引导图案，所述引导图案层压在所述衬底主体上并且配置成引导用于覆盖所述安装空间的封盖。
根据本发明的另一个方面，提供了一种光学器件衬底，包括：衬底主体，所述衬底主体具有形成在其上的安装空间；以及引导图案，所述引导图案与衬底主体分开地形成在衬底主体上并且配置成引导用于覆盖安装空间的封盖。
根据本发明的另一个方面，提供了一种光学器件衬底，包括：衬底主体，所述衬底主体具有形成在其上的安装空间；以及两个或更多个引导图案，所述引导图案以彼此间隔开的关系形成在衬底主体上并且配置成引导用于覆盖安装空间的封盖。
在光学器件衬底中，引导图案可以包括第一部分和与第一部分交叉的第二部分。
在光学器件衬底中，引导图案可以设置在衬底主体的拐角上。
在光学器件衬底中，衬底主体可以包括并排设置的多个导电层和设置在导电层之间并且配置成电性分离导电层的绝缘层，并且所述引导图案可以形成在每个导电层上。
在光学器件衬底中，衬底主体可以包括并排设置的多个导电层和设置在导电层之间并且配置成电性分离导电层的绝缘层，并且所述引导图案可以由与导电层的材料不同的材料制成。
根据本发明的另一方面，提供了一种光学器件衬底制造方法，包括：形成衬底主体的步骤；以及在衬底主体上层压引导图案的层压步骤，其中，所述引导图案配置成引导用于覆盖形成在衬底主体上的安装空间的封盖。
在该方法中，衬底主体形可以成为包括并排设置的多个导电层和设置在导电层之间并且配置成电性分离导电层的绝缘层，安装空间形成在导电层和绝缘层上，并且引导图案可以形成在导电层上。
该方法还可以包括：在层压步骤之后移除引导图案的步骤。
根据本发明的另一方面，提供了一种光学器件衬底制造方法，包括：形成衬底主体的步骤；以及在衬底主体上层压图案的层压步骤，其中，图案围绕形成在衬底主体上的安装空间设置。
根据本发明的另一方面，提供了一种光学器件，包括：具有形成在其上的安装空间的衬底；安装在衬底上并且设置在安装空间内的芯片；以及配置成覆盖安装空间的封盖，其中，配置成引导封盖的引导图案层压在衬底上。
根据本发明的另一方面，提供了一种光学器件，包括：具有形成在其上的安装空间的衬底；安装在衬底上并设置在安装空间内的芯片；配置成覆盖安装空间的封盖；以及配置成将封盖结合到衬底的粘合剂，其中，所述封盖具有比衬底小的宽度。
根据本发明的另一方面，提供了一种光学器件，包括：具有形成在其上的安装空间的衬底；安装在衬底上并设置在安装空间内的芯片；配置成覆盖安装空间的封盖；以及配置成引导封盖的引导图案，其中，引导图案的外端表面与衬底的外端表面齐平。
根据本发明的光学器件衬底、光学器件衬底制造方法和光学器件具有以下效果。
用于引导覆盖安装空间的封盖的引导图案层压在衬底主体上。这使得即便在具有小尺寸的衬底上也可以形成引导图案。由于这样的引导图案的形成，可以防止用于将封盖结合到衬底的粘合剂溢流出结合区域。此外，通过这种引导图案的形成，封盖的位置被引导成使得在将封盖结合到衬底时，封盖不会相对于衬底倾斜(不对准)。因此，当切割单位衬底时，防止了封盖被刀刃切割。这使得可以防止毁坏刀刃。此外，因为引导图案可以精细形成，可以使得封盖和衬底主体之间的接触区域最大化，同时最小化衬底的尺寸。这就使得封盖可以牢固地附接到衬底主体。
因为引导图案包括第一部分和与第一部分交叉的第二部分，可以利用简单的结构稳定地引导封盖。
引导图案设置在衬底主体的拐角的上部中。在制造工艺中，衬底主体被沿着引导图案的中部切块。因此，可以同时形成两个衬底的引导图案。这使得容易进行批量生产。
附图说明
图1是示出了根据本发明的优选实施例且与封盖分开的光学器件衬底的透视图。
图2是根据本发明的优选实施例的光学器件衬底的平面图。
图3是在图2中沿着线A-A截取的截面图。
图4是根据本发明的优选实施例的光学器件衬底的俯视图。
图5是示出母板的平面图，根据本发明的优选实施例的光学器件衬底从该母板批量生产。
图6是母板的俯视图，根据本发明的优选实施例的光学器件衬底从该母板批量生产。
图7至9是示出根据本发明的其他实施例的光学器件衬底的平面图。
具体实施方式
现在将参照附图详细地描述本发明的优选实施例。
为了参考，本发明与相关技术相同的配置在这里将不再结合本文引用的前述相关技术进行详细描述。
当存在某个部分定位在另一部分上方的描述时，这意味着该某个部分可以正好定位在另一部分上方或者第三部分可以插入在该某个部分和另一部分之间。相比之下，当存在某个部分正好定位在另一部分上方时，这意味着第三部分并未插入在该某个部分和另一部分之间。
本文所使用的术语旨在仅仅描述特定实施例，并不旨在限制本发明。除非明确地另外提及，本文所使用的单数形式包括复数形式。本文所使用的“包括”或“包含”旨在特别限定特定性质、区域、整数、步骤、操作、元件和/或部件，而并不旨在排除特定性质、区域、整数、步骤、操作、元件和/或部件的存在或附加。
指示诸如“上方”、“下方”等的相对空间的术语可以用来更容易地描述附图中所示的一个部分和另一部分之间的关系。这些术语旨在包括与附图中意指的含义一起使用的器件的其他含义或操作。例如，如果附图中的器件是反向的，被描述成定位在另一部分“下方”的某个部分将定位在另一部分“上方”。因此，指示性术语“下方”包括上侧和下侧两者。器件可以旋转90度或其他角度。指示相对空间的术语相应地解释。
如图1至6中所示，根据本实施例的光学器件包括衬底、芯片(未示出)和封盖，衬底具有形成在其上的安装空间130，芯片设置在安装空间130内并且安装在衬底上，封盖配置成覆盖安装空间130，其中配置成引导封盖的引导图案140层压在衬底上。
衬底包括衬底主体100，安装空间130形成在该衬底主体100上。引导图案140层压在衬底主体100上。
衬底主体100包括多个并排布置的导电层以及设置在导电层之间并且配置成电性分离导电层的绝缘层120。
导电层包括第一导电层110a和第二导电层110b。第一导电层110a和第二导电层110b以板形状形成，并且以左右方向设置。第一导电层110a的左右宽度被设定成小于第二导电层110b的左右宽度。
导电层由金属材料制成，例如，铝等。导电层配置成将电压施加到安装在衬底主体100上的芯片上(例如，发光二极管)。
绝缘层120以板形状形成，并且设置在第一导电层110a和第二导电层110b之间。
在本实施例中，描述了一个例子，其中一个绝缘层120存在于两个导电层之间。然而，衬底主体100可以通过在三个导电层之间设置两个绝缘层来形成。根据应用，可以形成数量较多的绝缘层。
衬底主体100以平行六面体形状形成，其中，它的前后长度或者左右长度大于它的高度。
安装有芯片的安装空间130形成在衬底主体100的上表面上。换句话说，安装空间130形成为使得其上部分敞开。安装空间130可以形成为具有圆形水平横截面。安装空间130可以形成为延伸跨越第一导电层110a、第二导电层110b和绝缘层120。安装空间130形成为使得其直径向上变大。换句话说，限定安装空间130的侧壁倾斜地形成。限定安装空间130的底表面是平坦表面。
层压层160层压并形成在衬底主体100的上表面上。层压层160和将在下文描述的引导图案140的层压方向(垂直方向)与衬底主体100的绝缘层120和导电层的设置方向(左右方向或者前后方向)正交。
如上所述，层压层160与衬底主体100分开形成。层压层160可以由金属(例如，镍(Ni)或者金(Au))、光致抗蚀剂、阻焊剂、感光型阻焊剂或者干膜制成。
这样，层压层160由导电材料或者绝缘材料制成。在本实施例中，层压层160由绝缘材料制成。层压层160形成在第一导电层110a、绝缘层120和第二导电层110b上。换句话说，层压层160围绕安装空间130形成。
在层压层160由导电材料制成的情况下，层压层160不形成在绝缘层120上，而仅形成在第一导电层110a和第二导电层110b上。形成在第一导电层110a的上表面上的层压层160与形成在第二导电层110b的上表面上的层压层160通过绝缘层120分开并绝缘。
层压层160仅形成在衬底主体100的上表面的一部分中。层压层160形成在绝缘层120的整个上表面上以及第一导电层110a和第二导电层110b的上表面的一部分上。
因此，在层压层160中图案化连接安装空间130和衬底主体100的外部的凹槽161。因此，凹槽161形成在衬底主体100的上部分中。凹槽161形成为与安装空间130联通。
层压层160可以通过电镀方法、涂覆方法、曝光和显影掩模溶液、或者附接其上形成有图案的干膜的方法形成。
凹槽161围绕安装空间130径向设置。凹槽161可以设置在安装空间130的前后侧或者左右侧。在本实施例中，凹槽161设置在安装空间130的前后侧上。因此设置的凹槽161沿着直线延伸。
凹槽161设置在导电层的第二导电层110b上。凹槽161的左右宽度被设定成大于绝缘层120的左右宽度。
当进行加热以便使用热固性粘合剂(未示出)将封盖结合到衬底主体100时，凹槽161允许在安装空间130中存在的膨胀空气排放到外部。这使得可以防止封盖变形或者位移。热固性粘合剂可以由硅聚合物材料制成。
如上所述，凹槽161未直接形成在导电层上，而是通过将单独的层添加到导电层并在添加的层中形成图案来形成。这使得即便在具有小尺寸的衬底上也可以容易地形成凹槽161。此外，凹槽161可以同时形成在多个衬底上。这有利于批量生产。还可以使层压层160保护衬底主体100。在固定封盖之后，凹槽161至少部分闭合。
用于引导覆盖安装空间130的封盖的引导图案140层压在衬底主体100上。封盖可以由透明材料制成，例如，玻璃或石英。换句话说，封盖由不同于衬底主体100的材料制成。封盖以多边形形状形成，例如，矩形形状等，并且以平坦的板形状形成。
在本实施例中，封盖以个体形式结合到衬底。因此，封盖的水平横截面面积被设定为小于衬底主体100的水平横截面面积。因此，封盖的边缘(外端)设置在衬底主体100的边缘以内。封盖的宽度小于衬底的宽度。特别地，封盖的前后宽度和左右宽度小于衬底的衬底主体100的前后宽度和左右宽度。
封盖覆盖安装空间130的上部分，因而防止外来材料进入安装空间130。此外，封盖覆盖凹槽161的上部分的至少一部分。凹槽161设置在衬底主体100的上表面和封盖之间。封盖通过热固性粘合剂等结合到衬底主体100的上部分。
引导图案140层压在层压层160上。因此，引导图案140与衬底主体100分开形成。引导图案140设置在第一导电层110a和第二导电层110b上。备选地，当封盖通过在粘合剂固化的过程中不会使安装空间130中的空气膨胀的粘合剂(例如，紫外光固化粘合剂等)结合到衬底主体100时，没有必要形成凹槽161。因此，如图8和9中所示，引导图案140”或140”’可以直接形成在衬底主体100上。
因此，引导图案140形成为比相邻的其他部分更向上突出。引导图案140围绕安装空间130设置。引导图案140设置成从安装空间130向外间隔开。引导图案140由光致抗蚀剂、阻焊剂或干膜形成。
引导图案140可以通过涂覆方法、曝光和显影掩模溶液或者结合其上形成有图案的干膜的方法形成。
用于在将封盖结合到衬底主体100时定位封盖的引导图案可以不直接形成在衬底主体100上，而通过在衬底主体100上层压层而形成。这使得即便在具有小尺寸的衬底上也可以容易地形成引导图案140。
引导图案140可以在切割衬底主体100的过程中去除。在这种情况下，在光学器件的最终产品中的封盖的上表面在衬底的最上表面上方突出。更特别地，封盖的边缘的上表面设置在衬底的设置在封盖外部的那部分的最上表面上方。
用于将封盖结合到衬底主体100的粘合剂围绕安装空间130注入，以设置在引导图案140内。存在于引导图案140内的粘合剂设置在封盖的下部和侧部上。换句话说，粘合剂设置在封盖和衬底主体100之间，并且在封盖和引导图案140之间。
引导图案140可以用作防止粘合剂溢流出结合区域的阻挡件。然而，粘合剂可以在衬底主体100的没有形成引导图案140的上表面的部分(存在于两个引导图案之间的那个部分)中溢流出结合区域。粘合剂可以具有至少一个比剩余部分(非溢流部分)更向外突出的突出部分。该突出部分比封盖更向外突出。
引导图案140由与其上形成有引导图案140的衬底主体100的材料不同的材料制成。换句话说，引导图案140由与导电层的材料不同的材料制成。
可以形成两个或更多个(例如，四个)彼此分隔开的引导图案140。至少两个引导图案140被设置成彼此面对。引导图案140设置在对角线上。引导图案140被分别设置在封盖的各个侧面外。此外，引导图案140设置在封盖的前后侧和左右侧上。
引导图案140包括第一部分和与第一部分交叉的第二部分。第一部分和第二部分中的每个具有线性形状。在第一部分和第二部分之间的角度为90度。这意味着引导图案140具有大致L形形状。
引导图案140形成为包围封盖的拐角部分。引导图案140设置在衬底主体100的拐角上方。在本实施例中，多个引导图案140设置在衬底主体100的各个拐角上方。
在制造光学器件时，可以沿着引导图案140的中部对母板(在后描述)切块(切割)。这使得可以同时形成两个衬底的引导图案140。这有利于批量生产。引导图案140设置成与凹槽161间隔开。换句话说，引导图案140未形成在凹槽161上。
备选地，如图7中所示，具有大致L形形状的引导图案140’可以仅形成在衬底主体的上表面上的左前方和右后方。换句话说，引导图案140’可以仅形成在封盖的单个对角线上。备选地，如图8中所示，具有直线形状的引导图案140”可以设置在衬底主体的上表面上的封盖的各个侧表面的外侧上。备选地，如图9中所示，当封盖形成为圆形形状时，具有弧形形状的引导图案140”’可以设置成在衬底主体的上表面上沿着封盖径向向外。
指示例如负电压施加至第一导电层110a的第一标记150可以仅形成在第一导电层110a上。这使得可以容易地确定第一导电层110a的极性。第一标记150形成在层压层160的上表面上。
具有预定深度的防刺凹槽101形成在衬底主体100的下表面上，在当纵向且竖直切割衬底主体100时切割线与绝缘层120的交叉点处。防刺凹槽101形成为使得绝缘层120暴露在防刺凹槽101内。
防刺凹槽101形成为使得绝缘层120的暴露在衬底主体100的下表面上的至少一部分容纳在防刺凹槽101内。防刺凹槽101的水平横截面具有半圆形状。防刺凹槽101形成为使得绝缘层120设置在防刺凹槽101的中部处。
将液态绝缘材料171涂覆并固化在防刺凹槽101内。阻焊层171附加地形成在液态绝缘材料117、绝缘材料120、第一导电层110a和第二导电层110b的下表面上。这使得可以明显地减少由于毛刺而产生的短路的概率。阻焊层172的左右宽度被设定为大于液态绝缘材料171和绝缘层120的左右宽度。
现在将描述用于制造如上构型的光学器件衬底的光学器件衬底制造方法。
根据本实施例的光学衬底制造方法包括形成衬底主体100的步骤和在衬底主体100上层压引导图案140的层压步骤，其中，引导图案140配置成引导用于覆盖形成在衬底主体100中的安装空间130的封盖。
如上所述，衬底主体100形成为包括并排布置的多个导电层和相对于导电层交替设置并且配置成使导电层电性分离的绝缘层120。通过交替设置导电层和绝缘层120形成衬底主体100的方法如下。
多个导电板(导电层)和多个用于使导电板绝缘的绝缘层120彼此交替层压和结合。通过加热和按压交替层叠的导电板(导电层)和绝缘层120来制造具有以规则间隔分隔开的多个绝缘层120的导电材料块。通过切割如此制造的导电材料块来形成具有设置在导电层之间的绝缘层120的衬底主体100。
通过机加工等将安装空间130形成在衬底主体100的上表面上。安装空间130形成为延伸跨越第一导电层110a、第二导电层110b和绝缘层120。可以在形成在下文描述的引导图案和层压层之后，形成安装空间130。在衬底主体100的下表面上形成防刺凹槽101。
光学器件衬底制造方法还包括在形成引导图案140之前，在衬底主体100上(在衬底主体100的上表面上)层压和形成层压层160的步骤。
可以通过印刷、涂覆、分配、气相沉积、结合或其他方法将层压层160层压在衬底主体100上。当层压层160由金属材料制成时，可以使用电子束或气相沉积。
层压层160仅仅形成在衬底主体100的一部分中。用于连接安装空间130和衬底主体100的外部的凹槽161形成在层压层160中。凹槽161形成在衬底主体100的未形成有层压层160的部分中。换句话说，用于连接安装空间130和衬底主体100的外部的凹槽161图案形成在层压层160中。层压层160的不同部分通过安装空间130和凹槽161彼此间隔开。
凹槽161围绕安装空间130设置。凹槽161形成为设置在导电层的第二导电层110b上。
引导图案140层压在衬底主体100上。在本实施例中，引导图案140层压在存在于衬底主体100上的层压层160上。引导图案140可以通过印刷、涂覆、分配、气相沉积、结合或其他方法层压在层压层160上。当引导图案140由金属材料形成时，可以使用电子束或气相沉积。
引导图案140配置成引导覆盖形成在衬底主体100中的安装空间130的封盖。引导图案140设置在衬底主体100的每个拐角上，并且形成在第一导电层110a和第二导电层110b中的每个上。引导图案140围绕安装空间130设置。
这样，凹槽161或诸如引导图案140等的图案形成在衬底主体100上。这使得即便在具有小尺寸的衬底主体100上也可以形成凹槽161或引导图案140。
参照图5和6，用于同时形成大量衬底主体100的母板通过交替层叠多个导电层和多个绝缘层120来形成。多个安装空间130形成在母板上。在前述方式中，凹槽161和引导图案140形成在母板上。一个引导图案140与相邻的衬底主体100的另一引导图案一起整体形成。单个衬底主体通过沿着整体形成的引导图案的中部切割母板来形成。因此，引导图案140的外端表面与衬底主体100的外端表面齐平。凹槽161还与相邻衬底主体100的凹槽整体形成。
在形成引导图案140之后，朝着引导图案140的内侧注入粘合剂，因而将封盖结合到衬底主体100。
然后，在切割母板之前，填充凹槽161，使得切割工序中提供的水不会留到封盖和衬底主体100之间的空隙中。
指示切割线的第二标记180沿着母板的边缘形成。在将封盖结合到衬底主体100之后，可以在切割母板的同时，去除引导图案140。
虽然以上已经描述了本发明的优选实施例，但是本发明并不限于前述实施例。不言而喻，相关领域的技术人员可以进行各种变化和修改，而不背离权利要求所限定的本发明的实质和范围。

Claims (14)

1.一种光学器件衬底，包括：
衬底主体，所述衬底主体具有形成在其上的安装空间；以及
引导图案，所述引导图案层压在所述衬底主体上并且配置成引导用于覆盖所述安装空间的封盖。
2.一种光学器件衬底，包括：
衬底主体，所述衬底主体具有形成在其上的安装空间；以及
引导图案，所述引导图案与所述衬底主体分开地形成在衬底主体上并且配置成引导用于覆盖所述安装空间的封盖。
3.一种光学器件衬底，包括：
衬底主体，所述衬底主体具有形成在其上的安装空间；以及
两个或更多个引导图案，所述引导图案以彼此间隔开的关系形成在所述衬底主体上并且配置成引导用于覆盖所述安装空间的封盖。
4.根据权利要求1或2所述的光学器件衬底，其中，所述引导图案包括第一部分和与所述第一部分交叉的第二部分。
5.根据权利要求1或2所述的光学器件衬底，其中，所述引导图案设置在所述衬底主体的拐角上。
6.根据权利要求1或2所述的光学器件衬底，其中，所述衬底主体包括并排设置的多个导电层和设置在所述导电层之间并且配置成电性分离所述导电层的绝缘层，并且所述引导图案形成在每个导电层上。
7.根据权利要求1或2所述的光学器件衬底，其中，所述衬底主体包括并排设置的多个导电层和设置在所述导电层之间并且配置成电性分离所述导电层的绝缘层，并且所述引导图案由与所述导电层的材料不同的材料制成。
8.一种光学器件衬底制造方法，包括：
形成衬底主体的步骤；以及
在所述衬底主体上层压引导图案的层压步骤，
其中，所述引导图案配置成引导用于覆盖形成在所述衬底主体上的安装空间的封盖。
9.根据权利要求8的方法，其中，所述衬底主体形成为包括并排设置的多个导电层和设置在所述导电层之间并且配置成电性分离所述导电层的绝缘层，所述安装空间形成在所述导电层和所述绝缘层上，并且所述引导图案形成在所述导电层上。
10.根据权利要求8所述的方法，还包括：
在层压步骤之后移除所述引导图案的步骤。
11.一种光学器件衬底制造方法，包括：
形成衬底主体的步骤；以及
在所述衬底主体上层压图案的层压步骤，
其中，所述图案围绕形成在所述衬底主体上的安装空间设置。
12.一种光学器件，包括：
具有形成在其上的安装空间的衬底；
安装在所述衬底上并且设置在所述安装空间内的芯片；以及
配置成覆盖所述安装空间的封盖，
其中，配置成引导所述封盖的引导图案层压在所述衬底上。
13.一种光学器件，包括：
具有形成在其上的安装空间的衬底；
安装在所述衬底上并设置在所述安装空间内的芯片；
配置成覆盖所述安装空间的封盖；以及
配置成将所述封盖结合到所述衬底的粘合剂，
其中，所述封盖具有比所述衬底小的宽度。
14.一种光学器件，包括：
具有形成在其上的安装空间的衬底；
安装在所述衬底上并设置在所述安装空间内的芯片；
配置成覆盖所述安装空间的封盖；以及
配置成引导所述封盖的引导图案，
其中，所述引导图案的外端表面与所述衬底的外端表面齐平。
CN201711071542.8A 2016-11-04 2017-11-03 光学器件衬底、光学器件衬底制造方法及光学器件 Expired - Fee Related CN108022906B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0146486 2016-11-04
KR1020160146486A KR101856481B1 (ko) 2016-11-04 2016-11-04 광 디바이스용 기판 및 그 제조방법 및 광 디바이스

Publications (2)

Publication Number Publication Date
CN108022906A true CN108022906A (zh) 2018-05-11
CN108022906B CN108022906B (zh) 2021-04-27

Family

ID=62063850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711071542.8A Expired - Fee Related CN108022906B (zh) 2016-11-04 2017-11-03 光学器件衬底、光学器件衬底制造方法及光学器件

Country Status (3)

Country Link
US (1) US20180129038A1 (zh)
KR (1) KR101856481B1 (zh)
CN (1) CN108022906B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101827988B1 (ko) * 2016-11-04 2018-02-12 (주)포인트엔지니어링 광 디바이스용 기판 및 그 제조방법 및 광 디바이스

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法
JP5171228B2 (ja) * 2007-11-28 2013-03-27 日本電波工業株式会社 表面実装用の水晶デバイス
US20140367718A1 (en) * 2012-03-05 2014-12-18 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
CN104766829A (zh) * 2014-01-06 2015-07-08 三菱电机株式会社 半导体装置
CN105229806A (zh) * 2013-05-23 2016-01-06 Lg伊诺特有限公司 发光模块
US20160005931A1 (en) * 2013-02-28 2016-01-07 Seoul Semiconductor Co., Ltd. Light emitting module

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311707A (ja) * 2006-05-22 2007-11-29 Ushio Inc 紫外線発光素子パッケージ
TWI360239B (en) * 2008-03-19 2012-03-11 E Pin Optical Industry Co Ltd Package structure for light emitting diode
CN107004677B (zh) * 2014-11-26 2020-08-25 硅谷光擎 用于温暖调光的且颜色可调谐的灯的紧凑型发射器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09130009A (ja) * 1995-10-27 1997-05-16 Mitsubishi Electric Corp 混成集積回路装置とその製造方法
JP5171228B2 (ja) * 2007-11-28 2013-03-27 日本電波工業株式会社 表面実装用の水晶デバイス
US20140367718A1 (en) * 2012-03-05 2014-12-18 Seoul Viosys Co., Ltd. Light-emitting device and method of manufacturing the same
US20160005931A1 (en) * 2013-02-28 2016-01-07 Seoul Semiconductor Co., Ltd. Light emitting module
CN105229806A (zh) * 2013-05-23 2016-01-06 Lg伊诺特有限公司 发光模块
CN104766829A (zh) * 2014-01-06 2015-07-08 三菱电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20180129038A1 (en) 2018-05-10
KR101856481B1 (ko) 2018-05-10
CN108022906B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN103295985B (zh) 晶片封装体及其形成方法
KR101973410B1 (ko) 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
CN102695366B (zh) 电子部件内置电路板及其制造方法
US10665568B2 (en) Encapsulated circuit module, and production method therefor
CN106097904B (zh) 一种led显示器件的制作方法
EP2400570A2 (en) Substrate for an optical device, an optical device package comprising the same and a production method for the same
EP2188848B1 (en) Light emitting diode package and method for fabricating the same
US20110217837A1 (en) Connecting pad producing method
CN105430884B (zh) 柔性电路板、终端及柔性电路板的制备方法
CN103107157A (zh) 晶片封装体及其形成方法
CN106909258A (zh) 一种触摸屏功能片引线的结构及其制作方法
CN108022906A (zh) 光学器件衬底、光学器件衬底制造方法及光学器件
US20190097106A1 (en) Connection Carrier, Optoelectronic Component and Method for Producing a Connection Carrier or an Optoelectronic Component
CN108023000A (zh) 光学器件衬底、光学器件衬底制造方法及光学器件
TWI440407B (zh) 印刷電路板及其製造方法和製造印刷電路板之製作面板
KR20180009301A (ko) 반도체 패키지 및 그 제조 방법
US9991032B2 (en) Method for manufacturing thin film chip resistor device
KR101507253B1 (ko) 하나 이상의 집적회로 부품용 상호접속 또는 리다이렉트 배선 생성 방법
JP7153183B2 (ja) 発光装置の製造方法
US20130248906A1 (en) Light emitting diode package structure and method for fabricating the same
KR20220021880A (ko) 전자 디바이스
KR20110089085A (ko) 표면 실장형 다이오드와 그 제조 방법
JP2004119604A (ja) シールド型回路基板およびその製造方法
JP7321314B2 (ja) 仮キャリアボード及びその製造方法ならびにパッケージ基板の製造方法
CN109830890B (zh) 一种芯片模组、晶圆级芯片的封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210427

CF01 Termination of patent right due to non-payment of annual fee