CN108022612A - 一种数据边沿的跳变方法 - Google Patents

一种数据边沿的跳变方法 Download PDF

Info

Publication number
CN108022612A
CN108022612A CN201711329849.3A CN201711329849A CN108022612A CN 108022612 A CN108022612 A CN 108022612A CN 201711329849 A CN201711329849 A CN 201711329849A CN 108022612 A CN108022612 A CN 108022612A
Authority
CN
China
Prior art keywords
data
memory
jump method
processor
data cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711329849.3A
Other languages
English (en)
Inventor
许传停
张坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amlogic Shanghai Co Ltd
Amlogic Inc
Original Assignee
Amlogic Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amlogic Shanghai Co Ltd filed Critical Amlogic Shanghai Co Ltd
Priority to CN201711329849.3A priority Critical patent/CN108022612A/zh
Publication of CN108022612A publication Critical patent/CN108022612A/zh
Priority to US16/341,746 priority patent/US11315625B2/en
Priority to PCT/CN2018/113144 priority patent/WO2019114450A1/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及集成电路技术领域，尤其涉及一种数据边沿的跳变方法，应用于一内存系统，内存系统包括一处理器以及由处理器驱动的内存；处理器和内存之间连接有多组数据线，跳变方法包括：步骤S1，对处理器输出的数据进行编码，使得每组数据线中同一时间传输数据产生的总电流为零；步骤S2，将编码后的数据通过数据线进行传输，并在数据达到内存之前进行解码；步骤S3，将解码后的数据输入至内存中；能够使得数据线中产生的电流总和接近0A，从而使得数据线中输送的信号几乎不产生电磁干扰，保证了信号辐射的余量足够大。

Description

一种数据边沿的跳变方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种数据边沿的跳变方法。
背景技术
DDR(Double Data Rate双倍速率同步动态随机存储器)在系统中一般作为内存，具有控制线、地址线和数据线，通过数据线进入DDR的信号是同时来自处理器芯片的，对电源供电能力要求高。
假设一个模型，在一个Vcc＝1.5V的处理芯片系统中，对DDR有32根输出数据线，单根数据线的容性负载C＝15pF，输出驱动需要在上升时间Tr＝0.8ns内将负载从0V驱动到1.5V。可以看出在处理芯片的输出同时从0V上升到1.5V时，单根数据线所需要的电流大小为：I＝C×(dV/dt)＝15pF×(1.5V/0.8ns)＝28mA；32根数据线同时从0V上升到1.5V时，翻转时的电流大小为I＝28mA×32＝0.896A。这样的电流量容易产生较高的能量信号辐射到空间，导致辐射发射超标或者余量不足。
发明内容
针对上述问题，本发明提出了一种数据边沿的跳变方法，应用于一内存系统，所述内存系统包括一处理器以及由所述处理器驱动的内存；
所述处理器和所述内存之间连接有多组数据线，其中，所述跳变方法包括：
步骤S1，对所述处理器输出的数据进行编码，使得每组所述数据线中同一时间传输数据产生的总电流为零；
步骤S2，将编码后的数据通过所述数据线进行传输，并在数据达到内存之前进行解码；
步骤S3，将解码后的数据输入至所述内存中。
上述的跳变方法，其中，每组所述数据线中线的数量设置为8根。
上述的跳变方法，其中，所述数据线设置为4组。
上述的跳变方法，其中，所述步骤S1中，提供一编码器进行编码的操作。
上述的跳变方法，其中，将所述编码器集成于所述处理器内。
上述的跳变方法，其中，所述步骤S2中，提供一解码器进行解码的操作。
上述的跳变方法，其中，将所述解码器集成于所述内存中。
上述的跳变方法，其中，所述内存为双倍速率随机存储器。
有益效果：本发明提出的一种数据边沿的跳变方法，能够使得数据线中产生的电流总和接近0A(安培)，从而使得数据线中输送的信号几乎不产生电磁干扰，保证了信号辐射的余量足够大。
附图说明
图1为本发明一实施例中数据边沿的跳变方法的步骤流程图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
如图1所示，在一个较佳的实施例中，提出了一种数据边沿的跳变方法，可以应用于一内存系统，内存系统包括一处理器以及由处理器驱动的内存；
处理器和内存之间连接有多组数据线，其特征在于，跳变方法可以包括：
步骤S1，对处理器输出的数据进行编码，使得每组数据线中同一时间传输数据产生的总电流为零；
步骤S2，将编码后的数据通过数据线进行传输，并在数据达到内存之前进行解码；
步骤S3，将解码后的数据输入至内存中。
上述技术方案中，该内存为DDR内存；每组数据线中数据线的数量应为偶数；可以采用特定的算法使得同一组数据线中，向DDR中写入数据的数据线的数量与向DDR中读出数据的数据线的数量相同，从而保证两个方向上的电流相抵消，使得产生的电磁干扰降低至最小。
在一个较佳的实施例中，每组数据线中线的数量设置为8根，但这只是一种优选的情况，不应视为是对本发明的限制，其他数量的情况也应视为包含在本发明中。
在一个较佳的实施例中，数据线设置为4组，但这只是一种优选的情况，不应视为是对本发明的限制，其他数量的情况也应视为包含在本发明中。
在一个较佳的实施例中，步骤S1中，提供一编码器进行编码的操作。
上述实施例中，优选地，将编码器集成于处理器内。
在一个较佳的实施例中，步骤S2中，提供一解码器进行解码的操作。
上述实施例中，优选地，可以将解码器集成于内存中。
在一个较佳的实施例中，内存可以为双倍速率随机存储器。
综上所述，本发明提出的一种数据边沿的跳变方法，应用于一内存系统，内存系统包括一处理器以及由处理器驱动的内存；处理器和内存之间连接有多组数据线，跳变方法包括：步骤S1，对处理器输出的数据进行编码，使得每组数据线中同一时间传输数据产生的总电流为零；步骤S2，将编码后的数据通过数据线进行传输，并在数据达到内存之前进行解码；步骤S3，将解码后的数据输入至内存中；能够使得数据线中产生的电流总和接近0A(安培)，从而使得数据线中输送的信号几乎不产生电磁干扰，保证了信号辐射的余量足够大。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种数据边沿的跳变方法，应用于一内存系统，所述内存系统包括一处理器以及由所述处理器驱动的内存；
所述处理器和所述内存之间连接有多组数据线，其特征在于，所述跳变方法包括：
步骤S1，对所述处理器输出的数据进行编码，使得每组所述数据线中同一时间传输数据产生的总电流为零；
步骤S2，将编码后的数据通过所述数据线进行传输，并在数据达到内存之前进行解码；
步骤S3，将解码后的数据输入至所述内存中。
2.根据权利要求1所述的跳变方法，其特征在于，每组所述数据线中线的数量设置为8根。
3.根据权利要求1所述的跳变方法，其特征在于，所述数据线设置为4组。
4.根据权利要求1所述的跳变方法，其特征在于，所述步骤S1中，提供一编码器进行编码的操作。
5.根据权利要求4所述的跳变方法，其特征在于，将所述编码器集成于所述处理器内。
6.根据权利要求1所述的跳变方法，其特征在于，所述步骤S2中，提供一解码器进行解码的操作。
7.根据权利要求6所述的跳变方法，其特征在于，将所述解码器集成于所述内存中。
8.根据权利要求1所述的跳变方法，其特征在于，所述内存为双倍速率随机存储器。
CN201711329849.3A 2017-12-13 2017-12-13 一种数据边沿的跳变方法 Pending CN108022612A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711329849.3A CN108022612A (zh) 2017-12-13 2017-12-13 一种数据边沿的跳变方法
US16/341,746 US11315625B2 (en) 2017-12-13 2018-10-31 Data edge jumping method
PCT/CN2018/113144 WO2019114450A1 (zh) 2017-12-13 2018-10-31 一种数据边沿的跳变方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711329849.3A CN108022612A (zh) 2017-12-13 2017-12-13 一种数据边沿的跳变方法

Publications (1)

Publication Number Publication Date
CN108022612A true CN108022612A (zh) 2018-05-11

Family

ID=62073333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711329849.3A Pending CN108022612A (zh) 2017-12-13 2017-12-13 一种数据边沿的跳变方法

Country Status (3)

Country Link
US (1) US11315625B2 (zh)
CN (1) CN108022612A (zh)
WO (1) WO2019114450A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114450A1 (zh) * 2017-12-13 2019-06-20 晶晨半导体(上海)股份有限公司 一种数据边沿的跳变方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
CN1877995A (zh) * 2006-01-24 2006-12-13 华为技术有限公司 一种芯片接口数据传送的方法和装置
CN101047020A (zh) * 2006-06-19 2007-10-03 华为技术有限公司 一种降低ddr接口端接传输线电流的方法
CN104360976A (zh) * 2014-11-27 2015-02-18 杭州国芯科技股份有限公司 一种ddr接口的数据编解码方法
US20170085466A1 (en) * 2015-09-22 2017-03-23 SK Hynix Inc. Data transmission apparatus, data reception apparatus, data transmission and reception system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102289278B (zh) * 2011-08-09 2013-11-06 西安华芯半导体有限公司 超低功耗接口
US9577854B1 (en) * 2015-08-20 2017-02-21 Micron Technology, Inc. Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
CN106849954B (zh) * 2016-12-09 2019-06-28 西安电子科技大学 一种针对片上网络的低功耗、抗串扰的编解码方法及编解码装置
JP6708146B2 (ja) * 2017-03-03 2020-06-10 株式会社デンソー ニューラルネットワーク回路
CN108022612A (zh) * 2017-12-13 2018-05-11 晶晨半导体(上海)股份有限公司 一种数据边沿的跳变方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278740B1 (en) * 1998-11-19 2001-08-21 Gates Technology Multi-bit (2i+2)-wire differential coding of digital signals using differential comparators and majority logic
CN1877995A (zh) * 2006-01-24 2006-12-13 华为技术有限公司 一种芯片接口数据传送的方法和装置
CN101047020A (zh) * 2006-06-19 2007-10-03 华为技术有限公司 一种降低ddr接口端接传输线电流的方法
CN104360976A (zh) * 2014-11-27 2015-02-18 杭州国芯科技股份有限公司 一种ddr接口的数据编解码方法
US20170085466A1 (en) * 2015-09-22 2017-03-23 SK Hynix Inc. Data transmission apparatus, data reception apparatus, data transmission and reception system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019114450A1 (zh) * 2017-12-13 2019-06-20 晶晨半导体(上海)股份有限公司 一种数据边沿的跳变方法

Also Published As

Publication number Publication date
US20210327492A1 (en) 2021-10-21
US11315625B2 (en) 2022-04-26
WO2019114450A1 (zh) 2019-06-20

Similar Documents

Publication Publication Date Title
US20220206708A1 (en) Buffer circuit with data bit inversion
US9148170B2 (en) Methods and apparatuses for low-power multi-level encoded signals
US7483284B1 (en) Flash memory module
CN109599139A (zh) 存储器系统中的多个同时调制方案
CN109599138A (zh) 用于存储器装置存取或操作的可变调制方案
CN109597569A (zh) 在存储器装置的单个引脚上多路复用相异信号
CN1444230A (zh) 半导体存储器件
CN1108588C (zh) 集成电路卡
CN108022612A (zh) 一种数据边沿的跳变方法
CN115398536A (zh) 用于存储器系统的电力调节
CN104168012B (zh) 电压电平转换器和实现其的系统
CN104360976B (zh) 一种ddr接口的数据编解码方法
CN118335127A (zh) 使用双输入输出电压源的低功率存储器系统
US8867251B2 (en) Power supply device for solid state drive
CN104980144B (zh) 频率接口装置及其操作方法
CN211296612U (zh) 音圈马达驱动芯片及智能终端
CN106158002B (zh) Dram模块、dram字元线电压控制电路及控制方法
CN102890553A (zh) 内存及具有该内存的内存供电系统
CN105448223A (zh) 一种显示控制电路及显示装置
CN116547634A (zh) 存储器装置的电源管理
CN105553452A (zh) 与功率开关器件进行通信
CN104733038A (zh) 半导体存储装置
CN100541458C (zh) 集成电路设备的输入/输出接口
CN105467896A (zh) 风电低压变桨的集成控制系统
CN105224239A (zh) 一种flash存储器和存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180511

RJ01 Rejection of invention patent application after publication