CN108011636A - 一种用于时间交织adc的直流耦合通道校准电路 - Google Patents

一种用于时间交织adc的直流耦合通道校准电路 Download PDF

Info

Publication number
CN108011636A
CN108011636A CN201711385822.6A CN201711385822A CN108011636A CN 108011636 A CN108011636 A CN 108011636A CN 201711385822 A CN201711385822 A CN 201711385822A CN 108011636 A CN108011636 A CN 108011636A
Authority
CN
China
Prior art keywords
adc
time
sub
offset
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711385822.6A
Other languages
English (en)
Other versions
CN108011636B (zh
Inventor
王元祥
张旭
杨奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Original Assignee
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Research Institute of Posts and Telecommunications Co Ltd filed Critical Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority to CN201711385822.6A priority Critical patent/CN108011636B/zh
Publication of CN108011636A publication Critical patent/CN108011636A/zh
Application granted granted Critical
Publication of CN108011636B publication Critical patent/CN108011636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明适用于电路领域，提供了一种用于时间交织ADC的直流耦合通道校准电路，所述直流耦合通道校准电路包括：差分驱动器、时间交织ADC、数字逻辑电路以及偏移控制DAC，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。

Description

一种用于时间交织ADC的直流耦合通道校准电路
技术领域
本发明属于电路领域，尤其涉及一种用于时间交织ADC的直流耦合通道校准电路。
背景技术
在很多应用场景下，需要对包含直流分量在内的模拟信号进行ADC(Analog-to-Digital Converter，模数转换器)采样，因此整个模拟通道需要采用直流耦合，并且因为高速ADC需要使用差分输入才能得到最佳性能，因此需使用全差分运算放大器作为差分驱动器进行单端-差分转换。
目前的时间交织ADC校准系统一般采用波形发生器以及复用器的方式，即在系统中采用一个波形发生器用于产生校准信号，并在ADC模拟输入端之前采用复用器进行输入信号以及校准信号的切换。然而这种方法需要额外的波形发生器，该波形发生器产生的信号一般为正弦波、锯齿波等，其信号频率较高，会受到传输过程中幅度频率响应引起的幅度偏差等影响，使得校准结果产生偏差；并且，波形发生器一般采用高速数模转换器DAC或者直接数字式频率合成器DDS实现，成本较高，且高速DAC需要外接输出级放大器，外围电路复杂，DDS不易精确控制幅度，准确度较低。
发明内容
本发明实施例的目的在于提供一种用于时间交织ADC的直流耦合通道校准电路，以解决现有技术校准结果容易产生偏差、成本较高的问题。
本发明实施例是这样实现的，一种用于时间交织ADC的直流耦合通道校准电路，所述直流耦合通道校准电路包括：
差分驱动器、时间交织模数转换器ADC、数字逻辑电路以及偏移控制数模转换器DAC，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。
本发明实施例，偏移控制DAC直接连接到差分驱动器的输入端口进行偏移控制，通过调整偏移达到产生模拟波形的效果，从而能够对增益进行校准。在数字逻辑电路中执行增益和偏移校准算法，计算得出最佳的增益和偏移校准配置，并下达至时间交织ADC中，从而实现时间交织ADC的增益和偏移校准。
附图说明
图1为本发明一示例性实施例示出的一种用于时间交织ADC的直流耦合通道校准电路的结构图；
图2为本发明一示例性实施例示出的一种用于时间交织ADC的直流耦合通道校准电路的结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
如图1所示为本发明一示例性实施例示出的一种用于时间交织ADC的直流耦合通道校准电路的结构图，所述直流耦合通道校准电路包括：
差分驱动器101、时间交织模数转换器ADC102、数字逻辑电路103以及偏移控制数模转换器DAC104，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。
在本发明实施例中，用于时间交织ADC的直流耦合通道校准电路包括：差分驱动器、时间交织模数转换器ADC、数字逻辑电路以及偏移控制数模转换器DAC，在具体的使用过程中，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。将偏移控制DAC直接连接到差分驱动器的输入端进行偏移控制，通过调整偏移控制DAC输出的偏移电压，即可产生模拟波形，从而实现对增益的校准。
优选的，所述差分驱动器通过全差分运算放大器实现。
如图2所示为本发明再一示例性实施例示出的一种用于时间交织ADC的直流耦合通道校准电路的结构图，所述差分驱动器包括：全差分运算放大器201、第一匹配网络202、第二匹配网络203以及两个反馈网络204，输入信号通过第一匹配网络后接入全差分运算放大器的第一输入端，第一匹配网络为输入信号提供阻抗匹配，并为全差分运算放大器提供输入电阻，偏移电压经过第二输入匹配网络后接入全差分运算放大器的第二输入端，第二匹配网络为偏移电压提供阻抗匹配，并为全差分运算放大器提供输入电阻，共模电压接入全差分运算放大器的第三输入端，全差分运算放大器的差分输出端分别通过反馈网络连接到全差分运算放大器的第一输入端和第二输入端，反馈网络为全差分运算放大器提供反馈电阻，建立闭环工作环境。
在本发明实施例中，第一匹配网络和第二匹配网络提供的阻抗匹配可以根据实际使用的需要进行设定，本发明对此不进行限定。优选的，所述第一匹配网络提供50Ω阻抗匹配，第二匹配网络提供50Ω阻抗匹配。通过上述结构，差分驱动器可以实现以下功能：执行单端信号到差分信号转换、提供差分信号工模偏置电压、执行输入信号偏移。
本发明实施例，偏移控制DAC直接连接到差分驱动器的输入端口进行偏移控制，通过调整偏移达到产生模拟波形的效果，从而能够对增益进行校准。在数字逻辑电路中执行增益和偏移校准算法，计算得出最佳的增益和偏移校准配置，并下达至时间交织ADC中，从而实现时间交织ADC的增益和偏移校准。
作为本发明的一个可选实施例，所述数字逻辑电路还用于执行增益校准算法。
所述执行增益校准算法，包括：
1.设置偏移电压Voff为某个较低电压：Voff＝V1；
2.设置第一子ADC(n＝1)增益寄存器R为默认值：R(n＝1)＝Rnorm；
3.以一定时间间隔同步扫描其它子ADC(1<n≤N)增益寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A1(n，R)；
4.设置偏移电压Voff为某个较高电压：Voff＝Vh；
5.设置第一子ADC(n＝1)增益寄存器R为默认值：R(n＝1)＝Rnorm；
6.以一定时间间隔同步扫描其它子ADC(1<n≤N)增益寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A2(n，R)；
7.获得2个N列Rrng行二维矩阵：A2和A1；
8.计算两个矩阵差值：A＝A2-A1，A(n，R)为第n个子ADC(1<n≤N)在增益寄存器为R时的幅度响应；
9.以第一子ADC的A(1，Rnorm)作为基准值：Aref＝A(1，Rnorm)；
10.获取第n列(1<n≤N)中与基准值Aref差值最小的单元min(abs(A(n,R)-Aref))，其对应的R值即为第n子ADC(1<n<＝N)的最佳增益校准值Rcal(n)。
作为本发明的另一个可选实施例，所述数字逻辑电路还用于执行偏移校准算法。
所述执行偏移校准算法，包括：
1.设置偏移电压：Voff＝0；
2.以一定时间间隔同步扫描所有子ADC(n≤N)偏移寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A(n，R)；
3.获得1个N列Rrng行二维矩阵：A；
4.以ADC的采样数据范围中值作为基准值：Aref；
5.获取第n列(n≤N)中与基准值Aref差值最小的单元min(abs(A(n,R)-Aref))，其对应的R值即为第n子ADC(n≤N)的最佳偏移校准值Rcal(n)。
本领域普通技术人员可以理解为上述实施例所包括的各个单元只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。
本领域普通技术人员还可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以在存储于一计算机可读取存储介质中，所述的存储介质，包括ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种用于时间交织ADC的直流耦合通道校准电路，其特征在于，所述直流耦合通道校准电路包括：
差分驱动器、时间交织模数转换器ADC、数字逻辑电路以及偏移控制数模转换器DAC，输入信号通过所述差分驱动器的第一输入端输入差分驱动器，偏移控制DAC的输出端连接到差分驱动器的第二输入端上，共模电压连接到差分驱动器的第三输入端上，差分驱动器的差分输出端连接到时间交织ADC的差分模拟输入端，时间交织ADC的输出端连接到数字逻辑电路，数字逻辑电路产生的校准配置通过第一输出端连接到时间交织ADC的校准寄存器端口上，数字逻辑电路产生的偏移配置通过第二输出端口连接到偏移控制DAC上。
2.如权利要求1所述的直流耦合通道校准电路，其特征在于，所述差分驱动器通过全差分运算放大器实现。
3.如权利要求2所述的直流耦合通道校准电路，其特征在于，所述差分驱动器包括：全差分运算放大器、第一匹配网络、第二匹配网络以及两个反馈网络，输入信号通过第一匹配网络后接入全差分运算放大器的第一输入端，第一匹配网络为输入信号提供阻抗匹配，并为全差分运算放大器提供输入电阻，偏移电压经过第二输入匹配网络后接入全差分运算放大器的第二输入端，第二匹配网络为偏移电压提供阻抗匹配，并为全差分运算放大器提供输入电阻，共模电压接入全差分运算放大器的第三输入端，全差分运算放大器的差分输出端分别通过反馈网络连接到全差分运算放大器的第一输入端和第二输入端，反馈网络为全差分运算放大器提供反馈电阻，建立闭环工作环境。
4.如权利要求3所述的直流耦合通道校准电路，其特征在于，所述第一匹配网络提供50Ω阻抗匹配。
5.如权利要求3所述的直流耦合通道校准电路，其特征在于，所述第二匹配网络提供50Ω阻抗匹配。
6.如权利要求1～5任一项所述的直流耦合通道校准电路，其特征在于，所述数字逻辑电路还用于执行增益校准算法。
7.如权利要求6所述的直流耦合通道校准电路，其特征在于，所述执行增益校准算法，包括：
设置偏移电压Voff为某个较低电压：Voff＝V1；
设置第一子ADC(n＝1)增益寄存器R为默认值：R(n＝1)＝Rnorm；
以一定时间间隔同步扫描其它子ADC(1<n≤N)增益寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A1(n，R)；
设置偏移电压Voff为某个较高电压：Voff＝Vh；
设置第一子ADC(n＝1)增益寄存器R为默认值：R(n＝1)＝Rnorm；
以一定时间间隔同步扫描其它子ADC(1<n≤N)增益寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A2(n，R)；
获得2个N列Rrng行二维矩阵：A2和A1；
计算两个矩阵差值：A＝A2-A1，A(n，R)为第n个子ADC(1<n≤N)在增益寄存器为R时的幅度响应；
以第一子ADC的A(1，Rnorm)作为基准值：Aref＝A(1，Rnorm)；
获取第n列(1<n≤N)中与基准值Aref差值最小的单元min(abs(A(n,R)-Aref))，其对应的R值即为第n子ADC(1<n<＝N)的最佳增益校准值Rcal(n)。
8.如权利要求1～5任一项所述的直流耦合通道校准电路，其特征在于，所述数字逻辑电路还用于执行偏移校准算法。
9.如权利要求8所述的直流耦合通道校准电路，其特征在于，所述执行偏移校准算法，包括：
设置偏移电压：Voff＝0；
以一定时间间隔同步扫描所有子ADC(n≤N)偏移寄存器R，扫描其全部取值范围，共Rrng步，记录扫描间隔时间内各个子ADC的采样值平均值：A(n，R)；
获得1个N列Rrng行二维矩阵：A；
以ADC的采样数据范围中值作为基准值：Aref；
获取第n列(n≤N)中与基准值Aref差值最小的单元min(abs(A(n,R)-Aref))，其对应的R值即为第n子ADC(n≤N)的最佳偏移校准值Rcal(n)。
CN201711385822.6A 2017-12-20 2017-12-20 一种用于时间交织adc的直流耦合通道校准电路 Active CN108011636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711385822.6A CN108011636B (zh) 2017-12-20 2017-12-20 一种用于时间交织adc的直流耦合通道校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711385822.6A CN108011636B (zh) 2017-12-20 2017-12-20 一种用于时间交织adc的直流耦合通道校准电路

Publications (2)

Publication Number Publication Date
CN108011636A true CN108011636A (zh) 2018-05-08
CN108011636B CN108011636B (zh) 2020-06-09

Family

ID=62060030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711385822.6A Active CN108011636B (zh) 2017-12-20 2017-12-20 一种用于时间交织adc的直流耦合通道校准电路

Country Status (1)

Country Link
CN (1) CN108011636B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246269A1 (zh) * 2022-06-24 2023-12-28 北京芯格诺微电子有限公司 可实现输出电压调节的数模混合低压差线性稳压器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统
US9270291B1 (en) * 2015-01-13 2016-02-23 Broadcom Corporation High speed time-interleaved ADC gain offset and skew mitigation
CN106154907A (zh) * 2016-06-15 2016-11-23 北京航空航天大学 一种基于时间交错采样的高速高精度数据采集系统
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
CN107086867A (zh) * 2016-02-16 2017-08-22 美国亚德诺半导体公司 时钟信号输入的差分相位调整

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270291B1 (en) * 2015-01-13 2016-02-23 Broadcom Corporation High speed time-interleaved ADC gain offset and skew mitigation
CN104702280A (zh) * 2015-02-02 2015-06-10 苏州迅芯微电子有限公司 一种用于时间交织模数转换器的前台自动校准系统
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)
CN107086867A (zh) * 2016-02-16 2017-08-22 美国亚德诺半导体公司 时钟信号输入的差分相位调整
CN106154907A (zh) * 2016-06-15 2016-11-23 北京航空航天大学 一种基于时间交错采样的高速高精度数据采集系统
CN106385257A (zh) * 2016-10-26 2017-02-08 苏州迅芯微电子有限公司 应用于时间交织模数转换器的校准算法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘言言: "时间交织ADC后台数字校准算法的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
汤益明等: "全差分运算放大器中共模稳定性的分析", 《中国集成电路》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023246269A1 (zh) * 2022-06-24 2023-12-28 北京芯格诺微电子有限公司 可实现输出电压调节的数模混合低压差线性稳压器

Also Published As

Publication number Publication date
CN108011636B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
JP4381993B2 (ja) 校正可能なアナログ／デジタル変換器及び関連方法
US6724248B2 (en) DC offset self-calibration system for a digital switching amplifier
KR20020001641A (ko) Ｆｆｔ 및 데시메이션을 사용해서 샘플 및 홀드 회로들의타이밍 미스매치를 감소시키기 위한 시스템 및 방법
US7839317B1 (en) Folding comparator compatible with level-crossing sampling
US20160329905A1 (en) A/d converter including multiple sub-a/d converters
CN108011636A (zh) 一种用于时间交织adc的直流耦合通道校准电路
US8947142B2 (en) Common mode trimming with variable duty cycle
US9602120B1 (en) Analog to digital converter with digital reference voltage signal
US9130519B1 (en) Method and apparatus for combined linear, low-noise buffer and sampler for ADC
US9813071B1 (en) Scaling apparatus and method for compensating nonlinearity due to the finite output impedance of current sources in current-steering digital-to-analog converters
CN117215361A (zh) 一种斜坡电压产生电路及波形数字化系统
Huang et al. A low-energy and area-efficient V aq-based switching scheme with capacitor-splitting structure for SAR ADCs
CN115842554A (zh) 一种逐次逼近型模数转换器
CN107005246A (zh) 用于模拟输入缓冲器的负载电流补偿
CN101594148B (zh) 一种电流内插结构的Flash ADC
Sadeghipour A new passive sample and hold structure for high-speed, high-resolution ADCs
CN107809250A (zh) 数模转换器电路
KR101583292B1 (ko) 아날로그-디지털 변환기의 동적 레지듀 증폭기 및 그 증폭 방법
CN220730705U (zh) 一种斜坡电压产生电路及波形数字化系统
US20230344441A1 (en) Slope analog-to-digital converter, a system and a method for converting an analog input signal to a digital representation
KR101607511B1 (ko) 기생 커패시턴스를 보상하는 디지털-아날로그 변환 장치 및 그 기생 커패시턴스 보상 방법
CN220858077U (zh) 一种带二维地址调制tot脉冲功能的时间测量电路
CN109217873A (zh) 共模电压产生装置及逐次逼近寄存器型模数转换器
JPH05291985A (ja) 振幅等化器
US20030001767A1 (en) Comparator circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant