CN107993977A - 一种NANDflash后端工艺中空气间隙的制造方法 - Google Patents
一种NANDflash后端工艺中空气间隙的制造方法 Download PDFInfo
- Publication number
- CN107993977A CN107993977A CN201711279617.1A CN201711279617A CN107993977A CN 107993977 A CN107993977 A CN 107993977A CN 201711279617 A CN201711279617 A CN 201711279617A CN 107993977 A CN107993977 A CN 107993977A
- Authority
- CN
- China
- Prior art keywords
- hole
- air gap
- layer
- manufacture method
- nand flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种NAND flash后端工艺中空气间隙的制造方法，包括以下步骤：提供一具有金属互连结构的半导体衬底；形成第一介质层，第一介质层覆盖半导体衬底；形成第一掩膜层，第一掩膜层覆盖第一介质层；刻蚀第一介质层，在第一介质层中形成第一通孔；刻蚀半导体衬底，在半导体衬底中形成第二通孔；去除第一掩膜层，形成第二介质层，第二介质层覆盖第一介质层及填充第一通孔，第二通孔成为空气间隙。其优点在于，通过在半导体衬底上层的介质层形成虚拟通孔，并通过刻蚀以及双重图形化，使得单元区金属互连结构两两之间出现空气间隙，这种新的空气间隙结构能够有效降低位线与位线之间的耦合效应，从而降低存储单元与存储单元之间的编程干扰。
Description
技术领域
本发明涉及半导体制造工艺领域，尤其涉及一种NAND flash后端工艺中空气间隙的制造方法。
背景技术
NAND flash是一种flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NAND flash具有容量较大，改写速度快等优点，适用于大量数据的存储。
对于NAND flash，利用F-N Tunneling技术，使编程单元的控制栅和硅衬底之间保持高压而实现编程操作。但是对于非编程单元，控制栅和硅衬底之间需要保持低压而防止编程发生。于是，禁止单元的硅衬底的电势应该控制在一个高的电压。
编程干扰是影响其NAND flash性能的关键问题。但是由于耦合效应的影响，禁止单元的电势降低会引起严重的编程干扰。
在20nm及其以下的NAND flash的工艺制程中，单元与单元之间的干扰已经成为限制NAND flash尺寸向下缩减的主要难点。
此外，位线与位线之间的空气间隙以及后端工艺中金属之间的耦合效应也是影响编程干扰的因素。
现有技术中，为了解决上述问题，采用的做法是在有源区(AA)与有源区(AA)之间引入空气间隙。但是这种空气间隙技术难度大，不易进行操作。
因此，亟需一种适用于20nm及其以下工艺制程，有效降低位线与位线之间耦合效应，降低编程干扰的后端工艺中制造空气间隙的方法，而目前关于这种方法还未见报道。
发明内容
本发明的目的是针对现有技术中的不足，提供一种NAND flash后端工艺中空气间隙的制造方法。
为实现上述目的，本发明采取的技术方案是：
一种NAND flash后端工艺中空气间隙的制造方法，包括以下步骤：
步骤S1、提供一具有金属互连结构的半导体衬底，所述半导体衬底具有单元区和外围区；
步骤S2、形成第一介质层，所述第一介质层覆盖在所述半导体衬底的上表面；
步骤S3、形成图案化的第一掩膜层，使所述第一掩膜层覆盖在所述第一介质层的上表面；
步骤S4、刻蚀所述第一介质层，以在所述第一介质层中形成第一通孔；
步骤S5、刻蚀所述半导体衬底，以在所述半导体衬底中形成第二通孔；
步骤S6、去除所述第一掩膜层，形成第二介质层，使所述第二介质层覆盖在所述第一介质层的上表面以及填充所述第一通孔，使所述第二通孔成为空气间隙。
优选的，所述步骤S3中，所述外围区上方的所述第一掩膜层的开口大于所述单元区上方的所述第一掩膜层的开口。
优选的，所述步骤S4中，所述外围区上方的所述第一介质层中的所述第一通孔的尺寸大于所述单元区上方的所述第一介质层中的所述第一通孔的尺寸。
优选的，所述第二介质层的材料为低介电常数物质、氧化硅或氮氧化硅中的一种或几种的组合。
优选的，所述步骤S4中，利用干法刻蚀对所述第一介质层进行刻蚀。
优选的，所述步骤S5中，利用干法刻蚀对所述半导体衬底进行刻蚀。
优选的，所述制造方法还包括以下步骤：
步骤S7、形成图案化的第二掩膜层，使所述第二掩膜层覆盖在所述第二介质层的上表面；
步骤S8、刻蚀所述第二介质层，以在所述第二介质层中形成第三通孔；
步骤S9、去除所述第二掩膜层。
优选的，所述步骤S7中，仅在所述外围区上方的所述第二掩膜层具有开口。
优选的，所述步骤S8中，在所述外围区上方，所述第三通孔位于所述第一通孔内。
优选的，所述步骤S8中，在所述外围区上方，所述第三通孔的尺寸小于所述第一通孔的尺寸。
本发明采用以上技术方案，与现有技术相比，具有如下技术效果：
本发明的一种NAND flash后端工艺中空气间隙的制造方法，通过在半导体衬底上层的介质层形成虚拟通孔，并通过刻蚀以及双重图形化，使得单元区金属互连结构两两之间出现空气间隙；利用金属互连结构之间的空气间隙替代原有的有源区之间的空气间隙，这种新的空气间隙结构能够有效降低位线与位线之间的耦合效应，从而降低存储单元与存储单元之间的编程干扰；降低了工艺节点继续向下缩减的难度；利用金属空隙技术能够降低有源区空隙技术的工艺难度。
附图说明
附图1是本发明的的一个优选实施例的空气间隙制造方法的流程图。
附图2-8是本发明的一个优选实施例的空气间隙制造方法的结构过程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，本发明的一种NAND flash后端工艺中空气间隙的制造方法的一个优选实施例，包括以下步骤：
步骤S1、提供一具有金属互连结构的半导体衬底，半导体衬底具有单元区和外围区；
步骤S2、形成第一介质层，第一介质层覆盖在半导体衬底的上表面；
步骤S3、形成图案化的第一掩膜层，使第一掩膜层覆盖在第一介质层的上表面；
步骤S4、干法刻蚀第一介质层，以在第一介质层中形成第一通孔；
步骤S5、干法刻蚀半导体衬底，以在半导体衬底中形成第二通孔；
步骤S6、去除第一掩膜层，形成第二介质层，使第二介质层覆盖在第一介质层的上表面以及填充第一通孔，使第二通孔成为空气间隙；
步骤S7、形成图案化的第二掩膜层，使第二掩膜层覆盖在第二介质层的上表面；
步骤S8、干法刻蚀第二介质层，以在第二介质层中形成第三通孔；
步骤S9、去除第二掩膜层。
在步骤S3中，外围区上方的第一掩膜层的开口大于单元区上方的第一掩膜层的开口。
采用上述技术方案，第一掩膜层在单元区上方的开口小于其在外围区上方的开口，可在后续刻蚀过程中，使第一介质层在单元区上方的通孔的尺寸小于其在外围区上方的通孔的尺寸。
在步骤S4中，外围区上方的第一介质层中的第一通孔的尺寸大于单元区上方的第一介质层中的第一通孔的尺寸。
采用上述技术方案，增加所述外围区上方的所述第一介质层中的所述第一通孔的尺寸，有利于后续进行填充并图形化工艺。
在步骤S7中，仅在外围区上方的第二掩膜层具有开口。
在步骤S8中，在外围区上方，第三通孔位于第一通孔内，且第三通孔的尺寸小于第一通孔的尺寸。
此外，第二介质层的材料为低介电常数物质、氧化硅或氮氧化硅中的一种或几种的组合。
如图2～8所示，本发明的一种NAND flash后端工艺中空气间隙的制造方法的一个优选实施例的结构过程如下：
如图2所示，步骤S1、提供一具有金属互连结构的半导体衬底1，半导体衬底1具有单元区A和外围区B；
如图3所示，步骤S2、形成第一介质层2，第一介质层2覆盖在半导体衬底1的上表面；
如图4所示，步骤S3、形成图案化的第一掩膜层3，使第一掩膜层3覆盖在第一介质层1的上表面，外围区B上方的第一掩膜层3的开口大于单元区A上方的第一掩膜层 3的开口。
如图5所示，步骤S4、干法刻蚀第一介质层2，以在第一介质层2中形成第一通孔，外围区B上方的第一介质层2中的第一通孔22的尺寸大于单元A上方的第一介质层2 中的第一通孔21的尺寸。；
如图6所示，步骤S5、干法刻蚀半导体衬底1，以在半导体衬底1中形成第二通孔11；
如图7-8所示，步骤S6、去除第一掩膜层3，形成第二介质层4，使第二介质层4覆盖在第一介质层2的上表面以及填充第一通孔，使第二通孔11成为空气间隙12；
步骤S7、形成图案化的第二掩膜层，使第二掩膜层覆盖在第二介质层4的上表面，第二掩膜层仅在外围区B上方具有开口；
步骤S8、干法刻蚀第二介质层4，以在第二介质层4中形成第三通孔41，且第三通孔41尺寸小于第一通孔22，第三通孔41位于第一通孔22内；
步骤S9、去除第二掩膜层。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种NAND flash后端工艺中空气间隙的制造方法，其特征在于，包括以下步骤：
步骤S1、提供一具有金属互连结构的半导体衬底，所述半导体衬底具有单元区和外围区；
步骤S2、形成第一介质层，所述第一介质层覆盖在所述半导体衬底的上表面；
步骤S3、形成图案化的第一掩膜层，使所述第一掩膜层覆盖在所述第一介质层的上表面；
步骤S4、刻蚀所述第一介质层，以在所述第一介质层中形成第一通孔；
步骤S5、刻蚀所述半导体衬底，以在所述半导体衬底中形成第二通孔；
步骤S6、去除所述第一掩膜层，形成第二介质层，使所述第二介质层覆盖在所述第一介质层的上表面以及填充所述第一通孔，使所述第二通孔成为空气间隙。
2.根据权利要求1所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S3中，所述外围区上方的所述第一掩膜层的开口大于所述单元区上方的所述第一掩膜层的开口。
3.根据权利要求1中所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S4中，所述外围区上方的所述第一介质层中的所述第一通孔的尺寸大于所述单元区上方的所述第一介质层中的所述第一通孔的尺寸。
4.根据权利要求1所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述第二介质层的材料为低介电常数物质、氧化硅或氮氧化硅中的一种或几种的组合。
5.根据权利要求1所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S4中，利用干法刻蚀对所述第一介质层进行刻蚀。
6.根据权利要求1所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S5中，利用干法刻蚀对所述半导体衬底进行刻蚀。
7.根据权利要求1所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，还包括以下步骤：
步骤S7、形成图案化的第二掩膜层，使所述第二掩膜层覆盖在所述第二介质层的上表面；
步骤S8、刻蚀所述第二介质层，以在所述第二介质层中形成第三通孔；
步骤S9、去除所述第二掩膜层。
8.根据权利要求7所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S7中，仅在所述外围区上方的所述第二掩膜层具有开口。
9.根据权利要求8所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S8中，所述第三通孔位于所述第一通孔内。
10.根据权利要求9所述的NAND flash后端工艺中空气间隙的制造方法，其特征在于，所述步骤S8中，在所述外围区上方，所述第三通孔的尺寸小于所述第一通孔的尺寸。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711279617.1A CN107993977A (zh) | 2017-12-06 | 2017-12-06 | 一种NANDflash后端工艺中空气间隙的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711279617.1A CN107993977A (zh) | 2017-12-06 | 2017-12-06 | 一种NANDflash后端工艺中空气间隙的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107993977A true CN107993977A (zh) | 2018-05-04 |
Family
ID=62036276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711279617.1A Pending CN107993977A (zh) | 2017-12-06 | 2017-12-06 | 一种NANDflash后端工艺中空气间隙的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107993977A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102769030A (zh) * | 2011-05-03 | 2012-11-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN104078414A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔及其形成方法 |
| CN104241249A (zh) * | 2013-06-21 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔互连结构及其制作方法 |
| US20170243835A1 (en) * | 2016-02-22 | 2017-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
-
2017
- 2017-12-06 CN CN201711279617.1A patent/CN107993977A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102769030A (zh) * | 2011-05-03 | 2012-11-07 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
| CN104078414A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔及其形成方法 |
| CN104241249A (zh) * | 2013-06-21 | 2014-12-24 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔互连结构及其制作方法 |
| US20170243835A1 (en) * | 2016-02-22 | 2017-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100956603B1 (ko) | 자기 터널링 접합 구조를 갖는 반도체 소자의 패터닝 방법 | |
| CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
| CN102956563B (zh) | 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法 | |
| JP2005531919A5 (zh) | ||
| CN103545383A (zh) | Mos电容器、其制造方法及使用该电容器的半导体器件 | |
| TW200629484A (en) | Nonvolatile memory cell device and fabrication method thereof | |
| CN108615732B (zh) | 半导体元件及其制作方法 | |
| US9054054B2 (en) | Methods of forming patterns and methods of manufacturing semiconductor devices using the same | |
| CN105185702A (zh) | 高k金属栅极结构的制造方法 | |
| CN107993977A (zh) | 一种NANDflash后端工艺中空气间隙的制造方法 | |
| CN105575784B (zh) | 分离栅极式闪存的制作方法及分离栅极式闪存 | |
| CN105576016A (zh) | 栅极结构、其制作方法及闪存器件 | |
| CN104269381B (zh) | Nand型闪存单元结构的制备方法 | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| CN106409833A (zh) | 嵌入式闪存的隔离方法和制备方法 | |
| CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
| CN105261594A (zh) | 自对准分离栅闪存的形成方法 | |
| CN104766866B (zh) | 3d闪存沟道的制造方法 | |
| CN107946303A (zh) | 闪存单元的制备方法 | |
| KR102029923B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN106328656A (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN109686665A (zh) | 半导体器件隔离侧墙制造方法 | |
| WO2020143239A1 (zh) | 一种闪存单元的制备方法 | |
| WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 | |
| CN105355547A (zh) | 栅极的制作方法及存储器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180504 |
|
| RJ01 | Rejection of invention patent application after publication |