CN107993974A - 一种碳化硅的选择性氧化方法 - Google Patents

一种碳化硅的选择性氧化方法 Download PDF

Info

Publication number
CN107993974A
CN107993974A CN201711204459.3A CN201711204459A CN107993974A CN 107993974 A CN107993974 A CN 107993974A CN 201711204459 A CN201711204459 A CN 201711204459A CN 107993974 A CN107993974 A CN 107993974A
Authority
CN
China
Prior art keywords
oxidized
region
mask layer
selective oxidation
carborundum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711204459.3A
Other languages
English (en)
Other versions
CN107993974B (zh
Inventor
何志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Weitesen Electronic Technology Co ltd
Original Assignee
Beijing Pin Jie Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Pin Jie Electronic Technology Co Ltd filed Critical Beijing Pin Jie Electronic Technology Co Ltd
Priority to CN201711204459.3A priority Critical patent/CN107993974B/zh
Publication of CN107993974A publication Critical patent/CN107993974A/zh
Priority to PCT/CN2018/115870 priority patent/WO2019101010A1/zh
Application granted granted Critical
Publication of CN107993974B publication Critical patent/CN107993974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明公开一种碳化硅的选择性氧化方法，包括如下步骤：S1：在碳化硅基片(1)上淀积一掩膜层(2)，然后通过光刻对掩膜层(2)进行图形化处理，使得碳化硅基片(1)表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层(2)覆盖；S2：通过离子注入的方式向第一待氧化区域注入氧离子(3)，然后将掩膜层(2)剥离，在碳化硅基片(1)的第一待氧化区域向内形成一氧离子注入层(4)；S3：进行高温热氧化处理，使得第一待氧化区域和第二待氧化区域均被氧化，形成一氧化层(5)，且第一待氧化区域的氧化层(5)的厚度大于第二待氧化区域的氧化层(5)的厚度，二者的连接处呈鸟嘴形。所述碳化硅的选择性氧化方法通过氧离子的注入在氧离子注入区与非注入区交界处形成鸟嘴形结构。

Description

一种碳化硅的选择性氧化方法
技术领域
本发明涉及半导体微纳器件加工技术领域。更具体地，涉及一种碳化硅(SiC)的选择性氧化方法。
背景技术
选择性氧化是在Si基CMOS(互补金属氧化物半导体，Complementary Metal OxideSemiconductor)器件制备中普遍使用的一种隔离技术，简称LOCOS(硅局部氧化隔离，LocalOxidationofSilicon)，是以氮化硅为掩膜实现硅的选择性氧化，从而在除了栅极区域外可以生长出一层厚厚的隔离氧化层。这种工艺的好处在于氧化层边缘会由于场氧的侧向侵蚀效应而形成平缓的结构过渡，避免了结构尖角，缓解了电场聚集效应。这种结构通常称为“鸟嘴”结构。
相比于Si材料，碳化硅(SiC)材料，作为第三代半导体材料中的重要组成部分，具有宽禁带、高临界击穿电场强度、高饱和电子迁移率、高热导率等优点，是制备高电压、大电流电力电子器件的理想材料，并且能很好的应对高辐射、高温等严苛环境条件下的应用需求。
然而，由于外延技术的局限，现有技术中极大部分4H-SiC外延片都是基于SiC的Si晶面外延的，而Si晶面的氧化速度非常慢，即使在1250℃的高温下，也无法在短时间里生长出厚度满足电学隔离的氧化层。这就使得在SiC上无法实现有效的LOCOS工艺。所以通常人们选择直接淀积介质层的方式来制备场板型终端结构，但这种方法在刻蚀介质层后会形成结构尖角，并不会像Si材料的LOCOS工艺那样形成缓和的过渡，从而引起电场聚集，导致器件漏电或击穿。
因此，需要提供一种碳化硅的选择性氧化方法。
发明内容
本发明要解决的第一个技术问题是提供一种碳化硅的选择性氧化方法。
为解决上述第一个技术问题，发明采用如下的技术方案：
一种碳化硅的选择性氧化方法，包括如下步骤：
S1：在碳化硅基片上淀积一掩膜层，然后通过光刻对掩膜层进行图形化处理，使得碳化硅基片表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层覆盖；
S2：通过离子注入的方式向第一待氧化区域注入氧离子，然后将掩膜层剥离，在碳化硅基片的第一待氧化区域向内形成一氧离子注入层；
S3：进行高温热氧化处理，使得第一待氧化区域和第二待氧化区域均被氧化，形成一氧化层，且第一待氧化区域的氧化层的厚度大于第二待氧化区域的氧化层的厚度，二者的连接处呈鸟嘴形。
作为技术方案的进一步改进，所述步骤S2中，氧离子的注入能量为10keV至1MeV。
作为技术方案的进一步改进，氧离子的注入剂量为1×1012cm-2至1×1018cm-2。
作为技术方案的进一步改进，氧离子的注入温度为0至1000℃。
作为技术方案的进一步改进，所述高温热氧化处理的温度为900℃至2000℃。
作为技术方案的进一步改进，所述掩膜层的材质为光刻胶。
作为技术方案的进一步改进，所述掩膜层的材质为SiO2、Si3N4、AlN、金属或者其混合物。
本发明所记载的任何范围包括端值以及端值之间的任何数值以及端值或者端值之间的任意数值所构成的任意子范围。
如无特殊说明，本发明中的各原料均可通过市售购买获得，本发明中所用的设备可采用所属领域中的常规设备或参照所属领域的现有技术进行。
与现有技术相比较，本发明具有如下有益效果：
与现有技术相比，本发明的碳化硅的选择性氧化方法，通过氧离子的注入使得SiC的氧化速度大幅度增加，从而在氧离子注入区与非注入区交界处实现像Si材料上的LOCOS工艺，形成鸟嘴形结构，从而避免氧化层刻蚀带来的尖端致电场聚集效应，最终提高器件的稳定性。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明
图1为本发明实施例提供的碳化硅的选择性氧化方法的流程图；
图2-5为本发明实施例提供的碳化硅的选择性氧化方法的步骤示意图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例对本发明做进一步的说明。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
如图1所示，本实施例提供一种碳化硅的选择性氧化方法，包括如下步骤：
S1：在碳化硅基片1上淀积一掩膜层2，然后通过光刻对掩膜层2进行图形化处理，使得碳化硅基片1表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层2覆盖，如图2所示；
S2：通过离子注入的方式向第一待氧化区域注入氧离子3，如图3所示，然后将掩膜层2剥离，在碳化硅基片1的第一待氧化区域内形成一氧离子注入层4(氧离子注入层4位于碳化硅基片1内)，如图4所示；
S3：进行高温热氧化处理，使得第一待氧化区域(即氧离子注入层4)和第二待氧化区域均被氧化，形成一氧化层5，且第一待氧化区域的氧化层5的厚度大于第二待氧化区域的氧化层5的厚度，二者的连接处呈鸟嘴形，如图5所示。
在本实施例的一种优选实施方式中，上述步骤S2中，氧离子的注入能量为10keV至1MeV，氧离子的注入剂量为1×1012cm-2至1×1018cm-2，氧离子的注入温度为0至1000℃。
在本实施例的一种优选实施方式中，上述步骤S3中，高温热氧化处理的温度为900℃至2000℃。
在本实施例的一种优选实施方式中，掩膜层的材质为光刻胶。
在本实施例的一种优选实施方式中，掩膜层的材质为SiO2、Si3N4、AlN、金属或者其混合物。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无法对所有的实施方式予以穷举。凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (7)

1.一种碳化硅的选择性氧化方法，其特征在于，包括如下步骤：
S1：在碳化硅基片(1)上淀积一掩膜层(2)，然后通过光刻对掩膜层(2)进行图形化处理，使得碳化硅基片(1)表面的第一待氧化区域裸露，其第二待氧化区域被掩膜层(2)覆盖；
S2：通过离子注入的方式向第一待氧化区域注入氧离子(3)，然后将掩膜层(2)剥离，在碳化硅基片(1)的第一待氧化区域向内形成一氧离子注入层(4)；
S3：进行高温热氧化处理，使得第一待氧化区域和第二待氧化区域均被氧化，形成一氧化层(5)，且第一待氧化区域的氧化层(5)的厚度大于第二待氧化区域的氧化层(5)的厚度，二者的连接处呈鸟嘴形。
2.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述步骤S2中，氧离子的注入能量为10keV至1MeV。
3.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述步骤S2中，氧离子的注入剂量为1×1012cm-2至1×1018cm-2。
4.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述步骤S2中，氧离子的注入温度为0至1000℃。
5.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述步骤S3中，所述高温热氧化处理的温度为900℃至2000℃。
6.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述掩膜层的材质为光刻胶。
7.根据权利要求1所述的碳化硅的选择性氧化方法，其特征在于，所述掩膜层的材质为SiO2、Si3N4、AlN、金属或者其混合物。
CN201711204459.3A 2017-11-27 2017-11-27 一种碳化硅的选择性氧化方法 Active CN107993974B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711204459.3A CN107993974B (zh) 2017-11-27 2017-11-27 一种碳化硅的选择性氧化方法
PCT/CN2018/115870 WO2019101010A1 (zh) 2017-11-27 2018-11-16 一种碳化硅的选择性氧化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711204459.3A CN107993974B (zh) 2017-11-27 2017-11-27 一种碳化硅的选择性氧化方法

Publications (2)

Publication Number Publication Date
CN107993974A true CN107993974A (zh) 2018-05-04
CN107993974B CN107993974B (zh) 2020-05-29

Family

ID=62033320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711204459.3A Active CN107993974B (zh) 2017-11-27 2017-11-27 一种碳化硅的选择性氧化方法

Country Status (2)

Country Link
CN (1) CN107993974B (zh)
WO (1) WO2019101010A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108847384A (zh) * 2018-06-11 2018-11-20 重庆伟特森电子科技有限公司 一种在碳化硅基片上生长氧化层的方法
WO2019101010A1 (zh) * 2017-11-27 2019-05-31 重庆伟特森电子科技有限公司 一种碳化硅的选择性氧化方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133304A (ja) * 2002-08-26 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
CN102169104A (zh) * 2010-12-22 2011-08-31 重庆邮电大学 基于SiC的MOSFET的汽车发动机用氧传感器
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN103472533A (zh) * 2013-09-26 2013-12-25 山东建筑大学 一种离子注入制备掺铒碳化硅光波导的方法
CN105810722A (zh) * 2016-03-16 2016-07-27 中国科学院半导体研究所 一种碳化硅mosfet器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993974B (zh) * 2017-11-27 2020-05-29 北京品捷电子科技有限公司 一种碳化硅的选择性氧化方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
JP2003133304A (ja) * 2002-08-26 2003-05-09 Mitsubishi Electric Corp 半導体装置の製造方法
CN102169104A (zh) * 2010-12-22 2011-08-31 重庆邮电大学 基于SiC的MOSFET的汽车发动机用氧传感器
CN102420130A (zh) * 2011-07-01 2012-04-18 上海华力微电子有限公司 通过离子注入工艺来控制氧化膜厚度的方法
CN103472533A (zh) * 2013-09-26 2013-12-25 山东建筑大学 一种离子注入制备掺铒碳化硅光波导的方法
CN105810722A (zh) * 2016-03-16 2016-07-27 中国科学院半导体研究所 一种碳化硅mosfet器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019101010A1 (zh) * 2017-11-27 2019-05-31 重庆伟特森电子科技有限公司 一种碳化硅的选择性氧化方法
CN108847384A (zh) * 2018-06-11 2018-11-20 重庆伟特森电子科技有限公司 一种在碳化硅基片上生长氧化层的方法

Also Published As

Publication number Publication date
WO2019101010A1 (zh) 2019-05-31
CN107993974B (zh) 2020-05-29

Similar Documents

Publication Publication Date Title
JP5455973B2 (ja) 炭化珪素半導体装置の製造方法
WO2019237654A1 (zh) 一种在碳化硅基片上生长氧化层的方法
CN111081759B (zh) 一种增强型碳化硅mosfet器件及其制造方法
JP2009158528A (ja) 半導体装置
CN106898638B (zh) 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
JP2009542005A5 (zh)
JPH02102557A (ja) 半導体装置の製造方法
CN107946180B (zh) 一种在碳化硅基片上快速生长氧化层的方法
CN102832248A (zh) 基于半超结的碳化硅mosfet及制作方法
CN105810722A (zh) 一种碳化硅mosfet器件及其制备方法
JP6402746B2 (ja) 半導体基板と、その調整方法と、半導体装置
CN110473911B (zh) 一种SiC MOSFET器件及其制作方法
CN107993974A (zh) 一种碳化硅的选择性氧化方法
CN111009464B (zh) 一种SiC功率器件芯片栅氧化层的制造方法及功率器件
CN106684146B (zh) 一种栅自对准型碳化硅mosfet及其制备方法
CN103928309A (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN101488451B (zh) 在厚膜soi材料中形成图形化半导体埋层的方法
TW434903B (en) Lateral diffused metal oxide semiconductor transistor
CN115763233B (zh) 一种SiC MOSFET的制备方法
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
WO2019196700A1 (zh) 碳化硅功率器件终端结构的制造方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
US6762112B2 (en) Method for manufacturing isolating structures
CN104835819A (zh) 一种基于二次氧化法的GaN E/D集成器件制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200529

Address after: 400700 No. 117-237, Yunhan Avenue, Beibei District, Chongqing

Co-patentee after: BEIJING PINJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

Patentee after: CHONGQING WEITESEN ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 101302 Zhongguancun Technology Park, Shunyi District, Beijing, Shunyi garden, No. two road 1

Patentee before: BEIJING PINJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221227

Address after: 400700 No. 117-237, Yunhan Avenue, Beibei District, Chongqing

Patentee after: CHONGQING WEITESEN ELECTRONIC TECHNOLOGY Co.,Ltd.

Address before: 400700 No. 117-237, Yunhan Avenue, Beibei District, Chongqing

Patentee before: CHONGQING WEITESEN ELECTRONIC TECHNOLOGY Co.,Ltd.

Patentee before: BEIJING PINJIE ELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right