CN107992018A - 控制系统 - Google Patents
控制系统 Download PDFInfo
- Publication number
- CN107992018A CN107992018A CN201710973680.9A CN201710973680A CN107992018A CN 107992018 A CN107992018 A CN 107992018A CN 201710973680 A CN201710973680 A CN 201710973680A CN 107992018 A CN107992018 A CN 107992018A
- Authority
- CN
- China
- Prior art keywords
- control unit
- communication control
- transferred
- systems
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 198
- 230000009977 dual effect Effects 0.000 claims abstract description 27
- 238000012546 transfer Methods 0.000 claims description 50
- 230000004044 response Effects 0.000 claims description 27
- 230000011218 segmentation Effects 0.000 claims description 21
- 238000001514 detection method Methods 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 12
- 230000009471 action Effects 0.000 description 10
- 238000005192 partition Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000035899 viability Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
- G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24065—Real time diagnostics
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
提供一种控制系统,该控制系统即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下也能够削减接口元件的使用数、提高装置的安装紧凑性。控制系统具备运算装置,该运算装置包括具备数据分割部的A系统运算部、具备数据分割部的B系统运算部以及具备数据结合部和对照部的A系统通信控制部,所述A系统运算部和所述B系统运算部为双重化结构,所述A系统运算部和所述B系统运算部被间隙隔开,所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部,所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。
Description
技术领域
本发明涉及控制系统,特别涉及具有在不同电源系统之间对照数据的集成电路的双重化结构的控制系统。
背景技术
在如化工厂、核电站那样最优先确保安全的场所中使用的系统需要高可靠性。作为用于提高可靠性的手段,有在内部使运算装置、输入输出装置双重化的方法。上述需要高可靠性的装置一般通过对照双重化的各系统的输出来检测装置的异常。另外,除了双重化以外,基于三重化的多数决定处理、通过将非故障装置拷贝到故障装置来修复故障系统的技术也在近年来被确立。
例如,在专利文献1中记载了如下可编程逻辑设备:在基于双重化的对照中有不一致的情况下,中断用于检测软件差错的循环的CRAM(配置RAM)帧检查,替代地针对每个电路结构信息进行差错检测,由此即使在双重化的逻辑结构中也能够在系统的容许范围内结束CRAM检查、且能够得到正常的运算结果。
另外,在专利文献2中记载了如下FPGA以及使用该FPGA的的高可靠性系统:将逻辑结构设为可编程性低的第一结构和可编程性高的第二结构,使原本为使用目的的逻辑电路双重化而安装到上述第二逻辑结构,将判定输入信号的对照结果的比较器安装到第一逻辑结构,用该比较器比较该双重化的逻辑电路的输出,由此解决FPGA(Field ProgrammableGate Array,现场可编程门阵列)内部的比较器中的LUT(Look-Up Table,查找表)的测试模式数增大的问题。
另外,在专利文献3中记载了如下可编程设备:在三重化的各个逻辑中将构成为可拷贝的FF附加对逻辑电路单独设定的循环数来进行拷贝,由此即使是多级连接FF(FlipFlop,触发电路)的结构也不会拷贝失败,实现抑制FPGA的逻辑单元和布线的资源消耗的修复系统三重化。
另外,在专利文献4中记载了如下可编程逻辑设备以及逻辑集成工具:其特征在于,划分成多个区域而配置的CRAM的针对故障的可靠性比其它区域高,在高可靠的区域中处理由运算部运算出的结果,在上述其它区域中进行运算处理。
另外,在专利文献5中记载了如下逻辑阵列装置:使PLA(Programmable LogicArray,可编程逻辑阵列)双重化来调查各部分中有无缺陷以使缺陷状态自动地退缩到逻辑的安全侧等,由此从双重化的一侧输出正确的运算结果,从而实现易于进行PLA的试验、且提高PLA的成品率的目的。
现有技术文献
专利文献1:日本特开2015-115727号公报
专利文献2:WO2015-104810号公报
专利文献3:WO2015-068207号公报
专利文献4:WO2015-045135号公报
专利文献5:日本昭58-119233号公报
发明内容
如上述专利文献所述,有多种通过双重化以及三重化提高可靠性的方法,但例如有做成多重系统所引起的装置的安装紧凑性的问题。特别是在设置间隙以避免系统之间的布线交叉的基板结构中,在需要在不同电源系统之间转送信号的情况下,需要在系统之间设置接口元件,引起安装紧凑性的恶化。
因此,本发明的目的在于提供一种即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下也能够削减接口元件的使用数、提高装置的安装紧凑性的控制系统。
为了解决问题,本发明的控制系统(本发明中的双重系统定义为A系统、B系统)的特征在于,具备运算装置,该运算装置包括具备数据分割部的A系统运算部、具备数据分割部的B系统运算部以及具备数据结合部和对照部的A系统通信控制部,所述A系统运算部和所述B系统运算部为双重化结构,所述A系统运算部和所述B系统运算部被间隙隔开,所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部,所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。
根据本发明,即使在基于双重化的对照中需要在不同电源系统之间转送信号的情况下,也能够削减接口元件的使用数、提高装置的安装紧凑性。
附图说明
图1是示出本发明的实施方式的控制系统的结构的图。
图2是示出运算装置的运算部输出的帧的例子的图。
图3是示出在转送不同电源系统之间的信号时设置的接口元件的图。
图4是示出运算部输出的帧的分割方法的图。
图5是示出运算部输出的分割帧的对照的图。
图6是说明运算部和通信控制部的帧转送顺序的图。
图7是说明A系统运算部故障时的异常检测的图。
图8是说明A系统通信控制部故障时的异常检测的图。
图9是说明A系统通信控制部的访问响应的图。
图10是说明B系统通信控制部的访问响应的图。
(符号说明)
1:控制系统;100:运算装置;110:A系统运算部;111:主接口控制部;112、132:REQ生成部;113、133:数据分割部;114、134:ACK接收部;120:A系统通信控制部;121:目标接口控制部;122、142:REQ接收部;123、143:数据结合部;124、144:ACK生成部;125、145:对照部;150、151:切断单元;160、161、162:接口元件;170:间隙;200:数字输入装置;210:A系统通信控制部;220:A系统输入控制部;230:B系统通信控制部;211、231:对照部;240:B系统输入控制部;250、251:切断单元;260、261、262:接口元件;270:间隙;300:数字输出装置;310:A系统通信控制部;320:A系统输出控制部;330:B系统通信控制部;340:B系统输出控制部;350、351:切断单元;360、361、362:接口元件;370:间隙;400:通信线路;410:信号源;420:控制对象;601、602:数据选择器。
具体实施方式
以下,参照附图,详细说明本发明的实施方式。
图1是示出本发明的实施方式的控制系统的结构的图。本实施方式虽然设想主要应用于化工厂、核电站等最优先确保安全的场所,但能够应用于具有双重化结构的所有装置。控制系统1是以提高可靠性为目的而利用A系统和B系统使内部功能双重化的数字控制装置。此外,双重化是一个例子,在三重化以上的多重化中也能够同样地应用。
如图1所示,控制系统1具备运算装置100、数字输入装置200以及数字输出装置300。运算装置100和数字输入装置200以及运算装置100和数字输出装置300分别通过通信线路400连接。另一方面,利用帧来进行运算装置100、数字输入装置200、数字输出装置300中的装置之间的通信。另外,输入装置和输出装置分别有数字和模拟的类别,除了图1所示的数字输入装置200以及数字输出装置300以外,还能够连接多个输入装置。此外,从工厂输入的数字信号的信号源410与数字输入装置200连接,控制对象420与数字输出装置300连接。
控制系统1的控制以运算装置100为主体来实施。运算装置100为了从数字输入装置200取得控制运算所需的数字信号,经由通信线路400对数字输入装置200进行数字信号的获取请求。数字输入装置200在接收到上述获取请求时,访问信号源410,进行数字信号的获取,以取得的信号为响应,经由通信线路400输出到运算装置100。运算部100在接收到来自数字输入装置200的响应时,根据接收到的数据进行控制运算,经由通信线路400将与运算结果对应的信号输出到数字输出装置300。数字输出装置300在接收到来自运算部100的与运算结果对应的信号时,对控制对象420进行输出。数字输出装置300在所有输出完成时,为了对运算装置100通知其意思,再次经由通信线路400向运算装置100输出响应。
(运算装置)
运算装置100具备:A系统运算部110、A系统通信控制部120、B系统运算部130、B系统通信控制部140、利用A系统通信控制部的对照结果的切断单元150、利用B系统通信控制部的对照结果的切断单元151、在将控制运算结果转送到其它系统时所需的接口元件160、在将通信控制部输出的帧转送到其它系统时所需的接口元件161、在将B系统通信控制部140的对照结果转送到A系统时所需的接口元件162、以及在将来自通信线路400的输入信号转送到B系统通信控制部时所需的接口元件163。此外,A系统运算部110、A系统通信控制部120、切断单元150以及切断单元151进行动作的物理区域与B系统运算部130和B系统通信控制部140进行动作的物理区域被间隙170分开。
A系统运算部110具备主接口控制部111,该主接口控制部111包括:REQ生成部112,生成针对数字输入装置200以及数字输出装置300的访问请求;数据分割部113,分割转送帧;以及ACK接收部114,接收来自数字输入装置200以及数字输出装置300的响应信号。
与A系统运算部110同样地,B系统运算装置130具备主接口控制部131,该主接口控制部131包括:REQ生成部132,生成针对数字输入装置200以及数字输出装置300的访问请求;数据分割部133,分割转送帧;以及ACK接收部134,接收来自数字输入装置200以及数字输出装置300的响应信号。A系统运算部110和B系统运算部130为双重化结构,A系统运算部110和B系统运算部130为相互等价的功能。
A系统通信控制部120具备目标接口控制部121,该目标接口控制部121包括:REQ接收部122,接收A系统运算部110输出的向数字输入装置200以及数字输出装置300的访问请求;数据结合部123,结合A系统运算部110输出的分割数据;ACK生成部124,生成针对A系统运算部110输出的访问请求的响应信号;以及对照部125,对照A系统运算部110及B系统运算部130的运算结果。与A系统通信控制部120同样地,B系统通信控制部140具备目标接口控制部141,该目标接口控制部141包括:REQ接收部142,接收B系统运算部130输出的向数字输入装置200以及数字输出装置300的访问请求;数据结合部143,结合B系统运算部130输出的分割数据;ACK生成部144,生成针对B系统运算部130输出的访问请求的响应信号;以及对照部125,对照B系统运算部130及A运算部110的运算结果。在A系统通信控制部120内由对照部126进行、在B系统通信控制部140内由对照部146进行A系统通信控制部120以及B系统通信控制部140输出的帧的对照。A系统通信控制部120和B系统通信控制部140为双重化结构,A系统通信控制部120和B系统通信控制部140为相互等价的功能。
通过A系统通信控制部内的对照部125以及B系统通信控制部内的对照部145来对照A系统运算部110以及B系统运算部130输出的帧。如果对照部125的对照结果不一致,则通过切断单元150切断帧转送,不向通信线路400进行帧转送。另外,如果对照部145的对照结果不一致,则通过切断单元151切断帧转送,不向通信线路400进行帧转送。通过这些对照以及帧转送的切断单元,提高装置的可靠性。
(数字输入装置)
数字输入装置200具备控制装置之间的通信的A系统通信控制部210、从信号源410获取数字信号的A系统输入控制部220、与A系统通信控制部210同样地控制装置之间的通信的B系统通信控制部230、从信号源410获取数字信号的B系统输入控制部240、利用A系统通信控制部210内的对照部211的对照结果的切断单元251、利用B系统通信控制部230内的对照部231的对照结果的切断单元250、在转送来自信号源410的数字信号时所需的接口元件262、在A系统输入控制部220以及B系统输入控制部240分别向其它系统转送信号时所需的接口元件261、以及在将B系统通信控制部230的对照结果转送到A系统时所需的接口元件260。此外,在数字输入装置200中也与运算装置100同样地,A系统通信控制部210、A系统输入控制部220、切断单元250及切断单元251进行动作的物理区域与B系统通信控制部230和B系统输入控制部240进行动作的物理区域被间隙270分开。
A系统通信控制部210和B系统通信控制部230为双重化结构,为等价的功能。同样地,A系统输入控制部220和B系统通信控制部240为双重化结构,为等价的功能。
输入到A系统输入控制部220和B系统输入控制部240的数字信号从信号源410并行地被输入。A系统通信控制部210内的对照部211对照A系统输入控制部220以及B系统输入控制部240输出的数字信号。如果对照结果不一致,则通过切断单元251切断信号的转送,不向通信线路400转送信号。同样地,B系统通信控制部230内的对照部231对照A系统输入控制部220以及B系统输入控制部240输出的数字信号。如果对照结果不一致,则通过切断单元250切断信号的转送,不向通信线路400转送信号。通过这些对照以及信号转送的切断单元,提高装置的可靠性。
(数字输出装置)
数字输出装置300具备控制装置之间的通信的A系统通信控制部310、向控制对象420输出数字信号的A系统输出控制部320、与A系统通信控制部310同样地控制装置之间的通信的B系统通信控制部330、向控制对象420输出数字信号的B系统输出控制部340、利用位于A系统通信控制部310内的对照部311的对照结果的切断单元351、利用位于B系统通信控制部330内的对照部331的对照结果的切断单元350、在向控制对象420转送数字信号时所需的接口元件362、在A系统输出控制部320以及B系统输出控制部340分别向其它系统转送信号时所需的接口元件361、以及在将B系统通信控制部330的对照结果转送到A系统时所需的接口元件360。此外,在数字输出装置300中也与运算装置100同样地,A系统通信控制部310、A系统输出控制部320、切断单元350及切断单元351进行动作的物理区域与B系统通信单元330和B系统输出控制部340进行动作的物理区域被间隙370分开。
A系统通信控制部310和B系统通信控制部330为双重化结构,为等价的功能。同样地,A系统输出控制部320和B系统通信控制部340为双重化结构,为等价的功能。
位于A系统通信控制部310内的对照部311对照A系统输出控制部320和B系统输出控制部340输出的响应信号。如果对照结果不一致,则通过切断单元351切断信号的转送,不向通信线路400转送信号。同样地,位于B系统通信控制部330内的对照部331对照A系统输出控制部320和B系统输出控制部340输出的响应信号。如果对照结果不一致,则通过切断单元350切断信号的转送,不向通信线路400转送信号。通过这些对照以及信号转送的切断单元,提高装置的可靠性。
以下,详细说明如上所述构成的控制系统1的动作。
首先,说明控制系统1的运算装置100的动作。如图1所示,运算装置100包括A系统运算部110、A系统通信控制部120、B系统运算部130以及B系统通信控制部140,A系统运算部110和B系统运算部130、A系统通信控制部120和B系统通信控制部140分别为双重化结构。A系统运算部110对A系统通信控制部120以及B系统通信控制部140指示针对数字输入装置200的输入请求,B系统运算部130对A系统通信控制部120以及B系统通信控制部140指示输入请求。例如,利用帧500来进行这些输入请求的指示,图2所示该帧500包括通信控制部内的访问地址(ADR)501、向通信控制部内的写数据(WD)502、写入及读出指示(WT)503和保障帧的健全性的CRC504。
为了确认上述输入请求的指示没有异常,通过A系统通信控制部120内的对照部125以及B系统通信控制部140内的对照部145来对照A系统运算部110输出的输入请求的指示和B系统运算部130输出的输入请求的指示,由此确认A系统运算部110和B系统运算部130正常地动作。在对照部125的对照结果不一致的情况下,通过切断单元150对将A系统运算部110的输入请求指示转送到通信线路400进行切断,在对照部145的对照结果不一致的情况下,通过切断单元151对将A系统运算部110的输入请求指示转送到通信线路400进行切断,由此防止异常的通信帧被发送给其它装置,提高可靠性。
为了通过对照部125以及对照部145进行对照,需要跨越间隙170的信号转送,为了不同电源系统之间的信号转送,需要设置接口元件160。如图3所示,从A系统运算部110转送到B系统通信控制部140的帧500需要经由接口元件160,同样地从B系统运算部130转送到A系统通信控制部120的帧500需要经由接口元件160,所以如果A系统运算部110和B系统运算部130输出的帧的信号宽度大,则随之接口元件160的使用数也变多。
为了削减接口元件160,通过分割帧500而减小转送的信号宽度即可。例如,如图4所示,按照数据宽度600分割从A系统运算部110以及B系统运算部130输出的帧,通过在A系统运算部110内的数据分割部113以及B系统运算部130内的数据分割部133内具备的数据选择器601来选择输出的分割帧并输出到该系统通信控制部以及其它系统通信控制部,通过在A系统通信控制部120以及B系统通信控制部140内具备的数据选择器602将输入到通信控制部的分割帧重构为帧500,由此能够减小信号宽度。
分割帧的对照方法如图5所示,A系统通信控制部120内的对照部125以及B系统通信控制部140内的对照部145针对按照数据宽度600分割帧500而得到的每个分割帧进行对照,实施将帧500除以数据宽度600而得到的次数量的对照,由此保证作为帧500的对照。另一方面,从A系统通信控制部120向A系统运算部110转送的帧以及从B系统通信控制部140向B系统运算部130转送的帧不进行对照,帧不被分割而一并地从A系统通信控制部120转送到A系统运算部110、从B系统通信控制部140转送到B系统运算部130。其原因为,在考虑到控制系统1的动作时,通过A系统通信控制部120内的对照部125以及B系统通信控制部140内的对照部145进行对照,从而能够防止异常被转送给其它装置。
图2所示的帧500示出了包括ADR501、WD502、WT503以及根据ADR501、WD502及WT503生成的CRC504的例子。在该情况下,用于访问数字输入装置200以及数字输出装置300的A系统运算部110以及B系统运算部130与A系统通信控制部120及B系统通信控制部140的通信顺序如图6所示。
首先,在S100中,A系统运算部110内的REQ生成部112为了从数字输入装置获取数字信号,确定构成帧500的ADR501、WD502、WT503以及根据ADR501、WD502及WT503生成的CRC504的值。接下来,在S101中,A系统运算部110内的数据分割部113如图4所示,按照数据宽度600分割帧500,通过在数据分割部113内具备的数据选择器601来选择输出的分割帧。接下来,在S102中,如果已经将所有分割帧转送到了A系统通信控制部120以及B系统通信控制部140,则结束向数字输入装置的访问,在转送未完成的情况下,将选择出的分割帧转送到A系统通信控制部120以及B系统通信控制部140。至此,说明了A系统运算部110向A系统通信控制部120以及B系统通信控制部140转送分割帧的过程,对于B系统运算部130也是同样的,向A系统通信控制部120以及B系统通信控制部140分别输入A系统运算部110和B系统运算部130输出的分割帧。
接下来,在S103中,A系统通信控制部120内的REQ接收部122在考虑A系统运算部110输出的分割帧和B系统运算部130输出的分割帧的延迟差的基础上进行接收处理,在S104中,A系统通信控制部120内的对照部125进行上述分割帧的对照。接下来,在S105中,A系统通信控制部120内的数据结合部123将分割帧重构为帧500。重构的方法如图4所示,A系统通信控制部120内的数据结合部123通过在内部具备的数据选择器602将上述分割帧依次匹配帧500的形式来进行重构。接下来,在S106中,A系统通信控制部120内的ACK生成部124为了通知从A系统运算部110以及B系统运算部130接收到了分割帧,向A系统运算部110发送响应信号。之后,返回到S102继续进行处理,直至A系统运算部110将所有分割帧转送到A系统通信控制部120以及B系统通信控制部140。至此,说明A系统通信控制部120的处理,对于B系统通信控制部140也是同样的,接收A系统运算部110以及B系统运算部130输出的分割帧,经由REQ接收部142、对照部145、数据结合部143以及ACK生成部144向B系统运算部130发送响应信号。
此外,至此的例子为了确认帧被无错误地转送而使用CRC,但也可以应用作为使用奇偶校验位的错误检测手段的奇偶校验检查、使用ECC(Error Check and Correct,错误检查和纠正)的确认方法。另外,在基于CRC的帧的确认方法中,有通过A系统通信控制部120结合分割数据后确认根据ADR501、WD502及WT503生成的CRC504来保障的方法、和通过对A系统运算部110输出的每个分割数据赋予CRC来针对每个分割数据确认无错误的方法,在本发明中这些确认方法没有特别限定,可任意应用。
至此,说明了运算装置100内的通信顺序。接下来,说明运算装置100中的故障发生时的异常检测。如图7所示,在A系统运算部110中发生故障700而在A系统运算部110输出的帧中包含错误的情况下,在A系统通信控制部120内的对照部125中由于A系统运算部110和B系统运算部130输出的帧的对照结果不一致,所以能够发现故障700的发生。在B系统通信控制部140内对照部145中也同样地,由于A系统运算部110和B系统运算部130输出的帧的对照结果不一致,所以能够发现故障700的发生。另外,如图8所示,在A系统通信控制部120中发生故障800而在A系统通信控制部120输出的对照结果中包含错误的情况下,即使无法控制利用切断单元150的帧的转送,由于通过B系统通信控制部140适当控制切断单元151,所以在异常时也不会将帧转送到通信线路400。
经由通信线路400转送作为从数字输入装置200向运算装置100的响应信号的数字信号。从通信线路400向A系统通信控制部120和B系统通信控制部140并行地输入向运算装置100的上述响应信号。此时,在从通信线路400至A系统通信控制部120之间、从通信线路400至B系统通信控制部140之间、从A系统通信控制部120至A系统运算部110之间以及从B系统通信控制部140至B系统运算部130之间不进行帧的对照。其原因为,在考虑到包括运算装置100、数字输入装置200以及数字输出装置300的控制系统1的动作的情况下,从数字输入装置200输入到运算装置100的响应信号由运算装置100用于控制运算并将该控制运算结果依照上述分割帧的转送方式转送到数字输出装置300,所以即使在从通信线路400至A系统通信控制部120之间、从通信线路400至B系统通信控制部140之间、从A系统通信控制部120至A系统运算部110之间以及从B系统通信控制部140至B系统运算部130之间不进行帧的对照,在发生故障的情况下,也能够在A系统通信控制部120内的对照部125和B系统通信控制部140内的对照部145中的任意对照部中检测到异常。
返回到图1,说明在不同系统之间进行信号转送的情况的非同步转送。从A系统运算部110向A系统通信控制部120的信号转送和从B系统运算部130向B系统通信控制部140的信号转送由于各自的动作时钟相同所以是同步转送,但从A系统运算部110向B系统通信控制部140的跨越间隙170的信号转送和从B系统运算部130向A系统通信控制部120的跨越间隙170的信号转送由于各自的动作时钟不同所以为非同步转送。A系统通信控制部120为了从数字输入装置获取数字信号而从A系统运算部110和B系统运算部130接收访问请求,但在A系统通信控制部120中来自B系统运算部130的访问请求是跨越间隙170的非同步转送,所以如图9所示,需要A系统运算部内的动作时钟下的同步化时间900。如果在经过同步化时间900后A系统运算部110的访问请求和B系统运算部130的访问请求有效,则在经过A系统通信控制部120的响应时间901后A系统通信控制部120的访问响应变为有效,A系统运算部110的访问请求被解除。
对于B系统通信控制部140的访问响应也是同样的,如图10所示,在B系统通信控制部140中来自A系统运算部110的访问请求是跨越间隙170的非同步转送,所以需要B系统运算部130内的动作时钟下的同步化时间1000。如果在经过同步化时间1000后A系统运算部110的访问请求和B系统运算部130的访问请求有效,则在经过B系统通信控制部140的响应时间1001后B系统通信控制部140的访问响应变为有效,B系统运算部130的访问请求被解除。
接下来,说明控制系统1的数字输入装置200的动作。如图1所示,数字输入装置200的A系统通信控制部210以及B系统通信控制部230在经由通信线路400从运算装置100接受到发往本装置的意味着数字信号获取请求的帧时,对A系统输入控制部220以及B系统输入控制部240指示数字信号的获取。接受到数字信号的获取指示的A系统输入控制部220以及B系统输入控制部240对信号源410进行数字信号的获取。在获取完成后,A系统通信控制部210以及B系统通信控制部230对运算装置100发送数字信号。
通过A系统通信控制部210内的对照部211和B系统通信控制部230内的对照部231来对照A系统输入控制部220和B系统输入控制部240输出的信号。在对照部211的对照结果不一致的情况下,通过切断单元251切断信号的转送,在对照部231的对照结果不一致的情况下,通过切断单元250切断信号的转送,防止信号被转送到通信线路400。
接下来,说明控制系统1的数字输出装置300的动作。如图1所示,数字输出装置300的A系统通信控制部310以及B系统通信控制部330在经由通信线路400从运算装置100接受到发往本装置的意味着数字信号输出请求的帧时,对A系统输出控制部320以及B系统输出控制部340指示数字信号的输出。接受到数字信号输出指示的A系统输出控制部320以及B系统输出控制部340对控制对象420进行数字信号输出。在输出完成后,A系统通信控制部310以及B系统通信控制部330对运算装置100发送通知表示输出完成的意思的响应信号。
通过A系统通信控制部310内的对照部311和B系统通信控制部330内的对照部331来对照A系统输出控制部320和B系统输出控制部340输出的响应信号。在对照部311的对照结果不一致的情况下,通过切断单元351切断信号的转送,在对照部331的对照结果不一致的情况下,通过切断单元350切断信号的转送,防止信号被转送到通信线路400。
如以上说明,本实施方式的控制系统1具备运算装置100、数字输入装置200以及数字输出装置300,运算装置100和数字输入装置200、运算装置100和数字输出装置300通过通信线路400连接。另外,运算装置100和数字输入装置200以及运算装置100和数字输出装置300利用帧进行通信。运算装置100在为了获取数字信号而对数字输入装置200进行获取请求时和为了根据获取到的上述数字信号控制控制对象420而对数字输出装置300进行访问时对帧进行分割转送,在将来自数字输入装置200以及数字输出装置300的响应信号转送到运算装置100时不进行帧的对照,从A系统通信控制部120向A系统运算部110、从B系统通信控制部140向B系统运算部120一并地转送信号,由此减轻跨越间隙170的信号的转送所需的接口元件的数量。
根据本发明,分割帧来进行A系统和B系统的帧转送,从数字输入装置获取的数字信号以及来自数字输出装置的响应信号在相同系统内一并地转送帧而不向其它系统转送,由此能够与以往相比削减在不同电源系统之间转送信号时所需的接口元件,能够提高装置的安装紧凑性。
另外,能够增加系统之间的对照次数,所以能够与以往相比更容易地确定异常部位,以及通过分割帧来减少转送的信号宽度,由此布线资源变少,能够使印刷基板的布线作业容易,另外通过分割帧来减少转送的信号宽度,由此易于使布线长度整齐,易于进行偏斜调整而能够使时钟速度高速化。
本发明不限定于上述实施方式例,在不脱离权利要求书记载的本发明的要旨的范围内包括其它变形例、应用例。另外,上述各实施方式例是为了易于理解地说明本发明而详细说明的例子,并不一定限定于具备所说明的所有结构的例子。另外,能够将某实施方式例的结构的一部分替换为其它实施方式例的结构,并且还能够对某实施方式例的结构附加其它实施方式例的结构。另外,能够对各实施方式例的结构的一部分进行其它结构的追加、删除、替换。
Claims (6)
1.一种控制系统,其特征在于,
具备运算装置,该运算装置包括:A系统运算部,具备数据分割部;B系统运算部,具备数据分割部;以及A系统通信控制部,具备数据结合部和对照部,
所述A系统运算部和所述B系统运算部为双重化结构,所述A系统运算部和所述B系统运算部被间隙隔开,所述A系统运算部输出的帧被转送到所述A系统通信控制部以及经由接口元件被转送到所述B系统通信控制部,所述B系统运算部输出的帧被转送到所述B系统通信控制部以及经由接口元件被转送到所述A系统通信控制部。
2.根据权利要求1所述的控制系统,其特征在于,
A系统运算部以及B系统运算部具备REQ生成部和ACK接收部,A系统通信控制部以及B系统通信控制部具备REQ接收部和ACK生成部。
3.根据权利要求1所述的控制系统,其特征在于,
运算装置具备在由A系统通信控制部对照的对照结果不一致的情况下切断转送帧的单元和在由B系统通信控制部对照的对照结果不一致的情况下切断转送帧的单元。
4.根据权利要求1所述的控制系统,其特征在于,
将从A系统运算部向A系统通信控制部以及B系统通信控制部转送的信号分割转送,将从B系统运算部向A系统通信控制部以及B系统通信控制部转送的信号分割转送,将从所述A系统通信控制部向所述A系统运算部转送的响应信号不分割而一并转送,将从所述B系统通信控制部向所述B系统运算部转送的响应信号不分割而一并转送,在运算装置内不对照来自所述A系统通信控制部以及所述B系统通信控制部的响应信号。
5.根据权利要求1所述的控制系统,其特征在于,
具备基于CRC、奇偶校验检查或者ECC的转送帧的错误检测功能,用以检测运算装置和数字输入装置以及运算装置和数字输出装置中的转送帧的错误。
6.根据权利要求1所述的控制系统,其特征在于,
利用帧来进行运算装置和数字输入装置以及运算装置和数字输出装置中的通信,所述帧的分割宽度是能够变更的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016209160A JP6710142B2 (ja) | 2016-10-26 | 2016-10-26 | 制御システム |
JP2016-209160 | 2016-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107992018A true CN107992018A (zh) | 2018-05-04 |
CN107992018B CN107992018B (zh) | 2020-07-03 |
Family
ID=60262698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710973680.9A Expired - Fee Related CN107992018B (zh) | 2016-10-26 | 2017-10-19 | 控制系统 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10313095B2 (zh) |
EP (1) | EP3316135B1 (zh) |
JP (1) | JP6710142B2 (zh) |
CN (1) | CN107992018B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020090034A1 (ja) * | 2018-10-31 | 2020-05-07 | 株式会社日立製作所 | 処理装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1857936A1 (en) * | 2005-01-28 | 2007-11-21 | Yokogawa Electric Corporation | Information processing apparatus and information processing method |
CN102549996A (zh) * | 2009-08-27 | 2012-07-04 | Lg电子株式会社 | 在无线通信系统中利用帧结构收发信号的装置和方法 |
CN102724115A (zh) * | 2012-06-04 | 2012-10-10 | 复旦大学 | 一种适用于片上网络系统的链路层容错电路设计 |
JP2014050034A (ja) * | 2012-09-03 | 2014-03-17 | Nippon Hoso Kyokai <Nhk> | 無線通信装置及びプログラム |
EP3166365A1 (en) * | 2014-07-01 | 2017-05-10 | NTT DoCoMo, Inc. | Base station, user terminal, wireless communication system, and communication control method |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3859513A (en) * | 1973-02-28 | 1975-01-07 | Univ Washington | Switching and digital system |
JPS58119233A (ja) | 1982-01-11 | 1983-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 論理アレイ装置 |
DE3688139T2 (de) | 1986-12-30 | 1993-10-07 | Ibm | Gedoppelte Schaltungsanordnung zur schnellen Übertragung und Reparierbarkeit. |
US5931791A (en) * | 1997-11-05 | 1999-08-03 | Instromedix, Inc. | Medical patient vital signs-monitoring apparatus |
JP4607802B2 (ja) * | 2006-03-16 | 2011-01-05 | 富士通株式会社 | Rfidリーダライタ |
KR101531178B1 (ko) * | 2011-11-21 | 2015-06-26 | 두산중공업 주식회사 | 발전소 다중제어 시스템의 상태 표시 장치 |
KR101176497B1 (ko) * | 2011-12-26 | 2012-08-28 | 주식회사 우진산전 | 철도 전력시스템에서의 전력 품질 모니터링 장치 |
WO2015045135A1 (ja) | 2013-09-30 | 2015-04-02 | 株式会社日立製作所 | プログラマブルロジックデバイス、及び、論理集積ツール |
JPWO2015068207A1 (ja) | 2013-11-05 | 2017-03-09 | 株式会社日立製作所 | プログラマブルデバイス |
JP2015115727A (ja) | 2013-12-11 | 2015-06-22 | 三菱電機株式会社 | プログラマブルロジックデバイス |
WO2015104810A1 (ja) | 2014-01-09 | 2015-07-16 | 株式会社日立製作所 | Fpga及び該fpgaを用いた高信頼システム |
-
2016
- 2016-10-26 JP JP2016209160A patent/JP6710142B2/ja not_active Expired - Fee Related
-
2017
- 2017-10-10 US US15/728,592 patent/US10313095B2/en not_active Expired - Fee Related
- 2017-10-19 EP EP17197343.1A patent/EP3316135B1/en not_active Not-in-force
- 2017-10-19 CN CN201710973680.9A patent/CN107992018B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1857936A1 (en) * | 2005-01-28 | 2007-11-21 | Yokogawa Electric Corporation | Information processing apparatus and information processing method |
CN102549996A (zh) * | 2009-08-27 | 2012-07-04 | Lg电子株式会社 | 在无线通信系统中利用帧结构收发信号的装置和方法 |
CN102724115A (zh) * | 2012-06-04 | 2012-10-10 | 复旦大学 | 一种适用于片上网络系统的链路层容错电路设计 |
JP2014050034A (ja) * | 2012-09-03 | 2014-03-17 | Nippon Hoso Kyokai <Nhk> | 無線通信装置及びプログラム |
EP3166365A1 (en) * | 2014-07-01 | 2017-05-10 | NTT DoCoMo, Inc. | Base station, user terminal, wireless communication system, and communication control method |
Also Published As
Publication number | Publication date |
---|---|
JP6710142B2 (ja) | 2020-06-17 |
JP2018072967A (ja) | 2018-05-10 |
US20180115405A1 (en) | 2018-04-26 |
EP3316135B1 (en) | 2019-04-24 |
US10313095B2 (en) | 2019-06-04 |
CN107992018B (zh) | 2020-07-03 |
EP3316135A1 (en) | 2018-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9300298B2 (en) | Programmable logic circuit using three-dimensional stacking techniques | |
US20140164839A1 (en) | Programmable device, method for reconfiguring programmable device, and electronic device | |
US9342402B1 (en) | Memory interface with hybrid error detection circuitry for modular designs | |
JP4456552B2 (ja) | 動的代替機能を持つ論理集積回路、これを用いた情報処理装置及び論理集積回路の動的代替方法 | |
Doumar et al. | Defect and fault tolerance FPGAs by shifting the configuration data | |
US10193660B2 (en) | Header processing device, processor, and electronic device | |
CN104579313B (zh) | 一种基于配置帧的在轨sram型fpga故障检测与修复方法 | |
CN104750566B (zh) | 串行链路故障检测系统及方法 | |
US10528421B2 (en) | Protection scheme conversion | |
CN107329926A (zh) | 一种运算板卡及其故障排除方法 | |
CN110058972A (zh) | 用于实现至少一个关键功能的电子计算机及相关电子装置 | |
CN104881544A (zh) | 一种基于fpga的多数据三模冗余判决模块 | |
CN107992018A (zh) | 控制系统 | |
CN105607974A (zh) | 高可靠性多核处理系统 | |
EP2641174B1 (en) | Classifying a criticality of a soft error and mitigating the soft error based on the criticality | |
US3665418A (en) | Status switching in an automatically repaired computer | |
US9651931B2 (en) | Industrial control system with integrated circuit elements partitioned for functional safety and employing watchdog timing circuits | |
US9684559B1 (en) | Methods and apparatus for storing error correction information on a memory controller circuit | |
CN107807902A (zh) | 一种抗单粒子效应的fpga动态重构控制器 | |
TW201928386A (zh) | 快捷外設互聯標準插槽的檢測系統及其方法 | |
CN104731666A (zh) | 一种抗单粒子翻转的自纠错集成电路及其纠错方法 | |
US11275878B2 (en) | System for producing a data stream on the basis of redundant information | |
CN110825666B (zh) | 基于arinc659协议的故障切换方法及其系统 | |
US20110156742A1 (en) | Chip Testing Circuit | |
CN110740009B (zh) | 数据传输校验装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200703 |