CN107977534A - 层次化电路仿真中避免矩阵奇异的方法 - Google Patents

层次化电路仿真中避免矩阵奇异的方法 Download PDF

Info

Publication number
CN107977534A
CN107977534A CN201711399207.0A CN201711399207A CN107977534A CN 107977534 A CN107977534 A CN 107977534A CN 201711399207 A CN201711399207 A CN 201711399207A CN 107977534 A CN107977534 A CN 107977534A
Authority
CN
China
Prior art keywords
circuit
singular value
container
current variable
stratification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711399207.0A
Other languages
English (en)
Inventor
杨晓东
程明厚
徐启迪
阳杰
刘琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Empyrean Software Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201711399207.0A priority Critical patent/CN107977534A/zh
Publication of CN107977534A publication Critical patent/CN107977534A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种层次化电路仿真中避免矩阵奇异的方法，包括以下步骤：1）遍历网表中所有包含电流变量的器件，分析器件的电流变量的连接关系特性，构建连接关系容器；2）根据步骤1）中建立的容器，通过匈牙利算法计算最大匹配；3）根据步骤2）中计算的最大匹配结果，判断电路是否为矩阵奇异，如果电路为矩阵奇异电路，则调整没有匹配到的电流变量到上一层电路；如果电路为矩阵非奇异电路，则继续遍历下一个电路。本发明一方面能够帮助EDA仿真工具快速有效地分析和定位电路划分过程中出现矩阵奇异的位置，另一方面能够保证EDA仿真产品的层次化电路仿真的可行性。从而能够提升电路仿真的效率。

Description

层次化电路仿真中避免矩阵奇异的方法
技术领域
本发明属于集成电路计算机辅助设计(Integrated Circuit/Computer AidedDesign)领域，尤其是EDA电路仿真技术领域，特别涉及一种层次化电路仿真中避免矩阵奇异的方法。
背景技术
在电路仿真中，层次化电路仿真是一种广泛应用的仿真加速方法。用层次化的仿真来加速仿真过程中器件的计算和线性方程组的求解。层次化仿真通过把原始的电路图相对均衡的划分成多个子电路，然后用并行计算的模式对各个子电路进行并行计算，最后对耦合节点进行处理，从而得到整个电路仿真的结果。由于在电路仿真过程中，矩阵求解使用的是直接分解法。而矩阵奇异是不满足分解的条件的。这样整个仿真就没法进行下去。一般采用深度优先搜索的方式排除可能出现矩阵奇异的变量，但是对于多层电路仿真来说往往会导致效率低下。目前没有高效的技术来处理此问题。
发明内容
为了解决现有技术中存在的不足，本发明的目的在于给出一种高效的识别矩阵奇异的方法，并对导致矩阵奇异的变量进行特殊处理，从而使得矩阵非奇异，进而保证整个层次化电路仿真的可行性。
为实现上述目的，本发明提供的层次化电路仿真中避免矩阵奇异的方法，包括以下步骤：
1)遍历网表中所有包含电流变量的器件，分析器件的电流变量的连接关系特性，构建连接关系容器；
2)根据步骤1)中建立的容器，通过匈牙利算法计算最大匹配；
3)根据步骤2)中计算的最大匹配结果，判断电路是否为矩阵奇异，
如果电路为矩阵奇异电路，则调整没有匹配到的电流变量到上一层电路；
如果电路为矩阵非奇异电路，则继续遍历下一个电路。
进一步地，构件连接关系容器前需对所述容器进行初始化，将容器初始化为空。
进一步地，所述连接关系容器存储电流变量和其所连接的正端和负端的连接关系。
进一步地，当电路有多层时，对每一层电路重复步骤1)至步骤3)。
本发明的技术特点包括两个方面：
第一，采用高效易用的容器存储每个电流变量对应的端口信息。对于每一个包含电流变量的器件进行搜索，直到搜索到没有电流变量的器件或者子电路的端口为止。即通过深度优先遍历其连接的其他器件。本发明采用的容器针对每个划分后的子电路建立一次，若有多层划分，只需要更新当前层的连接关系的变化即可。本发明流程清晰统一，识别电流支路的连接关系标准简单，且易于控制。
第二，采用二部图的最大匹配算法。将原始的检测矩阵奇异问题转化为寻找二部图的最大匹配，然后利用匈牙利算法去搜索最大匹配。该算法找出一条增广路经，通过异或操作获得更大的匹配，不停重复上述过程，直到找不出增广路经为止。算法实现简单，易于控制，高效易用，且对于多层次电路也可以采用统一的算法来处理。
本发明一方面能够帮助EDA仿真工具快速有效地分析和定位电路划分过程中出现矩阵奇异的位置，另一方面能够保证EDA仿真产品的层次化电路仿真的可行性。从而能够提升电路仿真的效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的层次化电路仿真中涉及的一种电路划分示意图；
图2为根据本发明的图1对应的BBD矩阵结构图；
图3为根据本发明的两个电压源连接关系示意图；
图4为根据本发明的图3对应的二部图；
图5为根据本发明的图4对应的最大匹配示意图；
图6为根据本发明的检查子电路是否有矩阵奇异的方法的流程框图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的层次化电路仿真中涉及的一种电路划分示意图。层次化电路仿真中，需要将电路划分转化为对应的BBD矩阵结构图，如图2所示。图3为两个电压源连接关系示意图，其为图1层次化电路仿真中可能存在的某些特殊的电路连接关系。当图3中所示的电路连接关系可能出现矩阵奇异的问题时，将其转化成对应的连接关系二部图，如图4所示。并将该连接关系二部图，转化为最大匹配问题，如图5所示，并且提供了一种高效的算法来解决该问题。
图6为根据本发明的检查子电路是否有矩阵奇异的方法的流程框图。
首先，遍历网表中的包含电流变量的元器件，根据电流变量对应的正端和负端，建立连接关系，构建二部图的容器，即对子电路构建电流和端口映射关系；
然后根据已构建的二部图的容器，采用匈牙利算法判断是否有矩阵奇异的情况出现，如果是矩阵奇异的情况，则把没有匹配的电流变量调整到上一层电路里面去，如果不是矩阵奇异的情况，则继续遍历下一个子电路；
对于多层次电路，根据子层的二部图以及各自的匹配关系来建立当前层的二部图容器，直到最顶层为止。
实施例1
下面结合一个具体的实施例，具体说明处理流程，步骤如下：
a)初始化一个容器，初始时，容器为空；
b)遍历网表中所有包含电流变量的器件，分析器件的电流变量的连接关系特性，构建电流变量和它所连接的正端和负端的连接关系容器；
c)基于b)中的构建的容器，也就是一个二部图的连接关系容器，通过匈牙利算法计算最大匹配。如果二部图中的所有电流变量都有某个节点跟它匹配，则矩阵是非奇异的，否则矩阵是奇异的，如图3所示：
是，则调整没有被匹配到的电流变量到上一层电路；
否，继续遍历下一个子电路；
d)如果电路有多层，则每一层需要根据c)中的每一个子电路的二部图容器，来构造当前层的二部图容器，重复c)。
本发明采用高效易用的容器存储电路中作为端口的电压源器件的端口信息，以该容器为辅助工具来进行矩阵奇异性检查。所述容器用来判断是否有节点支撑电压源的电流，即判断节点和电压源电流所形成的二部图的最大匹配。
针对多层次电路仿真，本发明的计算复杂度是线性复杂度，即O(n)的。但是传统的机遇深度优先的识别技术是平方复杂度的，即O(n2)。而且基于二部图的数据结构设置清晰合理，容易在多层次电路仿真中进行高效实现。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种层次化电路仿真中避免矩阵奇异的方法，其特征在于，包括以下步骤：
1）遍历网表中所有包含电流变量的器件，分析器件的电流变量的连接关系特性，构建连接关系容器；
2）根据步骤1）中建立的容器，通过匈牙利算法计算最大匹配；
3）根据步骤2）中计算的最大匹配结果，判断电路是否为矩阵奇异，
如果电路为矩阵奇异电路，则调整没有匹配到的电流变量到上一层电路；
如果电路为矩阵非奇异电路，则继续遍历下一个电路。
2.根据权利要求1所述的层次化电路仿真中避免矩阵奇异的方法，其特征在于，构建连接关系容器前需对所述容器进行初始化，将容器初始化为空。
3.根据权利要求1所述的层次化电路仿真中避免矩阵奇异的方法，其特征在于，所述连接关系容器存储电流变量和其所连接的正端和负端的连接关系。
4.根据权利要求1所述的层次化电路仿真中避免矩阵奇异的方法，其特征在于，当电路有多层时，对每一层电路重复步骤1）至步骤3）。
CN201711399207.0A 2017-12-21 2017-12-21 层次化电路仿真中避免矩阵奇异的方法 Pending CN107977534A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711399207.0A CN107977534A (zh) 2017-12-21 2017-12-21 层次化电路仿真中避免矩阵奇异的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711399207.0A CN107977534A (zh) 2017-12-21 2017-12-21 层次化电路仿真中避免矩阵奇异的方法

Publications (1)

Publication Number Publication Date
CN107977534A true CN107977534A (zh) 2018-05-01

Family

ID=62007342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711399207.0A Pending CN107977534A (zh) 2017-12-21 2017-12-21 层次化电路仿真中避免矩阵奇异的方法

Country Status (1)

Country Link
CN (1) CN107977534A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
CN101739387A (zh) * 2008-11-04 2010-06-16 联发科技股份有限公司 奇异值分解方法及装置
CN101901288A (zh) * 2010-07-14 2010-12-01 北京华大九天软件有限公司 用于电路快速仿真的mosfet内部节点消去方法
CN104809284A (zh) * 2015-05-29 2015-07-29 清华大学 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法
US9231674B1 (en) * 2015-02-19 2016-01-05 Winbond Electronics Corp. Method and system for constrained power allocation in the multi-input multi-output systems
CN106097962A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 显示基板、显示设备及区域补偿方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080072182A1 (en) * 2006-09-19 2008-03-20 The Regents Of The University Of California Structured and parameterized model order reduction
CN101739387A (zh) * 2008-11-04 2010-06-16 联发科技股份有限公司 奇异值分解方法及装置
CN101901288A (zh) * 2010-07-14 2010-12-01 北京华大九天软件有限公司 用于电路快速仿真的mosfet内部节点消去方法
US9231674B1 (en) * 2015-02-19 2016-01-05 Winbond Electronics Corp. Method and system for constrained power allocation in the multi-input multi-output systems
CN104809284A (zh) * 2015-05-29 2015-07-29 清华大学 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法
CN106097962A (zh) * 2016-08-19 2016-11-09 京东方科技集团股份有限公司 显示基板、显示设备及区域补偿方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
丁建完: "陈述式仿真模型相容性分析与约简方法研究", 《中国博士学位论文全文数据库》 *

Similar Documents

Publication Publication Date Title
Kesler et al. Power converter-based three-phase nonlinear load emulator for a hardware testbed system
CN109783885A (zh) 一种智能功率模块多物理场耦合仿真分析方法及系统
CN106447033A (zh) 神经元突触电路及神经元电路
CN104077393B (zh) 一种基于半监督谱聚类的最优解列断面搜索方法
CN108448631B (zh) 基于模型降阶的含分布式电源接入配电网的动态相量建模方法
CN106407576A (zh) 一种设备电磁辐射特性参数的提取方法和系统
CN106775905A (zh) 基于fpga的高级综合实现拟牛顿算法加速的方法
CN109684731A (zh) 一种高效的详细布线驱动轨道分配算法
CN105447246A (zh) 一键生成电气原理图的方法与系统
CN104933038A (zh) 机器翻译方法和机器翻译装置
CN108549758B (zh) 一种适用于fpga的模块化多电平换流器实时仿真方法
CN111382550B (zh) 模块化多电平换流器的动态组合实时仿真方法及使用方法
Wiśniewski et al. SVM algorithm oriented for implementation in a low-cost Xilinx FPGA
CN104699907A (zh) 一种由pscad到adpss的电磁暂态模型和元件图形的自动转换方法
CN110414118A (zh) 一种基于分离式建模的Boost变换器建模方法及应用
CN106844900B (zh) 电磁暂态仿真系统的搭设方法
CN107977534A (zh) 层次化电路仿真中避免矩阵奇异的方法
Zhang et al. Machine learning based modeling for real-time inferencer-in-the-loop hardware emulation of high-speed rail microgrid
CN104699901A (zh) 基于差量采样解的GappyPOD翼型反设计方法
CN107679285A (zh) 特高压直流换流阀二端口电路
Ould-Bachir et al. FPGA-based real-time simulation of a PSIM model: An indirect matrix converter case study
CN108108584B (zh) 一种电力系统三相不对称设备的短路参数获取方法和系统
Peng et al. Distributed optimal power flow algorithm for balanced radial distribution networks
Galias Automatized search for complex symbolic dynamics with applications in the analysis of a simple memristor circuit
CN107742042A (zh) 一种cae仿真前处理系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180501

RJ01 Rejection of invention patent application after publication