CN104809284A - 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法 - Google Patents

堆叠式三维集成芯片片间互联微凸块矩阵的规划方法 Download PDF

Info

Publication number
CN104809284A
CN104809284A CN201510194977.6A CN201510194977A CN104809284A CN 104809284 A CN104809284 A CN 104809284A CN 201510194977 A CN201510194977 A CN 201510194977A CN 104809284 A CN104809284 A CN 104809284A
Authority
CN
China
Prior art keywords
pin
dimpling block
chip
frame
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510194977.6A
Other languages
English (en)
Other versions
CN104809284B (zh
Inventor
陈超
张晓健
李士翔
汪隽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201510194977.6A priority Critical patent/CN104809284B/zh
Publication of CN104809284A publication Critical patent/CN104809284A/zh
Application granted granted Critical
Publication of CN104809284B publication Critical patent/CN104809284B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

堆叠式三维集成芯片片间互联微凸块矩阵的规划方法属于集成电路芯片三维布线最佳设计的计算机辅助设计技术领域,其主要步骤为,在给定上、下层的引脚和微凸块的相对位置和数量的条件下,为每组引脚建立包围框;建立表示微凸块和包围框之间的位置关系的矩阵A和矩阵B,矩阵A内的元素表示微凸块是否在包围框内,矩阵B内的元素表示微凸块和包围框之间的曼哈顿距离之和;使用匈牙利算法使微凸块和包围框之间唯一对应且曼哈顿距离之和最小;对根据上述匈牙利算法的结果对微凸块和引脚进行预连接;综合利用互换和绕线的方法,把已经分配的好的微凸块中出现的十字交叉消除。该发明具有运行时间短、准确度高且直观性强的优点。

Description

堆叠式三维集成芯片片间互联微凸块矩阵的规划方法
技术领域
堆叠式三维集成芯片片间互联微凸块矩阵的规划方法属于集成电路计算机辅助设计领域,尤其涉及三维布线领域。
背景技术
随着超大规模集成电路设计技术和工艺的发展,集成电路中器件的尺寸与规模越来越小,芯片的规模和集成性越来越大。而随着元件集成规模的提升,在当前的VLSI电路中,信号传播的延时与功耗问题日益严重,已经难以满足摩尔定律的需求。为了解决这些问题,三维芯片技术应运而生。
三维芯片技术是一种新的技术,这项技术将多个芯片在三维空间中在垂直方向上整合起来,能够提高封装密度,芯片集成度和电路工作速度。三维芯片的关键技术在于,在不同的芯片层之间的信号可以借助中间层的微凸块矩阵进行连接。
微凸块技术和信号通孔技术是三维芯片中采用的最广泛的技术,通过这两项技术,上层与下层芯片之间的互联成为可能。微凸块和信号通孔是联系上层与下层的媒介,一个上层芯片的引脚需要通过一个微凸块才能与下层其相对应的引脚相连,通过芯片的重分配层来重新分配连线,这两种技术的示意图如图1。
发明内容
本发明的目的在于提供一种堆叠式三维集成芯片片间互联微凸块矩阵的规划方法。
本发明的特征在于,这是一种在堆叠式三维集成芯片的上层芯片中带有引脚的重分配层和下层芯片中带有引脚的重分配层之间互联微凸块的计算机仿真规划方法,依次含有以下步骤:
步骤(1),计算机在所述堆叠式三维集成芯片,简称芯片的纵剖面上设立一个平面直角坐标系,原点位于所述芯片的左下角;设定:上下层芯片中的重分配层各有n个引脚,n为有限的正整数,总引脚数是2n,构成n个引脚对,每个引脚所在的点的坐标是处于区间[0,100]的整数,所述芯片为边长为100个长度单位的正方形;又设定:m为每层芯片中的微凸块数,各个微凸块构成一个标准的的矩阵阵列,等间距地位于各层所述芯片的中央;
步骤(2),各个微凸块与n个引脚中的分配,步骤如下:
步骤(2.1),为了观察所述上下层芯片的布线层内的引脚与各个微凸块之间在三维空间的相对位置,从所述芯片的俯视图上俯视时,将上层芯片布线层内的引脚, 和与之引脚序号相同且与其对应连接的下层芯片布线层内引脚作为同一个矩形的处于相对位置的顶点,矩形的边长与所述芯片的边缘平行,则称所述矩形为对应于该引脚对的“包围框”,周长为2(Δx+Δy),面积为Δx·Δy,Δx、Δy为所述包围框的水平长度和垂直长度;
在一个包围框内的两个引脚之间的连线必须为水平或竖直方向,在此条件下,序号相同的两个引脚的连线是稍微所述包围框的半周长Δx+Δy,此时,从所述芯片的俯视图上看,每对引脚得到一个包围框,整个芯片共得到n个包围框;
步骤(2.2),构筑一个用于连接所述上下两层芯片中的布线层引脚的微凸块-包围框矩阵,用以表示微凸块和包围框的相对位置:
步骤(2.2.1),所述微凸块-包围框矩阵的列为包围框的序号从上到下排列,行为微凸块的序号,从左到右排列;
步骤(2.2.2),设定:
当所述微凸块-包围框矩阵的元素用Aij表示时,Aij=1表示微凸块mj在包围框的边缘或内部,Aij=0表示包围框不在对应的包围框内,j为微凸块的序号,i为包围框的序号,ui,li分别表示包围框i在上下两层的引脚,i=1,2,3…,n,n为包围框总数,j=1,2,…,m,m为微凸块总数;
当所述微凸块-包围框矩阵中的元素用Bij表示时,Bij表示所述微凸块mj与所述包围框的在上层的引脚和在下层的引脚的曼哈顿距离之和;
步骤(2.3),把元素为Aij的矩阵A和元素为Bij的矩阵B存入计算机内,并使用匈牙利算法得到一个微凸块mj和包围框ui-li的最优匹配解,用Cij=1表示,矩阵C中每行有且仅有一个“1”,每列中最多只能有一个“1”,Cij=1表示包围框ui-li和微凸块mj相对应,得到曼哈顿距离之和最小的那些微凸块和其唯一对应的包围框对;
步骤(2.4),把具有最佳匹配的微凸块-包围框对所对应的曼哈顿距离之和叠加,得到所述芯片的上下两层布线层上所有通过微凸块连接的引脚对的全部初始线长;
步骤(3),依次按以下步骤判断不同引脚对之间的连线交叉以及综合利用绕线和互换微凸块的方法来消除所述的连线交叉现象:
步骤(3.1),定义:在微凸块与引脚的连线之间必须为水平或垂直的条件下,在同一个布线层上,若发现两组引脚对中任何一个引脚和对应的微凸块之间在两者连接而成的局部包围框内无论怎么连线,其中一条连线和属于另外一组引脚对的一 个引脚的连线相交,则定义为属于不同引脚对的两个引脚的连线发生了十字交叉;
步骤(3.2),画出步骤(3.1)所述的发生十字交叉的局部包围框,执行步骤(3.3)或步骤(3.4);
步骤(3.3),在同一个布线层上,通过增加线长,把步骤(3.1)发生十字交叉情况的不属于同一引脚对两个引脚各自对应的微凸块互换,在互换后,若能消除十字交叉,而且在另外一个布线层上,采取同样的方法也能消除十字交叉,则执行步骤(3.5),否则执行步骤(3.4);
步骤(3.4),在所述芯片的上下两层布线层上,分别通过增加线长把所述不属于同一对引脚对的引脚在所说包围框的外部进行引线连接,执行步骤(3.5);
步骤(3.5),根据步骤(3.3)或步骤(3.4)得到的各个微凸块在所有引脚之间的分配结果,计算所述芯片上下两层布线层内的引脚与微凸块之间的总线长;
步骤(3.6),程序结束。 
本发明具有运行时间短,准确度高,且直观性强的优点。
附图说明
图1.微凸块技术和三维芯片技术的示意图
图2.三维芯片的初始状态图:
2a.俯视图,其中上下两层芯片在同一水平面内左右分别放置
2b.微凸块矩阵的斜上方45度角俯视图 
图3.序号相同的上层芯片布线层内的引脚和下层芯片布线层内的引脚在芯片中处于俯视状态下,与各自微凸块之间的连接图
图4.在俯视状态下,上层引脚和处于相对位置的下层引脚之间形成的包围框
图5.上层芯片中的十字交叉状态
图6.互换方法去除十字交叉示意图:
6a.互换前
6b.互换后
图7.绕线方法去除十字交叉示意图:
7a.绕线前
7b.绕线后
图8.n=5的结果示意图
图9.本发明的程序流程框图
具体实施方式
在三维设计中,微凸块技术对上下层引脚的连接起到辅助作用。本发明能针对不同的初始的芯片状态,将中间层的微凸块与引脚进行连接,微凸块与引脚之间的连线必须为水平方向或者垂直方向,并使得连线最短且不相互交叉。
为了使得问题简明,我们把三维问题转化为二维问题进行解决。
堆叠式三维集成芯片片间互联微凸块矩阵的规划方法,其特征在于,它是在计算机中依次按照以下步骤实现的:
步骤(1),初始化,给定一个n,n代表引脚对的个数,总引脚个数是2n。用随机数模拟生成这2n个点的坐标。每个坐标是处于区间[0,100]的整数。芯片视为标准的正方形,边长是100。
设m为微凸块的数目,m为不小于n的最小的完全平方数;微凸块为标准的的矩阵阵列结构,等间距地位于芯片中央(例如,如图2,n=9,m=9,左侧为上层芯片,右侧为下层芯片)。
图2中方形网格可看作上层和下层芯片,由以上描述可知,这两层芯片的大小相同。黄色圆形的集合是微凸块矩阵,左右两图中位置相同的微凸块为同一个。蓝色和红色方块分别代表不同两层的引脚,蓝色为上层引脚,红色为下层引脚。引脚附近的数字代表引脚编号,拥有相同编号的红蓝引脚需要相连,相连时引脚必须先连接到微凸块上。如图3。
步骤(2),微凸块的分配:
将上层芯片引脚和其对应的下层芯片引脚作为一个矩形的相对顶点,矩形的边长和芯片的边缘平行,即矩形的边为水平方向或者竖直方向。这个矩形,称作“包围框”,如图4。
在物理设计中,规定连线必须为水平或竖直方向,如果经由一个微凸块,让上层引脚1与下层引脚1进行相连,连线长度至少为包围框的半周长Δx+Δy,在达到这个最小线长时,这个微凸块必须落在包围框范围内。
每对引脚对可以得到一个包围框,总共可以得到n个包围框。
包围框为矩形,而微凸块矩阵可以看作一些点的集合。给定一个微凸块和一个包围 框,微凸块要么落在这个包围框的内部,要么落在其外部(本文中把落在边缘的视为落在内部)。根据这一情况可以做出一个矩阵,代表微凸块和包围框的位置关系。
例如,当包围框数量为5,微凸块矩阵规模为9时,可以得到如下的表格。
Aij代表微凸块mj是否位于包围框ui-li内部,1代表在内部,0代表不在内部。
Bij代表微凸块mj与ui和li的曼哈顿距离之和。
这两个矩阵有如下的一些性质:
●A矩阵一般情况下为稀疏矩阵;
●若A矩阵的某行只有一个“1”,那么在B矩阵中,对应位置的元素为该行最小的元素;
●若A矩阵的某行有若干个“1”,那么在B矩阵中,对应位置的元素相等,且为该行最小;
由B矩阵的定义可知,要寻找微凸块和包围框的分配方案,就是在B矩阵的每行中找到一个元素,使得这些元素的和最小。
将矩阵A和B存入计算机内存,并使用匈牙利算法求解矩阵B,可以找到最优解。对于上述矩阵B,结果如下表。
Cij=1代表微凸块mj分配给包围框ui-li。矩阵C中每行有且仅有一个“1”,每列中最多有一个“1”。根据矩阵C中“1”所处的位置,找到B中对应的元素,将这些元素求和,便是得到的初始线长。
步骤(3),判断并消除交叉:
消除交叉的方法为绕线和互换,两种方式综合使用。
微凸块与引脚之间的连线必须为水平或者垂直,下面给出一个关键的定义。
定义:十字交叉——经过步骤2后,在同一层上,如果发现两组引脚和微凸块在包围框内部无论如何连线,其中的一条连线必然要和另一条相交,那么就说这两个引脚发生了十字交叉。此时,画出引脚与微凸块连线时的包围框,两个包围框一定会出现十字形交叠(图5)。
绕线是消除交叉的其中一种方法,它能够通过增加线长,在包围框外部进行连线,成功地避开十字交叉。在绕线的整个步骤中,消除旧的交叉而且不产生新的交叉。
绕线可以避免交叉,但是随之而来,总线长必然要增加。
另一种方式是互换,互换是,将十字交叉中两个已经分配好的微凸块互相交换,这样有时可以解开交叉。
互换不一定总能避免交叉,如下图6,即便互换了微凸块1和2,解开了上层的交叉,但是下层又会出现交叉。
在计算机中操作时,先根据四个点的位置判断是否为十字交叉情况,如果遇到十字交叉情况,先尝试使用互换能否解开交叉(图6b)。如果能,则成功消除交叉;如果不能,取消互换操作,使用绕线来避开交叉(图7b)。
4.根据目前得到的分配结果,计算总线长:
总线长为微凸块和其相应的上层引脚和下层引脚的连线长度总和。
本发明具有以下几个优点:
(1)匈牙利算法为已有的成熟算法,准确度高,运行时间短
(2)对于交叉的判断直观方便
表1实验结果

Claims (1)

1.堆叠式三维集成芯片片间互联微凸块矩阵的规划方法,其特征在于,这是一种在堆叠式三维集成芯片的上层芯片中带有引脚的重分配层和下层芯片中带有引脚的重分配层之间互联微凸块的计算机仿真规划方法,依次含有以下步骤:
步骤(1),计算机在所述堆叠式三维集成芯片,简称芯片的纵剖面上设立一个平面直角坐标系,原点位于所述芯片的左下角;设定:上下层芯片中的重分配层各有n个引脚,n为有限的正整数,总引脚数是2n,构成n个引脚对,每个引脚所在的点的坐标是处于区间[0,100]的整数,所述芯片为边长为100个长度单位的正方形;又设定:m为每层芯片中的微凸块数,各个微凸块构成一个标准的 的矩阵阵列,等间距地位于各层所述芯片的中央;
步骤(2),各个微凸块与n个引脚中的分配,步骤如下:
步骤(2.1),为了观察所述上下层芯片的布线层内的引脚与各个微凸块之间在三维空间的相对位置,从所述芯片的俯视图上俯视时,将上层芯片布线层内的引脚,和与之引脚序号相同且与其对应连接的下层芯片布线层内引脚作为同一个矩形的处于相对位置的顶点,矩形的边长与所述芯片的边缘平行,则称所述矩形为对应于该引脚对的“包围框”,周长为2(Δx+Δy),面积为Δx·Δy,Δx、Δy为所述包围框的水平长度和垂直长度;
在一个包围框内的两个引脚之间的连线必须为水平或竖直方向,在此条件下,序号相同的两个引脚的连线是稍微所述包围框的半周长Δx+Δy,此时,从所述芯片的俯视图上看,每对引脚得到一个包围框,整个芯片共得到n个包围框;
步骤(2.2),构筑一个用于连接所述上下两层芯片中的布线层引脚的微凸块-包围框矩阵,用以表示微凸块和包围框的相对位置:
步骤(2.2.1),所述微凸块-包围框矩阵的列为包围框的序号从上到下排列,行为微凸块的序号,从左到右排列;
步骤(2.2.2),设定:
当所述微凸块-包围框矩阵的元素用Aij表示时,Aij=1表示微凸块mj在包围框的边缘或内部,Aij=0表示包围框不在对应的包围框内,j为微凸块的序号,i为包围框的序号,ui,li分别表示包围框i在上下两层的引脚,i=1,2,3…,n,n为包围框总数,j=1,2,…,m,m为微凸块总数;
当所述微凸块-包围框矩阵中的元素用Bij表示时,Bij表示所述微凸块mj与所述包围框的在上层的引脚和在下层的引脚的曼哈顿距离之和;
步骤(2.3),把元素为Aij的矩阵A和元素为Bij的矩阵B存入计算机内,并使用匈牙利算法得到一个微凸块mj和包围框ui-li的最优匹配解,用Cij=1表示,矩阵C中每行有且仅有一个 “1”,每列中最多只能有一个“1”,Cij=1表示包围框ui-li和微凸块mj相对应,得到曼哈顿距离之和最小的那些微凸块和其唯一对应的包围框对;
步骤(2.4),把具有最佳匹配的微凸块-包围框对所对应的曼哈顿距离之和叠加,得到所述芯片的上下两层布线层上所有通过微凸块连接的引脚对的全部初始线长;
步骤(3),依次按以下步骤判断不同引脚对之间的连线交叉以及综合利用绕线和互换微凸块的方法来消除所述的连线交叉现象:
步骤(3.1),定义:在微凸块与引脚的连线之间必须为水平或垂直的条件下,在同一个布线层上,若发现两组引脚对中任何一个引脚和对应的微凸块之间在两者连接而成的局部包围框内无论怎么连线,其中一条连线和属于另外一组引脚对的一个引脚的连线相交,则定义为属于不同引脚对的两个引脚的连线发生了十字交叉;
步骤(3.2),画出步骤(3.1)所述的发生十字交叉的局部包围框,执行步骤(3.3)或步骤(3.4);
步骤(3.3),在同一个布线层上,通过增加线长,把步骤(3.1)发生十字交叉情况的不属于同一引脚对两个引脚各自对应的微凸块互换,在互换后,若能消除十字交叉,而且在另外一个布线层上,采取同样的方法也能消除十字交叉,则执行步骤(3.5),否则执行步骤(3.4);
步骤(3.4),在所述芯片的上下两层布线层上,分别通过增加线长把所述不属于同一对引脚对的引脚在所说包围框的外部进行引线连接,执行步骤(3.5);
步骤(3.5),根据步骤(3.3)或步骤(3.4)得到的各个微凸块在所有引脚之间的分配结果,计算所述芯片上下两层布线层内的引脚与微凸块之间的总线长;
步骤(3.6),程序结束。
CN201510194977.6A 2015-05-29 2015-05-29 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法 Expired - Fee Related CN104809284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510194977.6A CN104809284B (zh) 2015-05-29 2015-05-29 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510194977.6A CN104809284B (zh) 2015-05-29 2015-05-29 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法

Publications (2)

Publication Number Publication Date
CN104809284A true CN104809284A (zh) 2015-07-29
CN104809284B CN104809284B (zh) 2020-04-24

Family

ID=53694101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510194977.6A Expired - Fee Related CN104809284B (zh) 2015-05-29 2015-05-29 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法

Country Status (1)

Country Link
CN (1) CN104809284B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977534A (zh) * 2017-12-21 2018-05-01 北京华大九天软件有限公司 层次化电路仿真中避免矩阵奇异的方法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法
CN111400988A (zh) * 2018-12-27 2020-07-10 北京忆芯科技有限公司 集成电路芯片的凸点(Bump)盘布局方法
CN112861464A (zh) * 2021-03-16 2021-05-28 上海壁仞智能科技有限公司 集成电路芯片的设计方法和集成电路芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
US20130246900A1 (en) * 2011-10-31 2013-09-19 Cadence Design Systems, Inc. Synchronized three-dimensional display of connected documents
US20130283224A1 (en) * 2011-12-16 2013-10-24 Industrial Technology Research Institute Method and apparatus of an integrated circuit
US20130318490A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Method and system for design and modeling of vertical interconnects for 3di applications
CN103886157A (zh) * 2014-03-28 2014-06-25 清华大学 系统级封装中总线在双边多绕道约束下的解绕方法
CN103902772A (zh) * 2014-03-28 2014-07-02 清华大学 基于交错型引脚结构的等长差分对逃逸布线方法
CN104425437A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 三维芯片堆叠件及其形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976281A (zh) * 2010-10-15 2011-02-16 复旦大学 一种堆叠式三维fpga芯片的稳态热分析方法
US20130246900A1 (en) * 2011-10-31 2013-09-19 Cadence Design Systems, Inc. Synchronized three-dimensional display of connected documents
US20130283224A1 (en) * 2011-12-16 2013-10-24 Industrial Technology Research Institute Method and apparatus of an integrated circuit
US20130318490A1 (en) * 2012-05-23 2013-11-28 International Business Machines Corporation Method and system for design and modeling of vertical interconnects for 3di applications
CN104425437A (zh) * 2013-09-03 2015-03-18 台湾积体电路制造股份有限公司 三维芯片堆叠件及其形成方法
CN103886157A (zh) * 2014-03-28 2014-06-25 清华大学 系统级封装中总线在双边多绕道约束下的解绕方法
CN103902772A (zh) * 2014-03-28 2014-07-02 清华大学 基于交错型引脚结构的等长差分对逃逸布线方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
刘锐等: "《基于序列对表示的对齐约束模块布局算法》", 《软件学报》 *
隋文涛等: "《力驱动三维FPGA布局算法》", 《计算机辅助设计与图形学学报》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977534A (zh) * 2017-12-21 2018-05-01 北京华大九天软件有限公司 层次化电路仿真中避免矩阵奇异的方法
CN111400988A (zh) * 2018-12-27 2020-07-10 北京忆芯科技有限公司 集成电路芯片的凸点(Bump)盘布局方法
CN111400988B (zh) * 2018-12-27 2023-08-22 北京忆芯科技有限公司 集成电路芯片的凸点(Bump)盘布局方法
CN111291525A (zh) * 2020-02-17 2020-06-16 福州大学 考虑总线和非总线线网的层分配方法
CN111291525B (zh) * 2020-02-17 2022-04-08 福州大学 考虑总线和非总线线网的层分配方法
CN112861464A (zh) * 2021-03-16 2021-05-28 上海壁仞智能科技有限公司 集成电路芯片的设计方法和集成电路芯片

Also Published As

Publication number Publication date
CN104809284B (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
CN104809284A (zh) 堆叠式三维集成芯片片间互联微凸块矩阵的规划方法
US10002223B2 (en) Method of designing layout of semiconductor device
CN111368493B (zh) 一种基于稀疏网格的自动版图布线生成方法
JP2016189489A (ja) 公称最小ピッチの非整数倍であるセル高さを有するスタンダードセル
TWI684110B (zh) 提供積體電路佈局資料之方法、系統與電腦程式產品
JP7395215B2 (ja) 二次元拡張可能な超伝導量子ビット構造及びそのキャビティモードの制御方法
CN101877342A (zh) 电路布置以及设计方法
KR102255450B1 (ko) 반도체 장치의 레이아웃 설계 방법
CN108231602B (zh) 半导体装置的布局方法及用以执行该方法的可读取媒体
US20020144224A1 (en) Method for calculating the capacity of a layout of an integrated circuit with the aid of a computer, and application of the method to integrated circuit fabrication
US20150269303A1 (en) Method and system for verifying the design of an integrated circuit having multiple tiers
US8863062B2 (en) Methods and apparatus for floorplanning and routing co-design
CN103886148A (zh) 一种3d集成电路中热通孔位置自动布局方法
Yu et al. Efficient parallel power grid analysis via additive schwarz method
JP2010080610A (ja) 3次元集積回路の設計方法及び3次元集積回路の設計プログラム
CN102663204A (zh) 3d集成电路自动布局中tsv位置的距离优化方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
CN106874543A (zh) 版图的lef图形处理方法
CN103560097B (zh) 一种三维芯片中的布线路径优化方法
KR20140085742A (ko) 3차원 전력 공급 네트워크에서 파워 패턴을 이용한 전력 관통전극 및 전력 범프의 개수를 최소화하는 방법
Huang et al. Fast obstacle-avoiding octilinear Steiner minimal tree construction algorithm for VLSI design
Jang et al. TSV repair architecture for clustered faults
US11552067B2 (en) Semiconductor cell blocks having non-integer multiple of cell heights
Zhu et al. Floorplanning for 3D-IC with Through-Silicon via co-design using simulated annealing
CN102930159B (zh) 一种冗余金属填充方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information

Inventor after: Dong Sheqin

Inventor after: Zhang Yuanyang

Inventor before: Chen Chao

Inventor before: Zhang Xiaojian

Inventor before: Li Shixiang

Inventor before: Wang Juan

CB03 Change of inventor or designer information
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200424

Termination date: 20210529

CF01 Termination of patent right due to non-payment of annual fee