CN108549758B - 一种适用于fpga的模块化多电平换流器实时仿真方法 - Google Patents

Abstract

本发明提出了一种适用于FPGA的模块化多电平换流器实时仿真方法，根据替代桥臂等效电路模型将解耦的模块化多电平换流器电路在FPGA上实现实时仿真计算。利用替代桥臂等效电路模型中子模块等效计算过程与桥臂等效电感计算过程无耦合的特点实现了计算步骤的并行；同时通过设计一个专用的浮点数累加电路处理子模块串合并过程，实现了浮点数精度的子模块电压电阻数据累加，确保了可以在满足FPGA平台硬件资源约束的同时，获得较高的计算精度。本发明系统框架清晰明确，控制逻辑简单有效，实现方便，适用于模块化多电平换流器在FPGA等并行架构平台上的电磁暂态实时仿真计算。

Description

一种适用于FPGA的模块化多电平换流器实时仿真方法

技术领域

本发明涉及电磁暂态实时仿真技术领域和硬件加速领域，特别涉及一种适用于可编程门阵列(Field Programmable Gate Array,FPGA)的模块化多电平换流器 (ModularMulti-level Converter,MMC)的电磁暂态实时仿真方法。

背景技术

模块化多电平换流器以其低谐波、低开关频率、高模块化和良好的可扩展性等优点，被广泛应用于电力网络的中高压应用场合。它通过将多个子模块级联的方式，可以叠加输出很高的电压，并且还具有输出谐波少、模块化程度高等特点，因而在电力系统中具有广泛的应用前景。相比于传统的两三电平的基于电压源换流器 (Voltage SourcedConverter,VSC)的高压直流输电系统，模块化多电平换流器系统可以达到更大的负载容量，换流阀制造难度也得以下降，波形质量更高，损耗更低。但是其复杂的电路拓扑和控制系统对系统的稳定性和可靠性提出了挑战，这使得含有模块化多电平换流器的电气网络系统的电磁暂态仿真成为了电磁暂态仿真的研究热点。

模块化多电平换流器中一般包含数千个子模块，使得模块化多电平换流器系统的建模和仿真需要消耗的计算资源很大。同时模块化多电平换流器的动作频率很高，因而精确仿真其电磁暂态特性需要达到的仿真步长必须很小。传统依靠的CPU架构的计算单元的电磁暂态仿真建模有很大的局限和瓶颈。

而在电磁暂态仿真研究中，FPGA依靠其可重构和高度并行化架构的特性得到了越来越多地应用。与CPU相比，FPGA可以实现更大规模的电路，同时其并行化架构使得系统电磁暂态仿真可以达到一个很小的仿真步长。因此FPGA十分适合作为模块化多电平换流器的仿真平台。但是，FPGA板上的资源仍是有限的，为了在相同资源下实现较大规模的电磁暂态仿真，同时保持较高的仿真精度，需要根据 FPGA架构的特点设计适合的电路模型，高效率的利用FPGA板上的硬件资源。

经检索发现，中国专利公开号为:CN201710385523.6，名称为：一种基于现场可编程门阵列的模块化多电平换流器实时仿真建模方法，公开日期为：2017-09-15，该技术提出了一种应用现场可编程门阵列实现模块化多电平换流器仿真建模的方法，能实现MMC系统的小步长仿真,所设计子模块流水线架构并行计算，极大的减少计算时间，满足实时仿真的需求。然而该仿真实验平台内部在进行加法及累加操作时需要将浮点数转换为定点数进行计算，损失了部分仿真精度，同时仅针对桥臂子模块串等效电路求解部分进行了并行，并行度仍有待提高。

发明内容

本发明的目的是提供一种适用于FPGA的模块化多电平换流器实时仿真方法，该方法可以充分利用FPGA板上资源和时序，采用了一个改进的混合数据循环累加电路实现MMC仿真过程中浮点多数据集混合累加过程，并对计算逻辑进行了深度优化，实现一个拥有较高仿真精度的模块化多电平换流器仿真计算模型，且该模型支持较大规模的子模块数量和极小的仿真步长，满足更广泛的真实应用场景的仿真实验需求。

本发明提供的一种适用于FPGA的模块化多电平换流器实时仿真方法，能够在数据交互和内部计算时都保持IEEE 754单精度浮点数标准的条件下实现模块化多电平换流器的小步长快速实时仿真，并且在子模块串分组并行求解的基础上通过桥臂等效电感求解并行和桥臂等效传输线端口求解并行等方式提高FPGA系统的并行度，显著缩短了FPGA上模块化多电平换流器的仿真步长。

为了实现上述目的，本发明采用的技术方案如下：

一种适用于FPGA的模块化多电平换流器实时仿真方法，包括以下步骤：

步骤S1，根据传输线法将多电平换流器主电路与外围电路解耦，建立基于替代电路的多电平换流器桥臂等效模型以进行模块化多电平换流器主电路仿真；将多电平换流器桥臂等效模型的计算分解为四个模块：子模块更新模块、子模块合并模块、桥臂接口计算模块和桥臂等效电路更新模块；

步骤S2，建立FPGA与服务器的通信链路；

步骤S3，建立FPGA与外围电路仿真系统的通信链路；

步骤S4，建立FPGA与外部控制器的通信链路；

步骤S5，FPGA与服务器进行通信，获取模块化多电平换流器主电路仿真需要的初始化数据；

所述初始化数据包括：

-多电平换流器桥臂等效模型中的子模块个数；

-每个子模块的等效电容、等效电阻和触发状态；

-多电平换流器桥臂等效模型的桥臂等效传输线接口对侧电压和电流；

-多电平换流器桥臂等效模型的桥臂等效电感；

步骤S6，在子模块更新模块中，FPGA根据上一时步的多电平换流器桥臂等效模型的桥臂节点电压以及桥臂等效支路电流更新每个子模块的等效电压和等效电阻值；

步骤S7，在子模块合并模块中，FPGA将子模块的等效电压和等效电阻按照工作状态分组进行合并，得到桥臂子模块串等效电路的累加电压和累加电阻值；

步骤S8，在桥臂接口计算模块中，根据桥臂等效传输线接口对侧电压和电流进行计算更新桥臂等效传输线接口电压和电流值；

步骤S9，在桥臂等效电路更新模块中，根据桥臂等效支路电流和上一时步的桥臂等效电感更新本时步的桥臂等效电感值；

步骤S10，在桥臂等效电路更新模块中，FPGA使用步骤S7、步骤S8和步骤S9更新的数据结果计算更新每个多电平换流器桥臂等效模型各自的桥臂节点电压以及桥臂等效支路电流值；

步骤S11，待步骤S10计算完成后，FPGA与外围电路仿真系统进行数据交互，多电平换流器桥臂等效模型发送更新后的桥臂等效传输线接口电压和桥臂等效传输线接口电流到外围电路仿真系统作为一个戴维南等效电路参与外围电路仿真系统的计算；

步骤S12，FPGA与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给FPGA，多电平换流器桥臂等效模型发送更新后的子模块触发状态、子模块等效电压以及每个多电平换流器桥臂等效模型的桥臂等效支路电流给外部控制器。

优选地，在所述的步骤S1中，多电平换流器主电路采用基于替代电路的多电平换流器桥臂等效模型进行简化等效，具体为，从多电平换流器主电路的桥臂上的限流电抗器上拿出一部分电感等值为一段传输线，然后利用传输线法把桥臂与外围电路解耦，使桥臂成为一个独立的电路，并且能够根据电路原理求解出桥臂端口处的电压和电流；同时，外围电路部分使用一个等值的传输线接口替代多电平换流器支路。

优选地，在所述的步骤S2中，服务器不仅承担了初始化多电平换流器桥臂等效模型的任务，并且在进行仿真计算时对多电平换流器桥臂等效模型进行实时监控，所监控的参数包括桥臂等效支路电流、子模块等效电压和子模块触发状态。

优选地，在所述步骤S4中，外部控制器承担了控制每个子模块触发状态的任务，外部控制器根据上一次交互接收到的所有桥臂等效支路电流以及所有子模块等效电压数据决定接下来的子模块触发状态。

优选地，在所述步骤S6中，更新子模块等效电压时，需要同步更新子模块的等效电阻。

优选地，在所述步骤S7中，桥臂子模块串等效电路的累加电压和累加电阻求解过程直接采用IEEE 754单精度浮点数标准的数据进行累加。

优选地，在所述步骤S7中，进行等效电压和等效电阻合并时，采用混合数据循环累加电路实现了多组浮点数多级加法器分组累加的功能；所述混合数据循环累加电路主要由一个两级加法器、数个部分和FIFO以及一个控制器组成；其中，加法器执行数据的累加功能，部分和FIFO分别存储不同子模块串的等效电压和等效电阻部分和，控制器决定了输入两级加法器的数据来源以及数据的输入输出时序，并且控制部分和FIFO 的读写使能。

优选地，在等效电压和等效电阻合并过程中，对输入到混合数据循环累加电路的数据的处理包括以下步骤：

步骤S7-1，将从子模块等效电压和等效电阻求解计算过程输出的子模块等效电压和等效电阻数据按照流水线依次输入混合数据循环累加电路进行循环累加，该混合数据循环累加电路能够将相同子模块状态的等效电压和等效电阻累加到一起，得到不同状态的子模块等效电压和等效电阻部分和；

步骤S7-2，将不同状态的子模块等效电压和等效电阻部分和按照所属的桥臂进一步进行分组；

步骤S7-3，将属于同一桥臂且具有相同子模块状态的所有部分和为一组累加到一起，得到桥臂子模块串等效电路的累加电压和累加电阻；累加的方式采用树形加法结构。

优选地，在所述步骤S8中，桥臂等效传输线接口的电压和电流更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA实现桥臂等效传输线接口的电压和电流更新与步骤S7的并行计算，进而在不消耗额外的硬件资源的条件下实现整体系统时序的优化。

优选地，在所述步骤S9中，桥臂等效电感更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA实现桥臂等效电感更新与步骤S7的并行计算，进而在不消耗额外的硬件资源的条件下实现整体系统时序的优化。

本发明提出的一种适用于FPGA的模块化多电平换流器实时仿真方法，属于电力系统电磁暂态实时仿真技术领域和硬件加速领域。本方法根据基于替代电路的多电平换流器桥臂等效电路模型将解耦的模块化多电平换流器电路在FPGA上实现实时仿真计算。利用基于替代电路的多电平换流器桥臂等效模型中子模块等效计算过程与桥臂等效电感计算过程无耦合的特点实现了计算步骤的并行；同时通过设计一个专用的浮点数累加电路(混合数据循环累加电路)处理子模块串合并过程，实现了浮点数精度的子模块电压电阻数据累加，确保了可以在满足FPGA平台硬件资源约束的同时，获得较高的计算精度。本发明系统框架清晰明确，控制逻辑简单有效，实现方便，适用于模块化多电平换流器在FPGA等并行架构平台上的电磁暂态实时仿真计算。

与现有技术相比，本发明具有如下的有益效果：

1、本发明进行了充分的资源利用和时序复用，使得能够在一块FPGA板上实现尽可能多的模块化多电平换流器实时仿真电路，而且每个桥臂子模块的数量大，同时仿真步长小。

2、本发明设计了专用的混合累加电路处理浮点数精度的子模块混合输入累加过程，在保持较小的逻辑资源消耗的同时尽可能的缩短了计算延时。

3、本发明实时仿真数据处理步骤清晰明确，控制逻辑简单，实现方便。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为模块化多电平换流器结构示意图，其中，(a)为MMC三相拓扑结构， (b)为半桥子模块拓扑结构；

图2为实时仿真数据处理方法流程图；

图3为改进型混合数据循环累加电路硬件结构图；

图4为实验电路三相电压波形。

具体实施方式

下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

实施例

本实施例提供了一种适用于FPGA的模块化多电平换流器实时仿真方法，包括如下步骤：

步骤1，根据传输线法将多电平换流器主电路与外围电路解耦，建立基于替代电路的多电平换流器桥臂等效模型以进行模块化多电平换流器主电路仿真；将该模型的计算分解为四个模块：子模块更新模块、子模块合并模块、桥臂接口计算模块、桥臂等效电路更新模块；

步骤2，建立FPGA与服务器的通信链路；

步骤3，建立FPGA与外围电路仿真系统的通信链路；

步骤4，建立FPGA与外部控制器的通信链路；

步骤5，FPGA与服务器进行通信，获取模块化多电平换流器主电路仿真需要的初始化数据，初始化数据包括：多电平换流器桥臂等效模型中的子模块个数；每个子模块的等效电压、等效电阻和触发状态；多电平换流器桥臂等效模型的桥臂等效传输线接口对侧电压和电流；多电平换流器桥臂等效模型的桥臂等效电感；

步骤6，在子模块更新模块中，FPGA根据上一时步的多电平换流器桥臂等效模型的桥臂节点电压以及桥臂等效支路电流更新每个子模块的等效电压和等效电阻；

步骤7，在子模块合并模块中，FPGA将子模块的等效电压和等效电阻按照工作状态分组进行合并，得到桥臂子模块串等效电路的累加电压和累加电阻，具体累加过程如下：

步骤7-1，将从子模块等效电压和等效电阻求解计算过程输出的子模块等效电压和等效电阻数据按照流水线依次输入本实施例提出的改进型混合数据循环累加电路进行循环累加，该电路能够将相同子模块状态的等效电压和等效电阻累加到一起，得到不同状态的子模块等效电压和等效电阻部分和，

步骤7-2，将不同状态的子模块等效电压和等效电阻部分和按照所属的桥臂进一步进行分组，

步骤7-3，将属于同一桥臂且具有相同子模块状态的所有部分和为一组累加到一起，该累加采用树形加法结构；

步骤8，根据桥臂等效传输线对侧接口电压和电流进行计算更新桥臂等效传输线接口电压和电流值；

步骤9，根据桥臂等效支路电流和上一时步的桥臂等效电感更新本时步的桥臂等效电感值；

步骤10，FPGA使用步骤7、步骤8和步骤9更新的数据结果计算更新每个多电平换流器桥臂等效模型各自的桥臂节点电压以及桥臂等效支路电流；

步骤11，待步骤10计算完成后，FPGA与外围电路仿真系统进行数据交互，模块化多电平换流器模型发送自己的接口等效电压和接口等效电流到外围电路仿真系统作为一个等效戴维南电路参与外围电路仿真系统的计算；

步骤12，FPGA与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给对方(FPGA)，多电平控制器等效模型发送更新后的子模块触发状态、子模块等效电压以及每个多电平换流器桥臂等效模型的桥臂等效支路电流给对方(外部控制器)。

在所述的步骤1中，多电平换流器主电路采用基于替代电路的多电平换流器桥臂等效模型进行简化等效，具体方式为：从多电平换流器主电路的桥臂上的限流电抗器上拿出一部分电感等值为一段传输线，把桥臂与外围电路解耦，使桥臂电路成为一个独立的电路，并且可以根据电路原理简单求解出桥臂端口处的电压和电流；同时，外电路部分使用一个等值的传输线接口替代多电平换流器支路。

在所述的步骤2中，服务器不仅承担了初始化多电平换流器仿真系统的任务，并且在进行仿真计算时会对仿真系统进行实时监控，所监控的参数包括多电平换流器等效模型的桥臂等效支路电流、子模块等效电压和子模块触发状态。

在所述步骤4中，外部控制器承担了控制每个桥臂子模块触发状态的任务，根据上一次交互接受到的所有桥臂等效支路电流以及所有子模块等效电压数据决定接下来的子模块触发状态。

在所述步骤6中，更新子模块等效电压时，由于子模块受到反向电压作用时会触发反并联二极管的保护作用，此时子模块的等效电阻会发生改变，因此也需要同步更新子模块的等效电阻。

在所述步骤7中，桥臂子模块串等效电路的累加电压和累加电阻求解过程没有进行定点浮点转化，而是直接采用IEEE 754单精度浮点数标准的数据进行累加，避免了定点数计算导致的精度损失。为了避免因为采用浮点数合并导致计算延时过长的问题，本实施例进行电压电阻合并过程时采用一种的混合数据循环累加电路实现了多组浮点数多级加法器分组累加的功能；该电路由一个两级加法器、数个部分和FIFO以及一个控制器组成；加法器执行数据的累加功能，部分和FIFO分别存储不同子模块串的电压电阻部分和，控制器决定了输入两级加法器的数据来源以及数据的输入输出时序，并且控制着部分和FIFO的读写使能。

在所述步骤8中，桥臂等效传输线接口的电压和电流更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA在并行计算上的架构优势，实现了桥臂等效传输线接口的电压和电流更新与步骤7的并行计算，在不消耗额外的硬件资源的条件下实现了整体系统时序的优化。

在所述步骤9中，桥臂电感更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA在并行计算上的架构优势，实现了桥臂等效电感更新与步骤7的并行计算，在不消耗额外的硬件资源的条件下实现了整体系统时序的优化。

FPGA每25个计算时步才会与控制器交互一次，在每个计算时步判断是否与控制器进行交互；如果需要与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给对方，模块化多电平控制器发送更新后的子模块状态，子模块电压以及每个桥臂的桥臂电流值给对方；

在所述步骤10中，更新的方法即使用步骤7、步骤8和步骤9计算出来的累加电压、累加电阻、桥臂等效传输线接口电压、桥臂等效传输线接口电流、桥臂等效电感，通过多电平换流器桥臂等效模型内部电气约束条件求解得到桥臂节点电压和桥臂等效支路电流。可以采用本领域公知的方法进行。

在所述步骤11中，若模块化多电平换流器模型并未收到相应的外围电网模型交互数据，则会停在步骤11一直等待直到接收到需要的数据为止。

所示步骤12中，未收到交互数据时的处理逻辑与步骤7一致。

本实施例提出的适用于FPGA的模块化多电平换流器实时仿真数据处理方法，能够利用有限的FPGA板硬件资源实现一个拥有较高仿真精度和较大子模块规模的模块化多电平换流器仿真计算模型，满足了大量真实应用场景的仿真实验需求。以下结合硬件电路结构和运算工作流程来说明本实施例的具体应用实例。

模块化多电平换流器电路结构如图1(a)所示，共有6个桥臂，每个桥臂上有640 个子模块，子模块电路结构如图1(b)所示，采用半桥模型。

本具体应用实例在FPGA上的算法结构由四部分组成：计算更新部分、与上位机交互部分、与外围电路交互部分以及与控制器交互部分。其中计算更新部分是本发明的核心部分，其计算更新系统结构如图2所示。

基于上述实施例步骤，具体应用过程如下：

a，上位机发送初始化数据到FPGA，初始化数据包含模块化多电平换流器电路套数、模块化多电平换流器每个桥臂上的子模块个数、子模块类型、子模块参数、子模块初始状态、桥臂参数、桥臂等效电流电压等数据，FPGA采用Aurora协议与上位机进行数据交互；

b，待a完成后，开始模块化多电平换流器电磁暂态实时仿真；

c，子模块电压电阻求解，每个桥臂上的640个子模块按编号平均分为4组完全并行求解，每组160个子模块；同一组内的子模块电压电阻值采用深度流水线进行求解计算；

d，待c完成后，子模块电压电阻合并，首先对每组子模块进行合并，合并过程如下：

d-1，将从c流水线输出的子模块电压电阻输入如图3所示的改进型混合数据循环累加电路进行循环累加，该电路能够将同一组内相同子模块状态的电压电阻累加到一起。该步骤主要分为两个环节，首先是按照c的流水线顺序依次输入同一组内待合并的电压电阻值，并按照子模块状态分别进行循环累加，该循环累加过程采用 4个部分和来储存同一个状态的子模块累加结果；第二个环节是将上述同一个子模块的4个部分和再输入2级加法器进行循环累加，每个FIFO同一时钟节拍内只能输出一个数据，而每组相同状态的部分和都储存在同一个FIFO中，4个部分和总共要进行3次两两合并相加，总共消耗6个时钟节拍，控制器利用流水线技术可以将 5种不同状态的子模块部分和的上述合并总延时压缩到17个时钟节拍完成；

d-2，将不同状态的子模块电压电阻部分和按照所属桥臂进一步进行分组；

d-3，将同一桥臂且具有相同子模块状态的4个部分和为一组累加到一起，该累加采用树形加法结构；

e，在进行c与d的同时，由于桥臂等效传输线接口电压电流值与c、d并无数据耦合，所以可以并行进行桥臂等效传输线接口电压电流值求解；e的计算延时远低于c、d，同时其输入延时也只等于仿真的桥臂总数12，故e的延时能够完全隐藏在c、d过程中；

f，在c、d、e均完成后，通过流水线计算每个桥臂各自的桥臂节点电压以及桥臂等效支路电流，流水线输入延时等于仿真的桥臂总数，本应用实例中最大支持模拟2个模块化多电平仿真电路，即12个桥臂，故流水线输入延时最大为12个cycles；

g，待f计算完成后，与外围电网模型进行数据交互，模块化多电平换流器模型和外围电网模型各自发送自己的接口等效电压和接口等效电流给对方；

h，在进行g的同时，判断是否与控制器进行交互，若是，则进行i；否则，返回c进行下一个时步的迭代计算；

i，与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给对方，模块化多电平控制器发送更新后的子模块状态，子模块电压以及每个桥臂的桥臂电流值给对方；

j，若达到仿真结束时刻，则结束仿真；否则，返回c进行下一个时步的迭代计算。

实验电路的三相电压波形如图4所示，与真实的MMC三相电压波形高度相似，证明本应用实例的正确性。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (7)

1.一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，包括以下步骤：

步骤S1，根据传输线法将多电平换流器主电路与外围电路解耦，建立基于替代电路的多电平换流器桥臂等效模型以进行模块化多电平换流器主电路仿真；将多电平换流器桥臂等效模型的计算分解为四个模块：子模块更新模块、子模块合并模块、桥臂接口计算模块和桥臂等效电路更新模块；

步骤S2，建立FPGA与服务器的通信链路；

步骤S3，建立FPGA与外围电路仿真系统的通信链路；

步骤S4，建立FPGA与外部控制器的通信链路；

步骤S5，FPGA与服务器进行通信，获取模块化多电平换流器主电路仿真需要的初始化数据；

所述初始化数据包括：

-多电平换流器桥臂等效模型中的子模块个数；

-每个子模块的等效电压、等效电阻和触发状态；

-多电平换流器桥臂等效模型的桥臂等效传输线接口对侧电压和电流；

-多电平换流器桥臂等效模型的桥臂等效电感；

步骤S6，在子模块更新模块中，FPGA根据上一时步的多电平换流器桥臂等效模型的桥臂节点电压以及桥臂等效支路电流更新每个子模块的等效电压和等效电阻值；

步骤S7，在子模块合并模块中，FPGA将子模块的等效电压和等效电阻按照工作状态分组进行合并，得到桥臂子模块串等效电路的累加电压和累加电阻值；

在所述步骤S7中，桥臂子模块串等效电路的累加电压和累加电阻求解过程直接采用IEEE 754单精度浮点数标准的数据进行累加；

进行等效电压和等效电阻合并时，采用混合数据循环累加电路实现了多组浮点数多级加法器分组累加的功能；所述混合数据循环累加电路主要由一个两级加法器、数个部分和FIFO以及一个控制器组成；其中，加法器执行数据的累加功能，部分和FIFO分别存储不同子模块串的等效电压和等效电阻部分和，控制器决定了输入两级加法器的数据来源以及数据的输入输出时序，并且控制部分和FIFO的读写使能；

在等效电压和等效电阻合并过程中，对输入到混合数据循环累加电路的数据的处理包括以下步骤：

步骤S7-1，将从子模块等效电压和等效电阻求解计算过程输出的子模块等效电压和等效电阻数据按照流水线依次输入混合数据循环累加电路进行循环累加，该混合数据循环累加电路能够将相同子模块状态的等效电压和等效电阻累加到一起，得到不同状态的子模块等效电压和等效电阻部分和；

步骤S7-2，将不同状态的子模块等效电压和等效电阻部分和按照所属的桥臂进一步进行分组；

步骤S7-3，将属于同一桥臂且具有相同子模块状态的所有部分和为一组累加到一起，得到桥臂子模块串等效电路的累加电压和累加电阻；累加的方式采用树形加法结构；

步骤S8，在桥臂接口计算模块中，根据桥臂等效传输线接口对侧电压和电流进行计算更新桥臂等效传输线接口电压和电流值；

步骤S9，在桥臂等效电路更新模块中，根据桥臂等效支路电流和上一时步的桥臂等效电感更新本时步的桥臂等效电感值；

步骤S10，在桥臂等效电路更新模块中，FPGA使用步骤S7、步骤S8和步骤S9更新的数据结果计算更新每个多电平换流器桥臂等效模型各自的桥臂节点电压以及桥臂等效支路电流值；

步骤S11，待步骤S10计算完成后，FPGA与外围电路仿真系统进行数据交互，多电平换流器桥臂等效模型发送更新后的桥臂等效传输线接口电压和桥臂等效传输线接口电流到外围电路仿真系统作为一个戴维南等效电路参与外围电路仿真系统的计算；

步骤S12，FPGA与外部控制器进行数据交互，外部控制器发送新的子模块触发信号给FPGA，多电平换流器桥臂等效模型发送更新后的子模块触发状态、子模块等效电压以及每个多电平换流器桥臂等效模型的桥臂等效支路电流给外部控制器。

2.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述的步骤S1中，多电平换流器主电路采用基于替代电路的多电平换流器桥臂等效模型进行简化等效，具体为，从多电平换流器主电路的桥臂上的限流电抗器上拿出一部分电感等值为一段传输线，然后利用传输线法把桥臂与外围电路解耦，使桥臂成为一个独立的电路，并且能够根据电路原理求解出桥臂端口处的电压和电流；同时，外围电路部分使用一个等值的传输线接口替代多电平换流器支路。

3.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述的步骤S2中，服务器不仅承担了初始化多电平换流器桥臂等效模型的任务，并且在进行仿真计算时对多电平换流器桥臂等效模型进行实时监控，所监控的参数包括桥臂等效支路电流、子模块等效电压和子模块触发状态。

4.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述步骤S4中，外部控制器承担了控制每个子模块触发状态的任务，外部控制器根据上一次交互接收到的所有桥臂等效支路电流以及所有子模块等效电压数据决定接下来的子模块触发状态。

5.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述步骤S6中，更新子模块等效电压时，需要同步更新子模块的等效电阻。

6.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述步骤S8中，桥臂等效传输线接口的电压和电流更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA实现桥臂等效传输线接口的电压和电流更新与步骤S7的并行计算，进而在不消耗额外的硬件资源的条件下实现整体系统时序的优化。

7.根据权利要求1所述的一种适用于FPGA的模块化多电平换流器实时仿真方法，其特征在于，在所述步骤S9中，桥臂等效电感更新所需要的数据与本次时步中其他的计算结果无关，利用FPGA实现桥臂等效电感更新与步骤S7的并行计算，进而在不消耗额外的硬件资源的条件下实现整体系统时序的优化。

Images