CN105515420A - 一种基于fpga的模块电压并行多路归并排序方法 - Google Patents

一种基于fpga的模块电压并行多路归并排序方法 Download PDF

Info

Publication number
CN105515420A
CN105515420A CN201510870931.1A CN201510870931A CN105515420A CN 105515420 A CN105515420 A CN 105515420A CN 201510870931 A CN201510870931 A CN 201510870931A CN 105515420 A CN105515420 A CN 105515420A
Authority
CN
China
Prior art keywords
fpga
voltage
method based
ordering
module voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510870931.1A
Other languages
English (en)
Inventor
冯武彤
熊家祚
李佩泫
刘争艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China XD Electric Co Ltd
Original Assignee
China XD Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China XD Electric Co Ltd filed Critical China XD Electric Co Ltd
Priority to CN201510870931.1A priority Critical patent/CN105515420A/zh
Publication of CN105515420A publication Critical patent/CN105515420A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种基于FPGA的模块电压并行多路归并排序方法，采用分治法的一个非常典型的应用，将已有序的子序列合并，得到完全有序的序列，该方法可以较好的缩短排序时间，相比采用传统的处理器进行串行排序，利用了FPGA的并行特点将其并行化，对原来的多路归并方法做了改进，使排序速度大为提高。

Description

一种基于FPGA的模块电压并行多路归并排序方法
技术领域
本发明属于模块化多电平型电压源换流器控制领域，涉及一种基于FPGA的模块电压并行多路归并排序方法。
背景技术
基于电压源换流器的输电技术是一种新型的直流输电技术，相比传统直流输电具有很多好处。模块化多电平换流器是近年来发展的一种新型电压源换流器，它具有谐波小，损耗小等优点。
控制设备根据交流电压指令来决定在上下桥臂需要开通或关断几个子模块，以产生合适的交流电压。并且，控制系统通过合适的算法保证每个子模块上的电压基本相等。
在模块化多电平型换流器控制中采用较多的有NLC算法。这种算法在每个控制时刻先将子模块上的电压值采回，按照从小到大的顺序对这些电压进行排序。然后根据桥臂上电流的方向确定需要打开的模块。比如，若此时桥臂电流为正，是对子模块上的电容充电，那么从电压最低的模块开始选择相应数量的模块，使之开通，其余模块则关断。
由于高的电平数会减少电网上的谐波，减少滤波装置等，模块化多电平的电平数在不断提高。随着电平数的增加，每个控制周期要求的时间减小，但是排序运算所需的计算量却会增大。以冒泡算法为例，它的运算时间与电平数是平方关系。因此缩短排序时间，研究新的排序方法变得非常重要。
发明内容
本发明的目的是提供一种基于FPGA的模块电压并行多路归并排序方法，大大减少了模块电压排序所需时间。
为实现上述目的，本发明采用以下技术方案：
一种基于FPGA的模块电压并行多路归并排序方法，通过FPGA采集所有子模块上的电压值，将采集的所有电压值分解为多个两路归并，利用FPGA将多个两路归并同时进行排序，所有两路归并排序后的结果再分组为多个两路归并进行排序，重复此步骤直到所有电压值合并为一路有序数据。
进一步，排序结果串行输出或被随机读取。
本发明采用归并排序上建立一种排序算法，利用FPGA的并行特性对归并排序进行了并行化，从而极大的提高了排序的速度，缩短了排序时间。
附图说明
图1为本发明方法的流程图。
具体实施方式
下面结合实施例对发明作进一步的详细说明。
以VCM硬件为例进行说明，但该方法的应用不局限于这种硬件结构。
VCM由一块主控板，16块光纤板组成，每个光纤板上有8路光接收和8路光发射，负责接收换流阀模块上的信息和把控制信息发到换流阀模块上。光线板通过背板总线于主控板进行通信。主控板负责接收上级设备指令、对模块电压进行排序，产生触发命令等。每块板子的时钟都是100MHz。假如不考虑FPGA的资源占用情况，理想的情况下，在光接收板上不需要进行排序，而是直接将数据送给主控板，由主控板统一进行排序。
因为采用FPGA进行排序，比较和数据交换可以在一个时钟内完成。因此只需要计算比较的次数，就可以得到排序所需要的时间。
对于一次多路归并，假设为y组，共x个数，则需要比较y次确定一个数。所有数据共需要比较xy次。
并行归并时将所有数据先分为两两一组同时进行归并，需要2*(2)个时钟，(括号前为组数，括号内为总的数据数)再对第一次归并的结果两两归并，需要2*(2*2)个时钟，以此类推，每次归并的时间是一个等比数列。总共需要4(1+2+...2^n)个时钟，即4(x/2-1)，n为归并次数。这样128个数总共需要63×4个，即252个时钟周期。
但考虑到大量的并行运算会严重耗费主控板上FPGA的逻辑资源，所以实际可采用以下方案。假设有k个光接收板，每个接收板上有i个光接收管，首先在接收板内部对i个数据进行排序。这样得到k组有序数据，每组包含i个数据。将k个接收板两两分成一组总共有k/2组。第一次排序需2×(2×i)个时钟周期，第二次归并需要2×(2×2×i)个时钟周期。因此总共需要4×i×(1-2^x)/(1-2)，简单起见，假定板子数量为2的整数次幂。则x为log2(k)。则需要的总的时钟数为4i(k-1)。
该排序方法的具体实施步骤为。
1.各个光纤板同时从换流阀模块接收电压信号，并在光纤板内部对本板接收到的8个电压进行排序，因为数据较少，所以可以采用任何排序方法，所需时间不到1us。
2.各光纤板将排序好的电压信号送给主控板
3.主控板将收到的16路电压信号分成8组，每组两路，每路8个电压。
4.对8组电压信号同时进行排序，将8路结果分为4组，每组两路，每路16个电压
5.4组同时排序，产生4路信号，每路32个电压
6.将4路分为两组同时排序，每组两路，每路64个电压，产生两路结果
7.对两路结果进行排序，产生1路结果，含128路电压
如图1，所有同一层次上的归并都是同时进行的。
以上排序总过用时16×2+32×2+64×2+128×2＝480个时钟周期，即4.8us。而直接对16路进行归并需要128×16＝2048个时钟周期，即约20us，该并行方法所需时间不到原来的四分之一。而冒泡等算法甚至需要上万个时钟周期，即上百us才能完成排序。可以看到该方法大大缩短了排序时间。

Claims (2)

1.一种基于FPGA的模块电压并行多路归并排序方法，其特征在于：通过FPGA采集所有子模块上的电压值，将采集的所有电压值分解为多个两路归并，利用FPGA将多个两路归并同时进行排序，所有两路归并排序后的结果再分组为多个两路归并进行排序，重复此步骤直到所有电压值合并为一路有序数据。
2.根据权利要求1所述的基于FPGA的模块电压并行多路归并排序方法，其特征在于：排序结果串行输出或被随机读取。
CN201510870931.1A 2015-12-01 2015-12-01 一种基于fpga的模块电压并行多路归并排序方法 Pending CN105515420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510870931.1A CN105515420A (zh) 2015-12-01 2015-12-01 一种基于fpga的模块电压并行多路归并排序方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510870931.1A CN105515420A (zh) 2015-12-01 2015-12-01 一种基于fpga的模块电压并行多路归并排序方法

Publications (1)

Publication Number Publication Date
CN105515420A true CN105515420A (zh) 2016-04-20

Family

ID=55723150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510870931.1A Pending CN105515420A (zh) 2015-12-01 2015-12-01 一种基于fpga的模块电压并行多路归并排序方法

Country Status (1)

Country Link
CN (1) CN105515420A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111144302A (zh) * 2019-12-26 2020-05-12 长沙海格北斗信息技术有限公司 基于fpga的归并排序方法及其人脸框绘制方法
CN111159837A (zh) * 2018-11-07 2020-05-15 中国石油化工股份有限公司 一种油气管道管体缺陷对齐方法及装置
CN111813370A (zh) * 2020-07-08 2020-10-23 上海雪湖科技有限公司 基于fpga的多路并行归并排序系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226464A (zh) * 2013-03-29 2013-07-31 江苏复芯物联网科技有限公司 一种归并排序结构
CN104932864A (zh) * 2015-06-25 2015-09-23 许继电气股份有限公司 基于流水线进程的归并排序方法及使用该方法的阀控装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103226464A (zh) * 2013-03-29 2013-07-31 江苏复芯物联网科技有限公司 一种归并排序结构
CN104932864A (zh) * 2015-06-25 2015-09-23 许继电气股份有限公司 基于流水线进程的归并排序方法及使用该方法的阀控装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
柴志雷等: "基于FPGA的KLT特征点多层次归并排序", 《计算机工程与应用》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111159837A (zh) * 2018-11-07 2020-05-15 中国石油化工股份有限公司 一种油气管道管体缺陷对齐方法及装置
CN111144302A (zh) * 2019-12-26 2020-05-12 长沙海格北斗信息技术有限公司 基于fpga的归并排序方法及其人脸框绘制方法
CN111813370A (zh) * 2020-07-08 2020-10-23 上海雪湖科技有限公司 基于fpga的多路并行归并排序系统
CN111813370B (zh) * 2020-07-08 2023-10-31 上海雪湖科技有限公司 基于fpga的多路并行归并排序系统

Similar Documents

Publication Publication Date Title
CN109033702A (zh) 一种基于卷积神经网络cnn的电力系统暂态电压稳定评估方法
CN107147315B (zh) 一种基于多步模型预测控制的mmc环流控制方法
CN108897908B (zh) 一种含均压控制功能的mmc实时仿真建模方法
CN109150331B (zh) 一种卫星多数传通道指标并行自动化测试系统
CN105515420A (zh) 一种基于fpga的模块电压并行多路归并排序方法
CN103178815A (zh) 一种基于fpga的pwm发生器
CN105071994B (zh) 一种海量数据监控系统
CN108959671B (zh) 半桥和全桥型模块化多电平换流器的实时仿真建模方法
CN113158617B (zh) 电压源型换流器电磁暂态仿真通用解耦方法与系统
CN103762828A (zh) 一种多级电力电子变换器系统的控制方法及装置
CN103887792B (zh) 一种含分布式电源的低压配电网建模方法
Zhang et al. Smart grid-oriented algorithm of data retrieval and processing based on crio
CN106787890A (zh) 一种cdsm‑mmc桥臂电磁暂态建模方法和装置
CN103678887A (zh) 一种模块化多电平换流器子模块电压排序方法
CN105958850B (zh) 基于优化归并排序的模块化多电平换流器电容均压方法
CN104932864A (zh) 基于流水线进程的归并排序方法及使用该方法的阀控装置
Liu et al. Start-up sequence of generators in power system restoration avoiding the backtracking algorithm
CN110488115B (zh) 基于对称桥臂结构的级联型变流器子模块单相测试电路
CN204883580U (zh) 一种使用三相电输入的电源框架
CN103412942A (zh) 一种基于云计算技术的电压暂降数据分析方法
Guddanti et al. Better data structures for co-simulation of distribution system with gridlab-d and python
Rao et al. A real-time hybrid modular multilevel converters emulator for hardware-in-loop-tests
CN103457684B (zh) 一种用于串行通信设备波特率容限测试的信号发生装置
CN205792289U (zh) 一种模块化多电平换流器
Hatahet et al. Hybrid CPU-GPU-Based Electromagnetic Transient Simulation of Modular Multilevel Converter for HVDC Application

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160420