CN108415269B - 基于fpga的mmc系统的仿真平台 - Google Patents

Abstract

本发明实施例涉及柔性直流输电仿真技术领域，公开了一种基于FPGA的MMC系统的仿真平台。其包括：上位机、CPU仿真器、FPGA仿真器以及MMC系统的外部控制或者保护装置；上位机、CPU仿真器以及FPGA仿真器依次相连，FPGA仿真器还通信连接外部控制或者保护装置；上位机用于搭建MMC系统的系统仿真模型，并用于将系统仿真模型分别传输至CPU仿真器以及FPGA仿真器；系统仿真模型包括MMC系统的至少两个换流站的所有一次设备仿真模型、换流阀仿真模型以及极控制或者站控制仿真模型；上位机还用于控制CPU仿真器运行极控制或者站控制仿真模型，并用于控制FPGA仿真器实时运行所有一次设备仿真模型、换流阀仿真模型，以实现外部控制或者保护装置的硬件在环测试。本发明可实现实时仿真以及行波保护的硬件在环测试。

Description

基于FPGA的MMC系统的仿真平台

技术领域

本发明实施例涉及柔性直流输电仿真技术领域，特别涉及一种基于FPGA的MMC系统的仿真平台。

背景技术

随着大容量远距离柔性直流输电技术的发展，为保证直流输电系统的安全高效运行，直流线路上任何一点发生短路，无论是金属性短路抑或是高阻接地短路，都应当被及时、准确地检测和清除。将行波保护作为高压直流HVDC(High-Voltage Direct Current，)系统直流线路保护的主保护，符合高压直流输电线路故障特征并具有绝对的优越性。因此，选择一种合适的行波故障保护定位装置测试方法至关重要。

现有的行波保护算法验证大多停留在离线仿真阶段，即，通过离线仿真软件搭建MMC(Modular Multi-level Converter，模块化多电平，简称MMC)模型，触发直流线路故障，将故障前后波形保存，离线提取、分析数据，进行行波验证。

另外，现有实时继电保护仿真测试平台大多为基于CPU或CPU+FPGA(Field-Programmable Gate Array，现场可编程门阵列，简称FPGA)的仿真器。基于CPU仿真器的MMC模型整体仿真步长一般为几十到上百微秒。基于CPU+FPGA仿真器的模型一般部分主电路在CPU中仿真，仿真步长几十微秒，部分主电路在FPGA中仿真，仿真步长为几百纳秒，CPU与FPGA之间存在较大的数据更新延迟。

发明人发现现有技术中至少存在如下问题：目前离线仿真中，模型无法与实际装置连接，无法进行半实物测试。基于CPU+FPGA的实时仿真平台主电路运行在CPU中，仿真步长较大，搭建的模型不能准确仿真故障时刻线路行波特性，无法达到对行波故障定位装置的全面在环测试。

发明内容

本发明实施方式的目的在于提供一种基于FPGA的MMC系统的仿真平台，通过将整个MMC系统的所有一次设备以及阀控均采用FPGA进行仿真，从而可实现实时仿真以及行波保护的硬件在环测试。

为解决上述技术问题，本发明的实施方式提供了一种基于FPGA的MMC系统的仿真平台，包括：上位机、CPU仿真器、FPGA仿真器以及所述MMC系统的外部控制或者保护装置；所述上位机、CPU仿真器以及FPGA仿真器依次相连；所述上位机用于搭建所述MMC系统的系统仿真模型，并用于将所述系统仿真模型分别传输至所述CPU仿真器以及所述FPGA仿真器；其中，所述系统仿真模型包括所述MMC系统的至少两个换流站的所有一次设备仿真模型、换流阀仿真模型以及极控制或者站控制仿真模型；所述CPU仿真器用于运行所述极控制或者站控制仿真模型；所述FPGA仿真器还通信连接所述外部控制或者保护装置，并用于实时运行所述所有一次设备仿真模型、换流阀仿真模型，以实现所述外部控制或者保护装置的硬件在环测试。

本发明实施方式相对于现有技术而言，由于MMC系统的所有一次设备以及换流阀均采用FPGA进行仿真，仿真步长可以达到几百纳秒，所以可以准确仿真故障时刻线路行波特性仿真模型，实现行波保护的硬件在环测试。

另外，所述FPGA仿真器为一个FPGA仿真模块，或者所述FPGA仿真器包括P个通信连接的FPGA仿真模块；P为大于1的自然数；所述FPGA仿真模块包括：相连接的电力解算器子模块以及换流阀仿真子模块；所述电力解算器子模块用于实时运行至少部分所述所有一次设备仿真模型，所述换流阀仿真子模块用于采用分时复用方式实时运行至少部分所述换流阀仿真模型。通过控制M组换流阀单元并行计算，在确保仿真步长满足实时性需求的同时，大大节省了FPGA硬件仿真资源。

另外，所述换流阀仿真子模块具体用于对预设数量的换流阀仿真子模块分成M组换流阀单元，每组换流阀单元包含N个换流阀子模块，并用于控制各组内的N个换流阀子模块并行或串行计算，还控制所述M组换流阀单元串行或并行计算，M、N均为大于1的自然数。从而提供了一种分时复用仿真方式。

另外，所述换流阀仿真子模块仿真的换流阀仿真模型中的阀模块为两个换流站的所有桥臂的子模块。

另外，所述两个换流站通过宽频线连接；所述电力解算器子模块用于运行所述两个换流站的主电路拓扑以及所述宽频线的仿真模型；所述换流阀仿真子模块包括：第一换流阀仿真子模块、第一阀控仿真子模块、第二换流阀仿真子模块以及第二阀控仿真子模块；所述第一换流阀仿真子模块与所述第一阀控仿真子模块相连，所述第二换流阀仿真子模块与所述第二阀控仿真子模块相连，以分别实现所述两个换流站的仿真。从而可通过一个FPGA仿真器实现基于宽频线的两个换流站的仿真。

另外，所述外部控制或者保护装置为行波保护装置，所述FPGA仿真器与所述行波保护装置通信连接。

另外，所述基于FPGA的MMC系统的仿真平台还包括协议转换箱；所述FPGA仿真器通过所述协议转换箱与所述行波保护装置通信连接。

另外，所述两个换流站的主电路拓扑均采用改进型的空间节点法进行解算，从而有利于降低仿真模型的规模，进一步减小仿真步长。

另外，所述两个换流站通过集中参数线路模型连接；所述FPGA仿真器包括两个FPGA仿真模块；所述两个FPGA仿真模块通信连接，且所述两个FPGA仿真模块均与所述CPU仿真器通信连接；所述两个FPGA仿真模块分别用于仿真所述两个换流站中的一个以及部分所述集中参数线路模型。

另外，所述各FPGA仿真模块的硬件解算子模块分别用于仿真一个换流站的主电路拓扑以及二分之一所述集中参数线路模型，所述两个换流站的主电路拓扑通过各自的二分之一所述集中参数线路模型连接，从而可以基于FPGA精确地实现基于集中参数线路模型的MMC系统的仿真。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是根据本发明第一实施方式的基于FPGA的MMC系统的仿真平台的结构示意图；

图2是图1中的CPU仿真器与FPGA仿真器的具体结构示意图；

图3是图2中的集中参数线路模型的解耦原理示意图；

图4是根据本发明第二实施方式的基于FPGA的MMC系统的仿真平台的结构示意图；

图5是图4中的CPU仿真器与FPGA仿真器的具体结构示意图；

图6是图5中的FPGA仿真器中的换流站阀模块的仿真时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

请参阅图1，本发明的第一实施方式涉及一种基于FPGA的MMC系统的仿真平台，包括：上位机(图未示)、CPU仿真器1、FPGA仿真器2以及MMC系统的外部控制或者保护装置。上位机、CPU仿真器1以及FPGA仿真器2依次相连，FPGA仿真器2还通信连接外部控制或者保护装置(图未示)。上位机用于搭建MMC系统的系统仿真模型，并用于将系统仿真模型分别传输至CPU仿真器1以及FPGA仿真器2。系统仿真模型包括MMC系统的至少两个换流站的所有一次设备仿真模型、换流阀仿真模型以及极控制或者站控制仿真模型。上位机还用于控制CPU仿真器1运行极控制或者站控制仿真模型，并用于控制FPGA仿真器2实时运行所有一次设备仿真模型、换流阀仿真模型，以实现外部控制或者保护装置的硬件在环测试。本发明实施方式相对于现有技术而言，由于MMC系统的所有一次设备以及换流阀均采用FPGA进行仿真，仿真步长可以达到几百纳秒，所以可以准确仿真故障时刻线路行波特性仿真模型，实现行波保护的硬件在环测试。下面对本实施方式的基于FPGA的MMC系统的仿真平台的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。

本实施方式中，上位机可以采用PC(Personal Computer，个人电脑，简称PC)，可以通过常用建模软件，例如Simulink或者RT-LAB，在上位机中搭建MMC系统的系统仿真模型，搭建系统仿真模型时，可以对搭建的系统仿真模型进行编辑、编译等，使得搭建的系统仿真模型满足运行条件，并可实现行波保护的仿真验证。上位机可以将极控制或者站控制的仿真模型传输至CPU仿真器1，并可以通过CPU仿真器1将运行于FPGA仿真器2中的部分系统仿真模型传输至FPGA仿真器2。这样，使得系统仿真模型的传输实现更方便。本实施方式对于系统仿真模型的传输方式不作具体限制。

请参阅图2，本实施方式中，待仿真的MMC系统包括：两个换流站(即第一换流站以及第二换流站)，且第一换流站与第二换流站通过集中参数线路模型连接。本实施方式的FPGA仿真器2包括第一FPGA仿真模块21以及第二FPGA仿真模块22，第一FPGA仿真模块21以及第二FPGA仿真模块22均与CPU仿真器1通信连接。具体地，MMC系统的仿真平台还可以包括数据交换机，第一FPGA仿真模块21以及第二FPGA仿真模块22均通过该数据交换机与CPU仿真器1通信连接。其中，数据交换机与CPU仿真器1之间通过PCIe高速通信连接，第一FPGA仿真模块21以及第二FPGA仿真模块22均通过PCIe与数据交换机高速通信连接。其中，两个FPGA仿真模块分别用于仿真两个换流站中的一个，各FPGA仿真模块的硬件解算子模块分别用于仿真一个换流站的主电路拓扑以及二分之一集中参数线路模型，两个换流站的主电路拓扑通过各自的二分之一所述集中参数线路模型连接。换句话说，第一FPGA仿真模块21用于仿真第一换流站，第二FPGA仿真模块22用于仿真第二换流站。第一FPGA仿真模块21的硬件解算子模块，即第一电力解算器具体用于仿真第一换流站的主电路拓扑以及二分之一的集中参数线路模型，第二FPGA仿真模块22的硬件解算子模块，即第二电力解算器具体用于仿真第二换流站的主电路拓扑以及二分之一的集中参数线路模型，第一换流站的主电路拓扑以及第二换流站的主电路拓扑通过各自的二分之一集中参数线路模型连接，从而通过第一电力解算器以及第二电力解算器中的二分之一集中参数线路模型实现直流输电线路的解耦，其中，直流输电线路的解耦原理请参阅图3，由于解耦为本领域技术人员熟知的技术，此处不再赘述。

请继续参阅图2，本实施方式中，第一FPGA仿真模块21还包括第一阀控仿真子模块以及第一换流阀仿真子模块。其中，第一阀控仿真子模块与第一换流阀仿真子模块相连，第一阀控仿真子模块与第一换流阀仿真子模块均与第一电力解算器相连。其中，第一阀控仿真子模块用于仿真第一换流站的阀控部分，第一换流阀仿真子模块用于仿真第一换流站的换流阀模块部分。第二FPGA仿真模块22还包括第二阀控仿真子模块以及第二换流阀仿真子模块。其中，第二阀控仿真子模块与第二换流阀仿真子模块相连，第二阀控仿真子模块与第二换流阀仿真子模块均与第二电力解算器相连。其中，第二阀控仿真子模块用于仿真第二换流站的阀控部分，第二换流阀仿真子模块用于仿真第二换流站的换流阀模块部分。

CPU仿真器1从第一电力解算器以及第二电力解算器中得到电压、电流等信号(即measurement1以及measurement2信号)分别进行各自换流站的极控(亦称站控)制运算，得到参考波(Vref1以及Vref2)，参考波传输至第一FPGA仿真模块21以及第二FPGA仿真模块22，具体传输至第一FPGA仿真模块21中的第一阀控仿真子模块以及第二FPGA仿真模块22中的第二阀控仿真子模块，第一阀控仿真子模块以及第二阀控仿真子模块分别根据Vref1、Vref2以及子模块电容电压(Capacitor voltage)信号进行阀控(Valve Control)运算，产生第一换流站以及第二换流站各自的控制脉冲(Pulse1以及Pulse2)，第一换流阀仿真子模块以及第二换流阀仿真子模块分别根据Pulse1、Pulse2以及桥臂电流Iarm1以及Iarm2)信号进行运算产生桥臂电压信号(Vmmc1以及Vmmc2)，并将产生的桥臂电压信号分别传给第一电力解算器以及第二电力解算器中的主电路，完成MMC模型一个仿真周期的运算。在一个例子中，MMC系统还可以包括三个以及上的换流站，本实施方式对于换流站的数量不作具体限制。第一协议驱动子模块以及第二协议驱动子模块用于实现第一FPGA仿真模块以及第二FPGA仿真模块内的各信号之间传递时的驱动协议，此处不再赘述。

在实际应用中，在上位机中利用Matlab或者Simulink软件分别搭建MMC主电路拓扑作为FPGA仿真模块的硬件解算电路的网表模型。如果是进行单端(即一个换流站)仿真，则只需搭建单端MMC主电路网表，如果为多端(例如两个及以上)MMC，则需要搭建多端主电路网表，可以采用多个FPGA仿真模块，每个FPGA仿真模块中的电力解算器调用一个网表模型。由于每个换流站中MMC换流阀子模块数目较多(几百到几千个)，在将换流阀与换流阀的控制也放在FPGA中仿真时，由于单块FPGA仿真资源的限制，每块FPGA，可以仿真1个换流站，即将一个换流站的所有一次设备以及换流阀、阀控均在一个FPGA模块中仿真。由于在两个及以上的换流站在不同的FPGA中进行仿真时，需要考虑直流输电线路的解耦，因此，在各FPGA仿真模块的电力解算器中添加二分之一集中参数线路模型的仿真模型，各FPGA仿真模块中的集中参数线路模型的仿真模型例如可以通过光纤协议通信，光纤协议例如是AURORA协议，从而实现多个换流站的所有一次设备均在FPGA中仿真。本实施方式中，第一FPGA仿真模块以及第二FPGA仿真模块的仿真步长小于1us(微秒)，第一换流站以及第二换流站的极控制部分可以在CPU仿真器中进行仿真，仿真步长例如是30us。

本实施方式与现有技术相比，使得基于集中参数线路模型的柔性直流输电MMC系统中的所有一次设备以及阀控均在FPGA中进行仿真，大大缩小了仿真步长，提高了仿真的精度，从而能够实现外部控制或者保护装置的硬件在环仿真。

本发明的第二实施方式涉及一种基于FPGA的MMC系统的仿真平台。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，提供了基于集中参数线路模型的MMC系统的仿真，且系统中的两个换流站分别采用一块FPGA仿真模块进行仿真。而在本发明第二实施方式中，为了能够仿真输电线路故障时的行波特性，提供了基于宽频线的MMC系统的仿真，且系统中的两个换流站在一块FPGA仿真模块中进行仿真，进一步丰富了本发明的实现方式。

请参阅图4，本实施方式的基于FPGA的MMC系统的仿真平台包括：上位机(图未示)、CPU仿真器1、FPGA仿真器2以及MMC系统的外部控制或者保护装置。上位机用于搭建MMC系统的系统仿真模型，并用于将系统仿真模型分别传输至CPU仿真器1以及FPGA仿真器2。系统仿真模型包括MMC系统的至少两个换流站的所有一次设备仿真模型、换流阀仿真模型以及极控制或者站控制仿真模型。上位机还用于控制CPU仿真器1运行极控制或者站控制仿真模型，并用于控制FPGA仿真器2实时运行所有一次设备仿真模型、换流阀仿真模型，以实现外部控制或者保护装置的硬件在环测试。其中，外部控制或者保护装置具体为行波保护装置，FPGA仿真器2与行波保护装置4通信连接。在一个例子中，仿真平台还包括协议转换箱3。本实施方式中，FPGA仿真器2为一个FPGA仿真模块。该FPGA仿真模块通过协议转换箱3与行波保护装置4通信连接，从而实现FPGA仿真器2与行波保护装置4之间的通信。需要说明的是，当FPGA仿真模块与行波保护装置4的接口兼容时，也可以将FPGA仿真器2与行波保护装置4直接连接，而不需要通过协议转换箱3。

本实施方式中，MMC系统包括第一换流站以及第二换流站，且第一换流站与第二换流站之间通过宽频线连接。请参阅图5，FPGA仿真模块包括电力解算器子模块、第一阀控仿真子模块、第一换流阀仿真子模块、第二阀控仿真子模块、第二换流阀仿真子模块。电力解算器子模块用于实时运行至少部分所有一次设备仿真模型，本实施方式中，电力解算器子模块用于运行第一换流站(MMC1)的主电路拓扑、第二换流站(MMC2)的主电路拓扑以及宽频线的模型，其中第一换流站(MMC1)的主电路拓扑通过宽频线的模型的与第二换流站(MMC2)的主电路拓扑相连。第一阀控仿真子模块以及第二阀控仿真子模块均与电力解算器子模块连接，第一阀控仿真子模块与第一换流阀仿真子模块连接，第二阀控仿真子模块与第二换流阀仿真子模块连接。

其中，第一阀控仿真子模块用于仿真第一换流站的阀控部分，第一换流阀仿真子模块用于仿真第一换流站的换流阀模块部分。第二阀控仿真子模块用于仿真第二换流站的阀控部分，第二换流阀仿真子模块用于仿真第二换流站的换流阀模块部分。具体地，CPU仿真器1从FPGA仿真模块中的电力解算器子模块中得到电压、电流等信号(即measurement1以及measurement2信号)进行极控(亦称站控)控制运算，得到参考波(Vref1以及Vref2)，参考波传输至FPGA仿真模块，具体传输至其中的第一阀控仿真子模块以及第二阀控仿真子模块，第一阀控仿真子模块以及第二阀控仿真子模块分别根据Vref1、Vref2以及子模块电容电压(Capacitor voltage)信号进行阀控(Valve Control)运算，产生第一换流站以及第二换流站的控制脉冲(Pulse1以及Pulse2)，第一换流阀仿真子模块以及第二换流阀仿真子模块分别根据Pulse1、Pulse2以及桥臂电流(Iarm1以及Iarm2)信号进行运算产生桥臂电压信号(Vmmc1以及Vmmc2)，并将产生的桥臂电压信号分别传给电力解算器子模块的第一换流站MMC1的主电路拓扑以及第二换流站MMC2的主电路拓扑，从而完成MMC模型一个仿真周期的运算。

本实施方式中，宽频线模型为与频率相关的分布线路模型，当第一换流站以及第二换流站的主电路模型通过宽频线模型连接时，即可进行基于分布线式直流输电线路的MMC仿真。本实施方式中，第一换流站以及第二换流站(即两端换流站)的主电路在同一个网表模型中，且两端换流站的换流阀部分以及换流阀控制部分都在同一块FPGA中进行仿真。另外，在电力解算器网表模型分布式直流输电线路上搭建故障模块，故障模块可以用于生成各种故障，从FPGA仿真模块输出的故障信号(即故障电压电流信号)可以通过高速光纤通信协议，例如AURORA协议)传输至行波保护装置4，而行波保护装置4则进行行波提取及分析，并在检测到故障后，产生跳闸信号，通过行波保护装置4上的硬接线输出到FPGA仿真模块中的模型，进行直流线路故障选线并完成相应的跳闸。

本实施方式中，FPGA仿真模块在仿真MMC系统的两个换流站的换流阀时采用了分时复用的仿真计算方法。举例而言，第一阀控仿真子模块、第一换流阀仿真子模块、第二阀控仿真子模块以及第二换流阀仿真子模块构成换流阀仿真子模块，换流阀仿真子模块用于实时运行至少部分换流阀仿真模型，本实施方式中，换流阀仿真子模块用于采用分时复用方式实时运行至少部分换流阀仿真模型，具体地，换流阀仿真子模块用于采用分时复用方式实时运行两个换流站的换流阀仿真模型。

其中，换流阀仿真子模块具体用于对预设数量的换流阀仿真子模块分成M组换流阀单元，每组换流阀单元包含N个换流阀子模块，并用于控制各组内的N个换流阀子模块并行或串行计算，还控制M组换流阀单元串行或并行计算，M、N均为大于1的自然数。本实施方式中，换流阀仿真子模块需要采用分时复用方式实时仿真两个换流站的所有桥臂的子模块。在实际应用中，换流阀仿真子模块将两个换流站的所有桥臂的子模块划分成4个阀模块，即在一个FPGA仿真模块中仿真4个阀模块，而该4个阀模块包括2个换流站的12个桥臂的全部子模块，即每个阀模块用于仿真计算3个桥臂，请参阅图6所示的阀模块仿真时序图，3个桥臂例如是桥臂1至桥臂3。本实施方式中，预设数量例如是指一个桥臂的所有子模块。其中，每个桥臂内最多包含512个子模块，换流阀仿真子模块用于将各桥臂内的512个子模块按32个子模块为一组分成16组，并控制每组内的32个子模块并行计算，而1-16组则串行计算。在实际应用中，换流阀仿真子模块还可以用于控制每组内的32个子模块串行计算，而1-16组则并行计算。当桥臂1中的各子模块计算完成后，换流阀仿真子模块控制桥臂2中的各子模块按照桥臂1的计算方式完成计算，以此类推，直到阀模块内的各个桥臂均完成计算。另外，换流阀仿真子模块还用于控制其余3个阀模块以与前述阀模块相同的方式并行地完成计算。在各阀模块内的三个桥臂中的所有子模块计算完成后，在进行下一轮计算前还可以预留两个时钟周期的空闲时间。举例而言，FPGA时钟步长为1/200M＝5ns(纳秒)，因此可计算出每个MMC阀模块(MMC valve module)数据更新周期为16*5*3+2*5＝250ns，因此，采用该FPGA仿真器完成MMC系统的一次仿真运算仅需要250ns。

通过采用上述分时复用方式，从而可以突破FPGA资源限制，在一块FPGA中实现两个换流站的所有阀模块的仿真。

需要说明的是，本实施方式的FPGA仿真资源的分时复用方法也可以应用于第一实施方式中，即应用于第一实施方式的各个FPGA仿真模块中，本实施方式对此不作具体限制。

值得一提的是，本实施方式中，电力解算器子模块的解算方法为基于改进型的空间节点法。改进型的空间节点法为本领域技术人员所熟知，此处不再赘述。其中，在基于改进型的空间节点法搭建主电路拓扑时，开关使用Pejovic(普约维奇)方法来等效，即开关被等效为电感(处于导通状态)或电容(处于关断状态)，这样开关动作前后节点矩阵无需重新计算，仅需要设置中间变量Gs和等效电感电容值(L、C)，使之满足关系式：

其中h为仿真步长。具体地，在搭建仿真模型时，为能够对主电路准确建模及对故障特性精确模拟，可以根据实际计算、调试设置一个合理的Gs。其中，Gs的计算方法为本领域技术人员所熟知，此处不再赘述。

本实施方式与现有技术相比，通过电力解算器及换流阀仿真分时复用技术使得可以在一块FPGA中实现两个基于宽频线的换流站的所有一次设备以及阀控的仿真，在此基础上，为行波保护半实物测试提供了测试仿真平台，

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (8)

1.一种基于FPGA的MMC系统的仿真平台，其特征在于，包括：上位机、CPU仿真器、FPGA仿真器以及所述MMC系统的外部控制或者保护装置；

所述上位机、CPU仿真器以及FPGA仿真器依次相连，所述FPGA仿真器还通信连接所述外部控制或者保护装置；

所述上位机用于搭建所述MMC系统的系统仿真模型，并用于将所述系统仿真模型分别传输至所述CPU仿真器以及所述FPGA仿真器；

其中，所述系统仿真模型包括所述MMC系统的至少两个换流站的所有一次设备仿真模型、换流阀仿真模型以及极控制或者站控制仿真模型；

所述上位机还用于控制所述CPU仿真器运行所述极控制或者站控制仿真模型，并用于控制所述FPGA仿真器实时运行所述所有一次设备仿真模型、换流阀仿真模型，以实现所述外部控制或者保护装置的硬件在环测试；

所述FPGA仿真器为一个FPGA仿真模块，或者所述FPGA仿真器包括P个通信连接的FPGA仿真模块；P为大于1的自然数；

所述FPGA仿真模块包括：相连接的电力解算器子模块以及换流阀仿真子模块；

所述电力解算器子模块用于实时运行至少部分所述所有一次设备仿真模型，所述换流阀仿真子模块用于采用分时复用方式实时运行至少部分所述换流阀仿真模型；

所述两个换流站通过宽频线连接；

所述电力解算器子模块用于运行所述两个换流站的主电路拓扑以及所述宽频线的仿真模型；

所述换流阀仿真子模块包括：第一换流阀仿真子模块、第一阀控仿真子模块、第二换流阀仿真子模块以及第二阀控仿真子模块；

所述第一换流阀仿真子模块与所述第一阀控仿真子模块相连，所述第二换流阀仿真子模块与所述第二阀控仿真子模块相连，以分别实现所述两个换流站的仿真。

2.根据权利要求1所述的基于FPGA的MMC系统的仿真平台，其特征在于，

所述换流阀仿真子模块具体用于对预设数量的换流阀仿真子模块分成M组换流阀单元，每组换流阀单元包含N个换流阀子模块，并用于控制各组内的N个换流阀子模块并行或串行计算，还控制所述M组换流阀单元串行或并行计算，M、N均为大于1的自然数。

3.根据权利要求1所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述换流阀仿真子模块仿真的换流阀仿真模型中的阀模块为两个换流站的所有桥臂的子模块。

4.根据权利要求1所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述外部控制或者保护装置为行波保护装置，所述FPGA仿真器与所述行波保护装置通信连接。

5.根据权利要求4所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述基于FPGA的MMC系统的仿真平台还包括协议转换箱；

所述FPGA仿真器通过所述协议转换箱与所述行波保护装置通信连接。

6.根据权利要求4所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述两个换流站的主电路拓扑均采用改进型的空间节点法进行解算。

7.根据权利要求1所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述两个换流站通过集中参数线路模型连接；

所述FPGA仿真器包括两个FPGA仿真模块；

所述两个FPGA仿真模块通信连接，且所述两个FPGA仿真模块均与所述CPU仿真器通信连接；

所述两个FPGA仿真模块分别用于仿真所述两个换流站中的一个以及部分所述集中参数线路模型。

8.根据权利要求7所述的基于FPGA的MMC系统的仿真平台，其特征在于，所述各FPGA仿真模块的硬件解算子模块分别用于仿真一个换流站的主电路拓扑以及二分之一所述集中参数线路模型，所述两个换流站的主电路拓扑通过各自的二分之一所述集中参数线路模型连接。

Images