发明内容
为了解决现有图书自动分检控制中所存在的问题,本发明提供了一种图书自动分检方法,由包括控制器单元、图书类别信息识别单元、图书传输驱动单元、L个计数脉冲获取单元、L个分检驱动单元的图书自动分检控制装置控制图书分检系统来实现。所述L为大于等于2的整数。
所述图书分检系统包括传输分部、图书分类分部和L个分检分部;所述图书分类分部安装有图书类别信息识别单元;所述L个计数脉冲获取单元分别安装在L个分检分部中;所述L个分检分部中均安装有图书挡板和图书分检推送气缸,由L个分检驱动单元分别驱动。
所述图书自动分检方法的步骤是:
步骤一、初始化;包括控制器单元相关功能部件的初始化,启动传输分部的图书传输带运行;
步骤二、读取且根据图书类别信息识别单元发送的信息,判断图书分类分部是否有图书经过;没有图书经过,转至步骤四;有图书经过,转至步骤三;
步骤三、记录当前通过图书的图书类别信息,记录该图书的传输计时起始时刻;
步骤四、判断第一分检分部是否进行了图书计数;第一分检分部没有进行图书计数,转至步骤七;进行了图书计数,转至步骤五;
步骤五、根据图书分类分部中记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在第一分检分部的图书是否属于第一分检分部;不是第一分检分部的图书,转至步骤七;是第一分检分部的图书,转至步骤六;
步骤六、首先令第一分检分部的图书挡板控制信号有效,升起第一分检分部的图书挡板;短时延时后,令第一分检分部的图书分检推送气缸控制信号有效,将图书推送至第一分检分部的收集车或者收集蓝;然后恢复第一分检分部的图书挡板控制信号和图书分检推送气缸控制信号为无效,图书挡板和图书分检推送气缸复位;
步骤七、按照步骤四至步骤六所述的方法,依次对图书在第二分检分部至第L分检分部是否进行了图书计数,以及是否为相应分检分部的图书进行判断与处理;
步骤八、定时延时固定的时间后,转至步骤二。
图书类别信息识别单元输出图书类别信息至控制器单元,L个计数脉冲获取单元分别输出图书计数脉冲至控制器单元;控制器单元输出传输控制信息至图书传输驱动单元,对图书传输电机进行控制;控制器单元根据图书类别信息输出L个分检驱动控制信号,分别驱动L 个分检驱动单元进行图书分检。
所述L个分检驱动单元均由图书挡板驱动器和图书分检推送气缸驱动器组成;所述L 个分检驱动控制信号均由图书挡板控制信号和图书分检推送气缸控制信号组成。所述图书类别信息识别单元为电子标签读写器,或者是条形码扫描器,或者是二维码扫描器。
所述L个计数脉冲获取单元均由计数脉冲产生电路和干扰脉冲过滤电路组成;同一计数脉冲获取单元中,计数脉冲产生电路的输出连接至相应干扰脉冲过滤电路的抗干扰输入脉冲端,干扰脉冲过滤电路的抗干扰输出脉冲端输出该计数脉冲产生电路的图书计数脉冲。
所述干扰脉冲过滤电路包括可逆限幅计数器、抗干扰阈值选择器、RS触发器、振荡器;可逆限幅计数器的输入为抗干扰输入脉冲和采样时钟脉冲,输出为限幅累积计数值;抗干扰阈值选择器输出抗干扰阈值;ROM存储器的输入为限幅累积计数值和抗干扰阈值,输出为第一置位信号和第二置位信号;RS触发器的输入为第一置位信号和第二置位信号,输出为干扰脉冲过滤电路的抗干扰输出脉冲;振荡器输出采样时钟脉冲。
可逆限幅计数器由具有单时钟输入的可逆计数器和限幅及加减控制电路组成;所述可逆计数器具有加减控制输入端和使能输入端。可逆限幅计数器的功能是,由抗干扰输入脉冲的电平状态控制可逆限幅计数器处于加计数状态还是减计数状态;可逆限幅计数器输出的限幅累积计数值的上、下限幅值分别为N、0,N为大于等于2的整数。可逆限幅计数器处于加计数状态且限幅累积计数值大于等于上限幅值N时,不对采样时钟脉冲进行加计数;可逆限幅计数单元处于减计数状态且限幅累积计数值等于下限幅值0时,不对采样时钟脉冲进行减计数。
由ROM存储器对限幅累积计数值是否大于等于N-M(N减去M)以及限幅累积计数值是否小于等于M进行判别,并由数据输出端输出第一置位信号和第二置位信号;所述M 为抗干扰阈值,M为大于等于0且小于N/2(N除以2)的整数;所述M为二进制数据。
所述ROM存储器的地址输入由限幅累积计数值和抗干扰阈值M二部分组成;第一置位信号和第二置位信号均高电平有效且分别由ROM存储器的数据输出端D1和D0输出,所述ROM存储器中存储单元内容D1和D0的确定方法是:
①根据存储单元地址中的抗干扰阈值M输入部分确定M;
②根据存储单元地址中的限幅累积计数值部分确定限幅累积计数值;
③当限幅累积计数值大于等于N-M时,D1=1,否则,D1=0;当小于等于M时, D0=1,否则,D0=0。
第一置位信号为RS触发器的置位信号,第二置位信号为RS触发器的复位信号;抗干扰输出脉冲从RS触发器的同相输出端或者反相输出端输出。
本发明的有益效果是:只使用一个电子标签读写器、条形码扫描器、二维码扫描器等图书类别信息识别器就可以完成多个分拣口的图书分拣;采用定期巡检的方法进行图书分类与分检,利用计数值的变化判断是否有图书进入或者是通过相关的分检分部;能够自动滤除计数脉冲中的窄干扰脉冲,保证了计数值判断的准确性,易于控制器的编程实现。
实施例中,第二计数脉冲获取单元13、第三计数脉冲获取单元14中均有与第一计数脉冲获取单元12中的第一干扰脉冲过滤电路32相同的干扰脉冲过滤电路。如图6所示为干扰脉冲过滤电路实施例。图6中,可逆限幅计数器101的输入为抗干扰输入脉冲Pin和采样时钟脉冲CLK,输出为限幅累积计数值X1,限幅累积计数值X1的上、下限幅值分别为N、 0;抗干扰阈值选择器103输出抗干扰阈值M;ROM存储器102的输入为限幅累积计数值 X1和抗干扰阈值M,输出为第一置位信号SE1和第二置位信号RE1;RS触发器104的输入为第一置位信号SE1和第二置位信号RE1,输出为干扰脉冲过滤电路的抗干扰输出脉冲 Pout;振荡器105输出采样时钟脉冲CLK。
下面的干扰脉冲过滤电路实施例中,N=6。
图7为N=6时可逆限幅计数器的实施例。图7中,T触发器FF1、FF2、FF3和非门 FN1,与门FA4、FA5、FA6、FA7,或门FO1、FO2组成可逆计数器,与非门FA1、FA2、 FA3组成限幅及加减控制电路,他们共同组成可逆限幅计数器;T触发器FF1、FF2、FF3 的触发输入CP均为下降沿有效。抗干扰输入脉冲Pin的电平状态包括高电平和低电平,图 7实施例中,Pin的高电平、低电平状态分别控制可逆限幅计数器处于加计数状态、减计数状态。也可以令Pin的高电平、低电平分别控制可逆限幅计数器处于减计数状态、加计数状态。
图7的可逆计数器输入中,CE来自限幅及加减控制电路输出,x11、x12及其反相输入信号来自T触发器FF1、FF2的同相及反相输出端;抗干扰输入脉冲Pin和采样时钟脉冲CLK来自可逆限幅计数器外部;CE为可逆计数器的使能输入端,Pin接至输入端的为可逆计数器的加减控制输入端。当CE=0时,与门FA4、FA5、FA6、FA7全部输出为0,使或门FO1、FO2全部输出为0,FF1、FF2、FF3的T输入端全部为0,可逆计数器保持输出不变。当CE=1、Pin为1时,T触发器FF1的T输入端为1,变为T′触发器;Pin使与门 FA4、FA6开放,FF2的T输入端在x11等于1时为1、FF3的T输入端在x11、x12同时等于1时为1,可逆计数器工作在同步加法计数状态,即可逆限幅计数器在采样时钟脉冲CLK 的下降沿进行加计数。当CE=1、Pin为0时,T触发器FF1的T输入端为1,变为T′触发器;Pin通过非门FN1使与门FA5、FA7开放,FF2的T输入端在x11等于0时为1、FF3 的T输入端在x11、x12同时等于0时为1,可逆计数器工作在同步减法计数状态,即可逆限幅计数器在采样时钟脉冲CLK的下降沿进行减计数。令Pin经过反相器接至图7中的可逆计数器的加减控制输入端时,则Pin的高电平、低电平分别控制可逆限幅计数器处于减计数状态、加计数状态。
图7限幅及加减控制电路的输入信号中,x11、x12、x13来自T触发器FF1、FF2、FF3的同相输出端,抗干扰输入脉冲Pin来自可逆限幅计数器外部。当Pin为1,x13、x12同时为1时,与非门FA1输出低电平,与门FA3输出低电平,CE=0;或者是当Pin为0,x13、 x12、x11同时为0时,与非门FA2输出低电平,与门FA3输出低电平,CE=0。当CE为0 时,可逆限幅计数器处于限幅状态,在采样时钟脉冲CLK的下降沿不计数。x13、x12同时为1包括2种情况,x13、x12、x11为1、1、0时,可逆限幅计数器的输出等于上限幅值 6;x13、x12、x11为1、1、1时,可逆限幅计数器的输出等于7,处于超限状态,该情况只有在系统启动时的初始状态有可能出现,可逆限幅计数器经过减计数进入正常限幅计数区间后,输出的超限状态不会再出现。
图7中,T触发器FF3、FF2、FF1只在他们的时钟输入端CP输入的采样时钟脉冲 CLK的下降沿时刻,由Pin的状态来控制其是否进行计数以及进行加计数还是减计数;在 CLK的非下降沿时刻,Pin的变化不影响FF3、FF2、FF1输出的x13、x12、x11。可逆限幅计数器的输出由采样时钟脉冲下降沿时刻的Pin值来控制改变,即可逆限幅计数器的输出与采样时钟脉冲下降沿时刻Pin的采样值相关,受采样时钟脉冲下降沿时刻Pin的采样值控制。可逆限幅计数器的输出也可以由采样时钟脉冲上升沿时刻的Pin值来控制改变。
图7中的T触发器可以使用JK触发器或者D触发器构成,例如,将JK触发器的J、K 输入端并联作为T输入端。N为其他数值时,可以增减图7中T触发器的数量及相应电路、改变限幅及加减控制电路来实现。可逆限幅计数器也可以采用74HC191、CD4516等可逆计数器结合门电路组成。
图8为N=6时抗干扰阈值选择器和ROM存储器实施例。抗干扰阈值选择器由电阻R91、R90和阈值选择开关K91、K90组成;+VCC为供电电源,GND为公共地。图8中,抗干扰阈值选择器输出的抗干扰阈值M由y11、y10组成;由于抗干扰阈值M为小于N/2 的非负整数,N=6时,M在0、1、2之中取值,即y11、y10的取值只能是0、0,或者是 0、1,或者是1,0,通过阈值选择开关K91、K90进行选择设置。抗干扰阈值选择器可以由多位二进制拨码开关,或者是BCD拨码开关,或者是多个普通开关加上拉电阻,或者是控制0、1输出的多个上拉电阻及电路短接点,以及其他能够输出多位二进制设定值的电路组成。
图8中,ROM器件FR1组成ROM存储器。ROM存储器的功能是,将抗干扰阈值M 和限幅累积计数值X1作为地址信号输入,第一置位信号SE1和第二置位信号RE1作为数据输出;ROM存储器根据当前输入的抗干扰阈值M,以及限幅累积计数值X1的大小,确定输出的第一置位信号SE1和第二置位信号RE1分别是否有效。
N=6时,要求FR1有5位地址输入,即图8中FR1的地址输入端A4-A0;要求FR1 有2位数据输出端,即图8中FR1的数据输出端D1、D0。设FR1的地址输入端A2、A1、 A0分别输入限幅累积计数值X1的x13、x12、x11,地址输入端A4、A3分别输入抗干扰阈值M的y11、y10,FR1的数据输出端D1、D0分别为第一置位信号SE1和第二置位信号 RE1,则FR1中各地址单元的内容见表1。
表1中,N=6,D1、D0输出的第一置位信号SE1和第二置位信号RE1均为高电平有效。以ROM存储器中存储单元01011为例,存储单元地址中的抗干扰阈值M部分为01,故M的数值是1;存储单元地址中的限幅累积计数值部分为011,故限幅累积计数值X1为 3;由于限幅累积计数值X1不满足大于等于N-M的条件,因此D1=0;由于限幅累积计数值 X1不满足小于等于M的条件,因此D0=0。再以ROM存储器中存储单元10101为例,M 的数值是2,限幅累积计数值X1等于5;由于限幅累积计数值X1满足大于等于N-M的条件,因此D1=1;由于限幅累积计数值X1不满足小于等于M的条件,因此D0=0。
表1 N=6时ROM存储器存储单元内容
当抗干扰阈值M为0时,地址A4、A3输入的y11、y10为0、0,此时,当限幅累积计数值X1小于等于0时,输出RE1为高电平,否则RE1为低电平,表1中,只有地址A4- A0为00000时才满足此条件;当限幅累积计数值X1大于等于6时,输出SE1为高电平,否则SE1为低电平,表1中,地址A4-A0为00110时满足此条件;此外,当限幅累积计数值X1输出超限,即X1等于7时,亦输出SE1为高电平。
当抗干扰阈值M为1时,地址A4、A3输入的y11、y10为0、1,此时,包括X1的超限状态,当限幅累积计数值X1大于等于5时,输出SE1为高电平,否则SE1为低电平;表 1中,地址A4-A0为01101、01110、01111时满足此条件;当限幅累积计数值X1小于等于 1时,输出RE1为高电平,否则RE1为低电平,表1中,地址A4-A0为010000、01001时满足此条件。
当抗干扰阈值M为2时,地址A4、A3输入的y11、y10为1、0,此时,当限幅累积计数值X1大于等于4时,输出SE1为高电平,否则SE1为低电平,表1中,地址A4-A0中共有10100、10101、10110、10111等4个输入满足此条件;当限幅累积计数值X1小于等于2时,输出RE1为高电平,否则RE1为低电平,表1中,地址A4-A0中共有10000、 10001、10010等3个输入满足此条件。
正常情况下,M只在0、1、2之中取值。为避免抗在设置M时误将M设置为3时,即将抗干扰阈值选择器中的阈值选择开关K91、K90全部断开时,系统出现不可预知的情况,在确定ROM存储器中存储单元内容时,可以将M被误设置为3的情况当成M为0,或者为1,或者为2中的一种进行确定。例如,M被误设置为3时,将其作为M=2的情况进行处理;以ROM存储器中存储单元11010为例,存储单元地址中的抗干扰阈值M部分为地址的高2位,故M的数值误设为3,取M=2;存储单元地址中的限幅累积计数值部分为地址的低2位,X1为2;由于限幅累积计数值X1不满足大于等于N-M的条件,因此D1=0;由于满足限幅累积计数值X1小于等于M的条件,因此D0=1。当考虑M的误设置情况, ROM存储器的高2位包括00、01、10、11种情况时,共使用了ROM存储器中的32个存储单元,即包括了5位二进制地址输入所对应的所有单元。
将表1中各存储单元存储的D1、D0内容反相,即0变1、1变0时,输出的第一置位信号SE1和第二置位信号RE1均为低电平有效。
抗干扰阈值M的各二进制位和限幅累积计数值的各二进制位与ROM存储器的二进制地址各位之间的对应关系可以采用任意的一一对应关系。以N=6的实施例为例,可以将M的y11、y10与地址输入端A1、A0分别对应,X1的x13、x12、x11与地址输入端A4、 A3、A2分别一一对应;或者是将M的y11、y10与地址输入端A1、A0分别对应,X1的 x11、x12、x13与地址输入端A4、A3、A2分别一一对应;或者是将y11、x11、x12、 y10、x13与地址输入端A4、A3、A2、A1、A0分别一一对应,等等。只是此时仍然需要根据输入的二进制顺序y11、y10来确定M的值,根据输入的二进制顺序x13、x12、x11来确定X1的值,再根据M、X1确定相应存储单元的内容。
图9为RS触发器实施例。图9中,或非门FO3、FO4组成RS触发器,第一置位信号SE1和第二置位信号RE1均高电平有效;第一置位信号SE1为RS触发器的置位信号,第二置位信号RE1为RS触发器的复位信号;抗干扰输出脉冲Pout从RS触发器的同相输出端输出。当SE1有效、RE1无效时,将从同相输出端FO4输出的抗干扰输出脉冲Pout置为1; SE1无效、RE1有效时,将抗干扰输出脉冲Pout置为0;当SE1和RE1均无效时,抗干扰输出脉冲Pout的状态不变。Pout也可以从反相输出端,即或非门FO3输出端输出。RS触发器也可以采用其他的组成形式。
从表1可以看出,由于抗干扰阈值M为小于N/2的非负整数,第一置位信号SE1和第二置位信号RE1不可能同时有效,因此,RS触发器的输出不会出现逻辑状态不确定的情况。
图10为振荡器实施例。图10中,FO5为14级二进制串行分频器/振荡器CD4060,电阻R92、电阻R93、电容C91的一端并联,另外一端分别连接至CD4060的信号输入端 CK1、信号反向输出端信号正向输出端CK0;CD4060的复位信号输入端输入信号 0,CD4060工作在振荡与分频状态;采样时钟脉冲CLK从CD4060的Q9分频输出端输出。图10中,CLK也可以根据CD4060的振荡频率以及积累判别式干扰脉冲过滤电路所需要的采样频率,从CD4060的其他分频输出端输出振荡脉冲;CLK的频率还可以通过调整电阻R93、电容C91的值来实现改变。振荡器还可以采用其他类型的多谐振荡器。
图11为N=6时输入抗干扰输出脉冲抗干扰效果示意图。设抗干扰阈值M选择1,当限幅累积计数值X1大于等于5时,SE1有效,将抗干扰输出脉冲Pout置为1;当限幅累积计数值X1小于等于1时,RE1有效,将抗干扰输出脉冲Pout置为0;当限幅累积计数值 X1大于1且小于5时,SE1和RE1均无效,抗干扰输出脉冲Pout维持状态不变。图11中给出了15个采样时钟脉冲CLK对抗干扰输入脉冲Pin的采样值Pin*,以及得到的抗干扰输出脉冲Pout。采样值Pin*为采样时钟脉冲CLK计数边沿时抗干扰输入脉冲Pin的值;由抗干扰输入脉冲Pin的2种状态分别控制可逆限幅计数器对采样时钟脉冲CLK进行加计数或者减计数,实质是由采样时钟脉冲CLK计数边沿时抗干扰输入脉冲Pin的值分别控制可逆限幅计数器对采样时钟脉冲CLK进行加计数或者减计数。设在图11中CLK的采样点1之前得到的6个对抗干扰输入脉冲Pin的采样值Pin*均为0,抗干扰输出脉冲Pout为0。图11 中,抗干扰输入脉冲Pin在CLK的采样点2出现了正脉冲干扰,导致Pin*在采样点2得到干扰采样值1;抗干扰输入脉冲Pin在CLK的采样点6之后开始从0变1,从0变1过程中出现了2次边沿抖动,采样点7、采样点8的值分别为1、0,采样点8之前的第2次边沿抖动宽度小于采样周期,未被采样到。图11中,在采样时钟脉冲CLK的采样点1至采样点15得到的采样值Pin*、限幅累积计数值X1和抗干扰输出脉冲Pout见表2。
表2采样点1-15的采样值Pin*、限幅累积计数值X1和抗干扰输出脉冲Pout
观察表2中采样点的情况,在采样点1-9,X1小于等于1,RE1有效,SE1无效,Pout 被置为0;在采样点10-12,X1大于1且小于5,SE1、RE1均无效,Pout维持为0;在采样点13-15,X1大于等于5,SE1有效,RE1无效,Pout被置为1。显然,在连续的6个Pin*采样值中,直到图11的采样点13,才满足限幅累积计数值X1大于等于5的条件,第一置位信号SE1有效,抗干扰输出脉冲Pout由0变1。在表2中的采样点3,X1已经达到了下限幅值0,在采样点4-6,Pin*=0(即此时的Pin=0),X1也不再进行减计数,X1维持为下限幅值0;在表2中的采样点14,X1已经达到了上限幅值6,在采样点15,Pin*=1 (即此时的Pin=1),X1也不再进行加计数,X1维持为上限幅值6。
图11给出的是干扰脉冲过滤电路在抗干扰输入脉冲Pin为0时的抗正脉冲干扰效果,以及抗干扰输入脉冲Pin由0变为1的条件与过程。干扰脉冲过滤电路在抗干扰输入脉冲Pin为1时的抗负脉冲干扰效果,以及抗干扰输入脉冲Pin由1变为0的条件与过程,与抗干扰输入脉冲Pin为0时的抗正脉冲干扰效果,以及抗干扰输入脉冲Pin由0变为1的条件与过程相同。设在时钟脉冲CLK的采样点31之前CLK对抗干扰输入脉冲Pin的6个采样值Pin*均为1,抗干扰输出脉冲Pout为1,采样点31至采样点45得到的采样值Pin*、限幅累积计数值X1和抗干扰输出脉冲Pout见表3。
表3采样点31-45的采样值Pin*、限幅累积计数值X1和抗干扰输出脉冲Pout
观察表3中采样点的情况,在采样点31-32,X1大于等于5,SE1有效,RE1无效, Pout被置为1;在采样点33,X1大于1且小于5,SE1、RE1均无效,Pout维持为1;在采样点34-38,X1大于等于5,SE1有效,RE1无效,Pout被置为1;在采样点39-41,X1大于1且小于5,SE1、RE1均无效,Pout维持为1;在采样点42-45,X1小于等于1,RE1 有效,SE1无效,Pout被置为0。在表3中的采样点43,X1已经达到了下限幅值0,在采样点44和45,Pin*=0(即此时的Pin=0),X1也不再进行减计数,X1维持为下限幅值 0。
在本N=6的实施例中,抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为同相关系。如果将可逆限幅计数器的功能改为:Pin=1时,可逆限幅计数器进行减计数;Pin=0时,可逆限幅计数器进行加计数,则抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为反相关系。或者是在图9中将抗干扰输出脉冲Pout改为从或非门FO3输出,则功能改变为,当 SE1有效、RE1无效时,将抗干扰输出脉冲Pout置为0;当SE1无效、RE1有效时,将抗干扰输出脉冲Pout置为1;当SE1和RE1均无效时,抗干扰输出脉冲Pout的状态不变;此时抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为反相关系。如果同时进行上述修改,则抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为同相关系。
以抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为同相关系为例,从表2、表3及电路的工作原理可以得出结论,由于可逆限幅计数器具有累积效应,当抗干扰输入脉冲Pin的采样值在一段时间之内1的数量多于0的数量时,限幅累积计数值X1会趋向增大,使X1 大于等于N-M并将抗干扰输出脉冲Pout置为1;当抗干扰输入脉冲Pin的采样值在一段时间之内0的数量多于1的数量时,限幅累积计数值X1会趋向减小,使X1小于等于M并将抗干扰输出脉冲Pout置为0;该特性使本发明电路的可逆限幅计数器具有自启动能力,限幅作用及抗干扰输入脉冲Pin采样值Pin*中的0,会使可逆限幅计数器进入正常的限幅计数区间进行限幅加减计数。
由于抗干扰阈值为大于等于0且小于N/2的整数,第一置位信号SE1和第二置位信号 RE1不可能同时有效,因此,RS触发器的输出不会出现逻辑状态不确定的情况。
以抗干扰输出脉冲Pout与抗干扰输入脉冲Pin之间为同相关系为例做进一步的说明。当抗干扰输入脉冲Pin使限幅累积计数值X1小于等于M,抗干扰输出脉冲Pout置为0后,只要限幅累积计数值X1一直小于M,则抗干扰输出脉冲Pout不会变为1;当抗干扰输入脉冲Pin使限幅累积计数值X1大于等于N-M,抗干扰输出脉冲Pout置为1后,只要限幅累积计数值X1一直大于N-M,则抗干扰输出脉冲Pout不会变为0。当Pin、Pout都为低电平时,只要在Pin中出现的正脉冲使Pin采样值中连续出现大于等于N-M个为1的值,或者是,在连续N-M+2个Pin采样值中出现N-M+1个为1的值,等等,则能够从Pout输出与该Pin中正脉冲相对应的正脉冲;当Pin、Pout都为高电平时,只要在Pin中出现的负脉冲使Pin采样值中连续出现大于等于N-M个为0的值,或者是,在连续N-M+2个Pin采样值中出现N-M+1个为0的值,等等,则能够从Pout输出与该Pin中负脉冲相对应的负脉冲。当抗干扰输入脉冲Pin由0变为1后,抗干扰输出脉冲Pout需要限幅累积计数值X1经过几个采样脉冲周期的加计数延迟,才能使限幅累积计数值X1大于等于N-M,将Pout置1;当抗干扰输入脉冲Pin由1变为0后,抗干扰输出脉冲Pout需要限幅累积计数值X1经过几个采样脉冲周期的减计数延迟,才能使限幅累积计数值X1小于等于M,将Pout置0。当M 取值越小时,抗干扰输出脉冲Pout从0变1及从1变0的条件更加苛刻,电路的抗干扰效果更好,但抗干扰输出脉冲Pout相对于抗干扰输入脉冲Pin的延迟时间越大;反之,当M 取值变大时,电路的抗干扰效果变差,但抗干扰输出脉冲Pout相对于抗干扰输入脉冲Pin 的延迟时间变小。当限幅累积计数值X1的上限幅值N取值变大时,干扰脉冲过滤电路将抗干扰输出脉冲Pout从0变1,以及从1变0的条件变严格,抗干扰效果变好,但抗干扰输出脉冲Pout相对于抗干扰输入脉冲Pin的延迟时间变大;当N的取值变小时,干扰脉冲过滤电路将抗干扰输出脉冲Pout从0变1,以及从1变0的条件变宽,抗干扰效果变小,但抗干扰输出脉冲Pout相对于抗干扰输入脉冲Pin的延迟时间变小。
采样时钟脉冲的周期要根据抗干扰输入脉冲Pin的脉冲宽度、变化速度和干扰脉冲的宽度确定。由于还回来的图书形状不一,且有折角、变形等情况,通过光电开关时,可能在计数脉冲的前沿、后沿产生抖动干扰窄脉冲。实施例图书传输带的运行速度为0.8m/s,形成的有效计数脉冲宽度在40ms至70ms之间,而产生的窄干扰脉冲宽度小于有效计数脉冲宽度的十分之一,因此,可以选择采样时钟脉冲的周期为10ms左右,N在3至7范围内取值。
L个计数脉冲获取单元中均有干扰脉冲过滤电路,所有干扰脉冲过滤电路中的可逆限幅计数器、ROM存储器、抗干扰阈值选择器、RS触发器、振荡器中的全部,或者是部分功能可以采用PAL、GAL、CPLD、FPGA,或者是其他可编程逻辑器件、逻辑单元来实现。
图12为图书自动分检控制装置实施例的自动分检流程,由控制器单元10中的程序来实现。实施例的控制器单元10为可编程序控制器。实施例的图书自动分检方法的步骤是:
步骤1、初始化;包括控制器单元10相关功能部件的初始化,发出传输控制信息K0送至图书传输驱动单元18,启动图书传输带运行等;
步骤2、读取且根据图书类别信息识别单元11发送的信息,判断图书分类分部2是否有图书经过;没有图书经过,转至步骤4;有图书经过,转至步骤3;
步骤3、记录当前通过图书的图书类别信息,记录该图书的传输计时起始时刻;
步骤4、判断第一分检分部是否进行了图书计数;第一分检分部没有进行图书计数,转至步骤7;进行了图书计数,转至步骤5;
步骤5、根据图书分类分部2中记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在第一分检分部的图书是否属于第一分检分部;不是第一分检分部的图书,转至步骤7;是第一分检分部的图书,转至步骤6;
步骤6、首先令第一分检分部的图书挡板控制信号有效,升起第一分检分部的图书挡板;短时延时后,令第一分检分部的图书分检推送气缸控制信号有效,将图书推送至第一分检分部的收集车或者收集蓝;然后恢复第一分检分部的图书挡板控制信号和图书分检推送气缸控制信号为无效,图书挡板和推送气缸复位;
步骤7、判断第二分检分部是否进行了图书计数;第二分检分部没有进行图书计数,转至步骤10;进行了图书计数,转至步骤8;
步骤8、根据图书分类分部2中记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在第二分检分部的图书是否属于第二分检分部;不是第二分检分部的图书,转至步骤10;是第二分检分部的图书,转至步骤9;
步骤9、首先令第二分检分部的图书挡板控制信号有效,升起第二分检分部的图书挡板;短时延时后,令第二分检分部的图书分检推送气缸控制信号有效,将图书推送至第二分检分部的收集车或者收集蓝;然后恢复第二分检分部的图书挡板控制信号和图书分检推送气缸控制信号为无效,图书挡板和推送气缸复位;
步骤10、判断第三分检分部是否进行了图书计数;第三分检分部没有进行图书计数,转至步骤13;进行了图书计数,转至步骤11;
步骤11、根据图书分类分部2中记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在第三分检分部的图书是否属于第三分检分部;不是第三分检分部的图书,转至步骤13;是第三分检分部的图书,转至步骤12;
步骤12、首先令第三分检分部的图书挡板控制信号有效,升起第三分检分部的图书挡板;短时延时后,令第三分检分部的图书分检推送气缸控制信号有效,将图书推送至第三分检分部的收集车或者收集蓝;然后恢复第三分检分部的图书挡板控制信号和图书分检推送气缸控制信号为无效,图书挡板和推送气缸复位;
步骤13、定时延时固定的时间后,转至步骤2。
当图书自动分检控制系统有L个分检分部时,其图书自动分检方法的步骤是:
步骤一、初始化;包括控制器单元相关功能部件的初始化,发出传输控制信息送至图书传输驱动单元,启动图书传输带运行等;
步骤二、读取且根据图书类别信息识别单元发送的信息,判断图书分类分部是否有图书经过;没有图书经过,转至步骤四;有图书经过,转至步骤三;
步骤三、记录当前通过图书的图书类别信息,记录该图书的传输计时起始时刻;
步骤四、判断第一分检分部是否进行了图书计数;第一分检分部没有进行图书计数,转至步骤七;进行了图书计数,转至步骤五;
步骤五、根据图书分类分部中记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在第一分检分部的图书是否属于第一分检分部;不是第一分检分部的图书,转至步骤七;是第一分检分部的图书,转至步骤六;
步骤六、首先令第一分检分部的图书挡板控制信号有效,升起第一分检分部的图书挡板;短时延时后,令第一分检分部的图书分检推送气缸控制信号有效,将图书推送至第一分检分部的收集车或者收集蓝;然后恢复第一分检分部的图书挡板控制信号和图书分检推送气缸控制信号为无效,图书挡板和推送气缸复位;
步骤七、按照步骤四至步骤六所述的方法,依次对图书在第二分检分部至第L分检分部是否进行了图书计数,以及是否为相应分检分部的图书进行判断与处理;
步骤八、定时延时固定的时间后,转至步骤二。
控制器单元除实施例中选择的可编程序控制器外,也可以单片机或者是ARM控制器。
上述相关分检分部对图书的计数,只用于判断是否有图书进入或者是通过相关的分检分部,不是相关分部图书数量的统计值。自动分检控制系统采用定期巡检的方法进行图书分类与分检,利用计数值的变化判断是否有图书进入或者是通过相关的分检分部,控制器的实时响应需求降低,编程难度下降;能够自动滤除计数脉冲中的窄干扰脉冲,保证了计数值判断的准确性,易于PLC等控制器的编程实现。对各分检分部发出图书分检推送气缸控制信号有效的次数进行计数,可以得到进入该分检分部出口的图书计数值。
上述步骤13中或者是步骤八中,定时延时固定的时间,其数值要求小于图书在图书传输带上通过分检分部的脉冲计数处(即计数脉冲产生电路安装处)至同一分检分部的图书挡板处的传输时间,该时间与脉冲计数处(即计数脉冲产生电路安装处)至同一分检分部的图书挡板处的距离,以及图书传输带的运行速度有关。
在上述的步骤5、步骤8、步骤11,以及步骤五中,包括步骤七中隐含的步骤五的方法中,各分检分部根据记录的所有图书的传输计时起始时刻以及相关的图书类别信息,判断当前在该分检分部的图书是否属于该分检分部,其判断方法是,依据图书在图书传输带上从图书分类分部至该分检分部所需要的实际传输时间,推算当前在该分检分部图书传输计时起始时刻;将推算的传输计时起始时刻与记录的、目前在图书传输带上所有图书的传输计时起始时刻进行比较,根据推算时刻与记录时刻相符合图书的图书类别信息判断当前在该分检分部的图书是否属于该分检分部。推算时刻与记录时刻相符合,指的是推算的传输计时起始时刻与记录的、目前在图书传输带上之一图书的传输计时起始时刻之间的误差在容许范围之内的,该误差容许范围根据图书传输及检测的情况进行确定。
推算图书的传输计时起始时刻,跟图书从图书分类分部传输至当前分检分部的实际传输时间相关;当前时刻减去实际传输时间,则为推算的传输计时起始时刻。图书从图书分类分部传输至当前分检分部的实际传输时间,与图书经过图书分类分部中的图书类别信息识别单元之处至当前分检分部脉冲计数处(即计数脉冲产生电路安装处)的距离,以及图书传输带的运行速度有关,不同分检分部的实际传输时间由控制器单元根据相关距离以及图书传输带的运行速度进行计算。
在上述的步骤6、步骤9、步骤12,以及步骤六中,包括步骤七中隐含的步骤六的方法中,短时延时的具体延时时间值,为分检分部的图书挡板升起后,图书到达该图书挡板的时间值,该值需要根据现场的实际情况进行确定。
由于信息识别错误、传输阻碍或者是其他原因,图书在各分检分部均未被分类检出时,自动进入图书传输带尾部的收集车或者收集蓝,由工作人员进行相应的处理。
除说明书所述的技术特征外,均为本领域技术人员所掌握的常规技术。例如,根据图书自动分检控制系统的相关控制要求与控制方法,选择控制器单元的控制器,设计相关的控制电路和编制程序实现其功能;设计分检驱动单元相应的驱动电路;选择合适的RFID电子标签读写器,或者是条形码扫描器,或者是二维码扫描器,满足相关图书类别信息读取的要求;根据需要选择设计合适的图书传输电机驱动电路,满足相关图书传输驱动要求;以及根据实际系统的需求,图书自动分检控制装置可能需要增加电源单元、通信单元、人机界面单元,如何根据需求选择或者设计电源单元,满足图书自动分检控制装置的供电要求,如何根据需求选择或者设计通信单元、人机界面单元,将通信单元、人机界面单元与控制器单元相连接,实现相应的功能;等等,均是本领域技术人员所掌握的常规技术。