CN107968085A - 具有衬底和导电柱的装置 - Google Patents

具有衬底和导电柱的装置 Download PDF

Info

Publication number
CN107968085A
CN107968085A CN201710979390.5A CN201710979390A CN107968085A CN 107968085 A CN107968085 A CN 107968085A CN 201710979390 A CN201710979390 A CN 201710979390A CN 107968085 A CN107968085 A CN 107968085A
Authority
CN
China
Prior art keywords
conductive
substrate
conductive column
mold compound
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710979390.5A
Other languages
English (en)
Inventor
张超发
蔡国耀
李瑞家
黄志洋
V·索洛姆科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107968085A publication Critical patent/CN107968085A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种装置包括衬底，所述衬底包括导电结构并且具有与第二表面相反的第一表面。导电柱构建在所述导电结构中的至少一个之上并且与该至少一个电耦合。集成电路设置在所述第一表面之上并且电耦合到所述导电结构。模制化合物形成在所述衬底的所述第一表面之上。

Description

具有衬底和导电柱的装置
技术领域
本申请涉及一种互连衬底，尤其是一种包括导电柱的互连衬底。
背景技术
对诸如汽车、智能电话和物联网(IoT：Internet of Things)的应用领域的电子装置的需求不断增长，导致了对高性能和高可靠性集成电路的需求增加。这些应用领域的电子装置不断向更高的功能和尺寸的小型化方向发展。因此，对于更小、更紧凑和更可靠的集成电路封装方法的需求正在增加。
已经开发的一种方法是模制互连衬底(MIS：Molded Interconnect Substrate)。MIS是采用嵌入式铜迹线技术以满足高I/O数量和较小尺寸或外形尺寸的要求的衬底解决方案。MIS使用的材料与诸如硅的集成电路材料的热机械性能更兼容。对于使用MIS的典型封装应用，集成电路裸片使用焊线或倒装芯片工艺附接到衬底。衬底的顶部被模制化合物覆盖，并且集成电路的外部触点设置在衬底的底部处。
发明内容
根据装置的一个实施例，所述装置包括具有导电结构并且具有与第二表面相反的第一表面的衬底。导电柱构建在所述导电结构中的至少一个之上并且与该至少一个电耦合。集成电路设置在第一表面之上并且电耦合到导电结构。模制化合物形成在衬底的第一表面之上。
根据进一步的实施例，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，并且被配置为在所述模制化合物与所述衬底之间形成互锁关系。
根据进一步的实施例，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，并且所述导电柱中的所述一个或两个以上中的每一个的一部分暴露在所述模制化合物的侧外表面处。
根据进一步的实施例，所述装置进一步包括至少位于所述模制化合物的外表面的一部分之上的金属电磁干扰屏蔽物，所述金属电磁干扰屏蔽物与所述导电柱中的所述一个或两个以上的所述部分导电接触。
根据进一步的实施例，所述装置进一步包括至少位于所述模制化合物的外表面的一部分之上的金属天线，所述金属天线与所述导电柱中的所述一个或两个以上的所述部分导电接触。
根据进一步的实施例，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，所述导电柱中的所述一个或两个以上中的每一个的顶表面暴露在所述模制化合物的外顶表面处，所述导电结构包括将所述集成电路电耦合到所述导电柱中的所述一个或两个以上的一个或两个以上导电层。
根据进一步的实施例，所述导电结构中的一个嵌入在所述衬底中，并且包括暴露在所述衬底的第一表面处且基本平行于所述第一表面的第一表面和暴露在所述衬底的第二表面处且基本平行于所述第二表面的第二表面，所述集成电路安装到并热接触所述导电结构中的所述一个的第一表面。
根据进一步的实施例，所述导电结构中的另一个嵌入在所述衬底中，并且包括暴露在所述衬底的第一表面处的第一表面和暴露在所述衬底的第二表面处且基本平行于所述第二表面的第二表面，所述导电柱中的一个构建在所述导电结构中的所述另一个的第一表面之上且与所述导电结构中的所述另一个的第一表面电耦合，而且包括暴露在所述模制化合物的所述外顶表面处的顶表面。
根据进一步的实施例，所述集成电路安装在并电耦合到所述导电柱中的三个或更多个上。
根据封装体的一个实施例，封装体包括具有导电层并且具有与第二表面相反的第一表面的衬底。导电柱构建在所述导电层中的至少一个之上并且与该至少一个电耦合。导电柱与衬底的第一表面的一个或两个以上边缘邻近。所述导电柱中的每一个均包括靠近第一表面的外边缘的一部分。
根据进一步的实施例，所述封装体进一步包括：位于所述衬底的第一表面之上的模制化合物；和至少形成在所述模制化合物的外表面的一部分之上并且与所述导电柱的所述部分导电接触的金属镀覆物。
根据进一步的实施例，所述金属镀覆物包括电磁干扰屏蔽物。
根据进一步的实施例，所述金属镀覆物包括天线。
根据进一步的实施例，至少在所述模制化合物的所述外表面的一部分之上形成的所述金属镀覆物包括形成在所述导电柱中的一个或两个以上的所述部分之上且靠近所述第一表面的一个或两个以上边缘的金属镀覆物。
根据形成装置的方法的一个实施例，所述方法包括提供包括导电结构并且具有与第二表面相反的第一表面的衬底。所述方法包括在所述导电结构中的至少一个之上构建导电柱。导电柱电耦合到所述导电结构中的所述至少一个。所述方法包括将集成电路附连到第一表面。集成电路电耦合到导电结构。所述方法包括在衬底的第一表面之上形成模制化合物。
根据进一步的实施例，构建所述导电柱包括：将所述导电柱中的一个或两个以上构建成与所述衬底的第一表面的一个或两个以上边缘邻近，其中，所述导电柱中的所述一个或两个以上形成模制化合物与衬底之间的互锁关系。
根据进一步的实施例，形成所述模制化合物包括：在所述模制化合物的外表面处暴露所述导电柱中的一个或两个以上中的每一个的一部分。
根据进一步的实施例，所述方法进一步包括至少在所述模制化合物的外表面的一部分之上形成与所述导电柱中的所述一个或两个以上的所述部分导电接触的金属镀覆物。
根据进一步的实施例，形成所述金属镀覆物包括：在所述导电柱中的所述一个或两个以上的所述部分之上并且靠近所述第一表面的一个或两个以上边缘处形成金属镀覆物。
根据进一步的实施例，形成模制化合物包括：在所述模制化合物的外顶表面处暴露所述导电柱中的一个或两个以上的顶表面。
阅读以下详细描述以及查看附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
附图的元件不一定相对于彼此成比例。相同的附图标记指代相应的相似的部分。各种所示实施例的特征可以组合，除非它们彼此排斥。多个实施例在附图中示出，并且在下面的描述中详细说明。
图1A-1B示出了装置的一个实施例的透视图和侧视图。
图2A-2B示出了装置的一个实施例的透视图和细节视图。
图3A-3C示出了装置的一个实施例的透视图、细节视图和剖视图。
图4A-4B示出了装置的一个实施例的透视图和剖视图。
图5A-5E示出了装置的一个实施例的透视图。
图6A-6D示出了装置的一个实施例的透视图。
图7A-7C示出了图6D所示的装置的剖视图。
图8A-8D示出了装置的一个实施例的透视图和侧视图。
图9示出了形成装置的方法的一个实施例的流程图。
具体实施方式
图1A-1B示出了装置的一个实施例的透视图和侧视图。图1A以附图标记100示出了封装体的透视图。封装体100包括衬底102。衬底102包括导电结构或层108并且具有与第二表面106相反的第一表面104。衬底102包括构建在导电结构108中的至少一个之上并且与导电结构108中的所述至少一个电耦合的导电柱110。在多种实施例中，可以使用诸如电解镀覆工艺或非电式镀覆工艺的合适的工艺来构建导电柱110。在所示实施例中，导电柱110与衬底102的第一表面104的一个或两个以上边缘112邻近。导电柱110中的每一个包括靠近第一表面104的外边缘112的部分114。
图1B以附图标记120示出了封装体的侧视图。导电柱110形成在导电结构108之上。在所示实施例中，导电柱110构建在导电结构108之上并且与导电结构108电耦合。在其它实施例中，导电柱110电耦合到位于衬底102的表面104内部或之内的导电结构或层108。
图2A-2B以附图标记200示出了装置的一个实施例的透视图和细节视图。图2A示出了形成在衬底102的第一表面104之上的模制化合物202。在所示实施例中，模制化合物202形成在封装体100之上。尽管未示出，但在一些实施例中，装置200包括设置在第一表面104之上的集成电路，所述集成电路电耦合到导电结构108中的一个或两个以上。在所示实施例中，导电柱110与衬底102的第一表面104的一个或两个以上边缘112邻近。所述一个或两个以上导电柱110中的每一个的部分114暴露在模制化合物202的侧外表面206处。
图2B以附图标记204示出了图2A中的一部分的细节视图。导电柱110的部分114从模制化合物202的表面206暴露。虽然部分114显示为与边缘112邻近，但在其它实施例中，部分114可以在边缘112的内部，或者可以延伸越过或超过边缘112，并且突出穿过模制化合物202的表面206。
图3A-3C以附图标记300示出了装置的一个实施例的透视图和剖视图。图3A示出了装置300，其包括至少在模制化合物202的外表面206的一部分之上形成的以附图标记302表示的金属镀覆物(也参见图2A)。图3B是图3A中以附图标记304示出的部分的细节视图。图3C是如图3A所示的装置300的剖视图。金属镀覆物302与导电柱110中的一个或两个以上的部分114导电接触。在所示实施例中，如附图标记308所示，金属镀覆物302与部分114重叠。在一个实施例中，金属镀覆物302形成在部分114之上，并且是靠近衬底102的第一表面104的一个或两个以上边缘112。
在所示实施例中，金属镀覆物302是与处于地电势的导电柱110导电接触的电磁干扰屏蔽物。在其它实施例中，金属镀覆物302形成天线结构，并且可以在模制化合物202的外表面206之上具有任何合适的形状、尺寸或覆盖。在多种实施例中，金属镀覆物302可以耦合到导电柱110，其中，导电柱110耦合到电源电压、地电势，耦合到集成电路的一个或两个以上输入/输出引脚，或者耦合到这些的任意组合。在一个实施例中，金属镀覆物302是天线，并且耦合到处于地电势的一个或两个以上导电柱和耦合到与集成电路的输入/输出引脚耦合的一个或两个以上导电柱。
图4A-4B以附图标记400示出了装置的一个实施例的透视图和剖视图。参考图4A和图4B，装置400包括在衬底416中的一个或两个以上导电结构或层408之上构建并与该导电结构或层408导电接触的导电柱410A和410B。衬底416包括以附图标记404表示的第一表面和以附图标记406表示的第二表面。在所示实施例中，导电柱410A和410B与表面404的边缘412邻近。在多种实施例中，可以使用诸如电解镀覆工艺或非电式镀覆工艺的合适工艺来构建导电柱410A和410B。
在所示实施例中，装置400包括形成在导电柱410A和410B之上的包覆成型物402。导电柱410A和410B在模制化合物402与衬底416之间形成互锁关系。在多种实施例中，所述互锁关系提供了模制化合物402与衬底416的表面404的牢固附连。在所示实施例中，导电柱410被示为具有如附图标记410A和410B所示的相对形状和尺寸。在其它实施例中，导电柱410可以具有相同的大小或可以具有其它合适的形状和尺寸。
图5A-5E示出了装置的一个实施例的透视图。图5A示出了包括衬底502的封装体500的一个实施例。衬底502包括导电结构或层508，并且具有与第二表面506相反的第一表面504。衬底502包括在导电结构508中的至少一个之上构建并与该至少一个电耦合的导电柱510。在多种实施例中，诸如电解镀覆工艺或非电式镀覆工艺的合适的工艺可用于构建导电柱510。在所示实施例中，导电柱510与衬底502的第一表面504的一个或两个以上边缘512邻近。导电柱510中的每一个包括顶表面514。
参考图5A和图5C，导电结构508包括嵌入在衬底502内的导电结构518。导电结构518包括在衬底502的第一表面504处暴露并基本平行于第一表面504的第一表面520。导电结构518还包括在衬底502的第二表面506处暴露并且基本平行于第二表面506的第二表面526。在所示实施例中，导电结构518是散热器。
图5B和图5C分别示出了在半导体后端组装过程期间的封装体500的顶视图和底视图。在此过程中，集成电路522附连到导电结构518，并且导电结构518在集成电路522与衬底502的第二侧506之间提供导热接触。在其它实施例中，导电结构518在集成电路522与衬底502的第二侧506之间同时提供导热和导电接触。在所示实施例中，集成电路522附连到导电结构522的第一表面520，并且经由焊线524电耦合到导电层508中的一个或两个以上。导电柱510附连到导电层508并且与导电层508导电接触。在所示实施例中，导电层508中的一个或两个以上将集成电路522电耦合到导电柱510中的一个或两个以上。在所示实施例中，导电柱510为集成电路522提供电源电压、接地和输入/输出连接。
图5D和图5E分别示出了装置530的顶视图和底视图。在模制化合物528已经形成在衬底502的第一表面504之上后，装置530对应于封装体500。导电柱510中的每一个的顶表面514在模制化合物528的外顶表面532处暴露。在所示实施例中，顶表面514用作顶表面532处的结合焊盘，以提供将装置530电连接到外部电源电压、接地和输入/输出连接的能力。在所示实施例中，导电结构518用作散热器，并且导电结构518的表面526在衬底502的第二侧506处提供导热接触。在所示实施例中，在装置530的顶表面532处的顶表面514和导电结构518的第二侧526位于装置530的相反侧上。
图6A-6D示出了装置的一个实施例的透视图。图6A示出了包括衬底602的封装体600的一个实施例。衬底602包括导电结构或层608，并且具有与第二表面606相反的第一表面604。衬底602包括在导电结构608中的至少一个之上构建并与该至少一个电耦合的导电柱610。在多种实施例中，诸如电解镀覆工艺或非电式镀覆工艺的合适工艺可用于构建导电柱610。在所示实施例中，导电柱610与衬底602的第一表面604的一个或两个以上边缘612邻近。导电柱610中的每一个包括顶表面614。
参考图6A和图6D，导电结构608包括嵌入衬底602中的导电结构618。导电结构618包括在衬底602的第一表面604处暴露并基本平行于第一表面604的第一表面620。导电结构618还包括在衬底602的第二表面606处暴露并基本平行于第二表面606的第二表面626。在所示实施例中，导电结构618是散热器。导电柱634和638在导电结构618的第一表面620之上构建并且与第一表面620电耦合。导电柱634包括顶表面636，导电柱638包括顶表面640。
在其它实施例中，导电结构618可以包括两个或更多个分离的导电结构618。在一个示例性实施例中，导电结构618包括三个导电结构618，导电柱634在三个导电结构618中的第一个之上构建并与该第一个电耦合，导电柱638在三个导电结构618中的第二个之上构建并与该第二个电耦合。
图6B示出了在半导体后端组装过程期间的封装体600的视图。在此过程中，集成电路622使用倒装芯片组装工艺附连到导电结构608和导电结构618。在一个实施例中，集成电路622包括附连到导电结构618的一个或两个以上结合焊盘，其中，导电结构618在集成电路622与衬底602的第二侧606之间提供导热和导电接触。在所示实施例中，集成电路622经由倒装芯片工艺电耦合到导电层608中的一个或两个以上。导电柱610在导电层608之上构建并且与导电层608电耦合。导电层608中的一个或两个以上将集成电路622电耦合到导电柱610中的一个或两个以上。在所示实施例中，导电柱610为集成电路622提供电源电压、接地和输入/输出连接。
图6C和图6D分别示出了装置630的顶视图和底视图。在模制化合物628已经在衬底602的第一表面604之上形成后，装置630对应于封装体600。导电柱610中的每一个的顶表面614暴露在模制化合物628的外顶表面632处。导电柱634的顶表面636和导电柱638的顶表面640也暴露在模制化合物628的外顶表面632处。导电结构618的第二表面626暴露在衬底602的第二表面606处。
图7A-7C示出了图6D所示的装置630的剖视图。参考图7A-7C，集成电路622包括一个或两个以上触点646。在所示实施例中，触点646在倒装芯片组装过程期间形成。一个或两个以上触点646电连接到导电层608，并且一个或两个以上触点646电连接到导电结构618的表面620。在所示实施例中，顶表面614用作顶表面632处的结合焊盘，以将装置630电连接到外部电源电压、接地或输入/输出连接。在所示实施例中，导电结构618用作散热器，并且导电结构618的表面626在衬底602的第二侧606处提供导热和/或导电接触。在所示实施例中，导电结构634和638也用作散热器，并且导电结构634和638的顶表面636和640暴露在模制化合物628的顶表面632处，并且在表面632处提供导热和/或导电接触。
在所示实施例中，模制化合物628的顶表面632和衬底602的第二表面606位于装置600的相反侧上。在顶表面632(两个相反侧之一)处，导电柱610的顶表面614为集成电路622提供电源电压、接地和输入/输出连接中的一个或两个以上，并且导电结构634和638的顶表面636和640为集成电路622提供导热连接和导电连接中的一种或两种。在第二侧606(两个相反侧中的另一个)处，导电结构618的表面626在衬底602的第二侧606处提供导热和/或导电接触。
图8A-8D示出了装置的一个实施例的透视图和侧视图。图8A示出了包括衬底802的封装体800的一个实施例。衬底802包括导电结构或层808，并且具有与第二表面806相反的第一表面804。衬底802包括在导电结构808之上构建并且与导电结构808电耦合的导电柱810A。在多种实施例中，可以使用诸如电解镀覆工艺或非电式镀覆工艺的合适工艺来构建导电柱810A。
图8B示出了具有安装在导电柱810A上并且与导电柱810A电耦合的集成电路822A的封装体800的一个实施例。图8C示出了使用导电柱810B将第二集成电路822B安装在集成电路822A之上的一个实施例。在一个实施例中，在第二集成电路822B安装在集成电路822A之上前，导电柱810B附连并且电耦合到第二集成电路822B。在一个实施例中，在第二集成电路822B安装在集成电路822A之上前，导电柱810B附连并且电耦合到导电结构808。
在所示实施例中，使用八个导电柱810B将集成电路822B安装在集成电路822A之上。在多种实施例中，也可以使用三个或更多个导电柱810B将集成电路822B安装在集成电路822A之上。图8D示出了如图8C所示的装置830的实施例的侧视图。导电柱810A具有以附图标记832示出的高度。在所示实施例中，高度832具有防止集成电路822A与集成电路822A下方的导电结构808的部分808B电接触或短路的适当值。
图9示出了形成装置的方法的一个实施例的流程图。该方法以附图标记900示出。在902处，提供衬底102。衬底102包括导电结构或层108，并且具有与第二表面106相反的第一表面104。在904处，导电柱110在导电结构108中的至少一个之上构建并且与该至少一个电耦合。在一个实施例中，构建导电柱110包括构建与衬底416的第一表面404的一个或两个以上边缘412邻近的一个或两个以上导电柱410。所述一个或两个以上导电柱410在模制化合物402与衬底416之间形成互锁关系。在906处，集成电路附连到第一表面104，其中，集成电路电耦合到导电结构110。在一个实施例中，集成电路522附连到第一表面504，其中，集成电路522电耦合到导电结构510。在一个实施例中，集成电路622附连到第一表面604，其中，集成电路622电耦合到导电结构610。在908处，模制化合物202形成在衬底102的第一表面104之上。在一个实施例中，形成模制化合物202包括在模制化合物202的外表面206处暴露所述一个或两个以上导电柱110中的每一个的一部分114。在一些实施例中，在衬底102的第一表面104之上形成模制化合物202包括至少在模制化合物202的外表面206的一部分之上形成金属镀覆物302，使得金属镀覆物302与所述一个或两个以上导电柱110的部分114导电接触。在一个实施例中，形成所述金属镀覆物302包括在所述一个或两个以上导电柱110的部分114之上并且靠近衬底102的第一表面104的一个或两个以上边缘112处形成金属镀覆物302。在一个实施例中，形成模制化合物202包括在衬底502的第一表面504之上形成模制化合物528，并且在模制化合物528的外顶表面532处暴露导电柱510中的一个或两个以上的顶表面514。在一个实施例中，形成模制化合物202包括在衬底602的第一表面604之上形成模制化合物628，并且在模制化合物628的外顶表面632处暴露导电柱610中的一个或两个以上的顶表面614。
使用诸如“之下”、“下”、“下方”、“之上”、“上”等之类的空间相对术语是为了便于描述，以解释一个元件相对于第二元件的位置。除了不同于图中所示的那些方位之外，这些术语旨在包含装置的不同方位。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也不旨在限制。在整个说明书中，相同术语指代相同的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”等是表示所述元件或特征的存在性但不排除附加的元件或特征的开放式术语。文中“一个”、和“所述”旨在包括复数和单数，除非上下文另有明确说明。
考虑到上述变化范围和应用，应当理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅由所附权利要求及其法律上的等同替换限制。

Claims (20)

1.一种装置，包括：
衬底，其包括导电结构并且具有与第二表面相反的第一表面；
在所述导电结构中的至少一个之上构建并且与其电耦合的导电柱；
设置在所述第一表面之上并且电耦合到所述导电结构的集成电路；和位于所述衬底的所述第一表面之上的模制化合物。
2.根据权利要求1所述的装置，其中，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，并且被配置为在所述模制化合物与所述衬底之间形成互锁关系。
3.根据权利要求1所述的装置，其中，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，并且所述导电柱中的所述一个或两个以上中的每一个的一部分暴露在所述模制化合物的侧外表面处。
4.根据权利要求3所述的装置，其中，所述装置进一步包括至少位于所述模制化合物的外表面的一部分之上的金属电磁干扰屏蔽物，所述金属电磁干扰屏蔽物与所述导电柱中的所述一个或两个以上的所述部分导电接触。
5.根据权利要求3所述的装置，其中，所述装置进一步包括至少位于所述模制化合物的外表面的一部分之上的金属天线，所述金属天线与所述导电柱中的所述一个或两个以上的所述部分导电接触。
6.根据权利要求1所述的装置，其中，所述导电柱中的一个或两个以上与所述衬底的第一表面的一个或两个以上边缘邻近，所述导电柱中的所述一个或两个以上中的每一个的顶表面暴露在所述模制化合物的外顶表面处，所述导电结构包括将所述集成电路电耦合到所述导电柱中的所述一个或两个以上的一个或两个以上导电层。
7.根据权利要求6所述的装置，其中，所述导电结构中的一个嵌入在所述衬底中，并且包括暴露在所述衬底的第一表面处且基本平行于所述第一表面的第一表面和暴露在所述衬底的第二表面处且基本平行于所述第二表面的第二表面，所述集成电路安装到并热接触所述导电结构中的所述一个的第一表面。
8.根据权利要求7所述的装置，其中，所述导电结构中的另一个嵌入在所述衬底中，并且包括暴露在所述衬底的第一表面处的第一表面和暴露在所述衬底的第二表面处且基本平行于所述第二表面的第二表面，所述导电柱中的一个构建在所述导电结构中的所述另一个的第一表面之上且与所述导电结构中的所述另一个的第一表面电耦合，而且包括暴露在所述模制化合物的所述外顶表面处的顶表面。
9.根据权利要求1所述的装置，其中，所述集成电路安装在并电耦合到所述导电柱中的三个或更多个上。
10.一种封装体，包括：
衬底，其包括导电层并且具有与第二表面相反的第一表面；和
构建在所述导电层中的至少一个之上并且与其电耦合的导电柱，其中，所述导电柱与所述衬底的第一表面的一个或两个以上边缘邻近，并且所述导电柱中的每一个均包括靠近所述第一表面的外边缘的一部分。
11.根据权利要求10所述的封装体，其中，所述封装体进一步包括：
位于所述衬底的第一表面之上的模制化合物；和
至少形成在所述模制化合物的外表面的一部分之上并且与所述导电柱的所述部分导电接触的金属镀覆物。
12.根据权利要求11所述的封装体，其中，所述金属镀覆物包括电磁干扰屏蔽物。
13.根据权利要求11所述的封装体，其中，所述金属镀覆物包括天线。
14.根据权利要求11所述的封装体，其中，至少在所述模制化合物的所述外表面的一部分之上形成的所述金属镀覆物包括形成在所述导电柱中的一个或两个以上的所述部分之上且靠近所述第一表面的一个或两个以上边缘的金属镀覆物。
15.一种形成装置的方法，包括：
提供包括导电结构并且具有与第二表面相反的第一表面的衬底；
在所述导电结构中的至少一个之上构建导电柱，其中，所述导电柱电耦合到所述导电结构中的所述至少一个；
将集成电路附连到所述第一表面，其中，所述集成电路电耦合到所述导电结构；和
在所述衬底的所述第一表面之上形成模制化合物。
16.根据权利要求15所述的方法，其中，构建所述导电柱包括：将所述导电柱中的一个或两个以上构建成与所述衬底的第一表面的一个或两个以上边缘邻近，其中，所述导电柱中的所述一个或两个以上形成模制化合物与衬底之间的互锁关系。
17.根据权利要求15所述的方法，其中，形成所述模制化合物包括：在所述模制化合物的外表面处暴露所述导电柱中的一个或两个以上中的每一个的一部分。
18.根据权利要求17所述的方法，其中，所述方法进一步包括至少在所述模制化合物的外表面的一部分之上形成与所述导电柱中的所述一个或两个以上的所述部分导电接触的金属镀覆物。
19.根据权利要求18所述的方法，其中，形成所述金属镀覆物包括：在所述导电柱中的所述一个或两个以上的所述部分之上并且靠近所述第一表面的一个或两个以上边缘处形成金属镀覆物。
20.根据权利要求15所述的方法，其中，形成模制化合物包括：在所述模制化合物的外顶表面处暴露所述导电柱中的一个或两个以上的顶表面。
CN201710979390.5A 2016-10-19 2017-10-19 具有衬底和导电柱的装置 Pending CN107968085A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/297,744 US10163812B2 (en) 2016-10-19 2016-10-19 Device having substrate with conductive pillars
US15/297,744 2016-10-19

Publications (1)

Publication Number Publication Date
CN107968085A true CN107968085A (zh) 2018-04-27

Family

ID=61764950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710979390.5A Pending CN107968085A (zh) 2016-10-19 2017-10-19 具有衬底和导电柱的装置

Country Status (3)

Country Link
US (2) US10163812B2 (zh)
CN (1) CN107968085A (zh)
DE (1) DE102017218138B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163812B2 (en) * 2016-10-19 2018-12-25 Infineon Technologies Ag Device having substrate with conductive pillars
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202716B4 (de) * 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185663A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd パワーモジュール及びその製造方法
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
CN201426215Y (zh) * 2009-06-17 2010-03-17 先丰通讯股份有限公司 电路板的散热结构
CN103311226A (zh) * 2012-03-16 2013-09-18 株式会社东芝 半导体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
US8502362B2 (en) 2011-08-16 2013-08-06 Advanced Analogic Technologies, Incorporated Semiconductor package containing silicon-on-insulator die mounted in bump-on-leadframe manner to provide low thermal resistance
US7432591B1 (en) 2008-02-28 2008-10-07 International Business Machines Corporation Thermal enhanced plastic ball grid array with heat sink attachment option
US9123663B2 (en) 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US8861221B2 (en) * 2010-09-24 2014-10-14 Stats Chippac Ltd. Integrated circuit packaging system with a shield and method of manufacture thereof
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
TWI453836B (zh) * 2011-09-09 2014-09-21 矽品精密工業股份有限公司 半導體封裝件及其製法
US8741764B2 (en) 2011-12-13 2014-06-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive pillars having recesses or protrusions to detect interconnect continuity between semiconductor die and substrate
TWI468086B (zh) 2012-11-07 2015-01-01 Universal Scient Ind Shanghai 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US20170263546A1 (en) * 2014-03-07 2017-09-14 Bridge Semiconductor Corporation Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法
US9653391B1 (en) * 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US10163812B2 (en) * 2016-10-19 2018-12-25 Infineon Technologies Ag Device having substrate with conductive pillars

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185663A (ja) * 1999-12-24 2001-07-06 Matsushita Electric Ind Co Ltd パワーモジュール及びその製造方法
CN201194229Y (zh) * 2008-04-22 2009-02-11 卓恩民 整合天线的半导体封装件
CN201426215Y (zh) * 2009-06-17 2010-03-17 先丰通讯股份有限公司 电路板的散热结构
CN103311226A (zh) * 2012-03-16 2013-09-18 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20180308804A1 (en) 2018-10-25
US20180108616A1 (en) 2018-04-19
US10304780B2 (en) 2019-05-28
DE102017218138A1 (de) 2018-04-19
US10163812B2 (en) 2018-12-25
DE102017218138B4 (de) 2021-03-25

Similar Documents

Publication Publication Date Title
CN107968085A (zh) 具有衬底和导电柱的装置
US10128214B2 (en) Substrate and the method to fabricate thereof
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR100723491B1 (ko) 범용 인쇄 회로 기판 및 이를 사용한 스마트 카드
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
CN105493278B (zh) 用于基板的超细间距和间隔互连
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
CN102456652A (zh) 功率半导体装置
CN104882417A (zh) 集成无源倒装芯片封装
CN107978594A (zh) 具有散热器和多个电子组件的电子组件封装
CN205752144U (zh) 具有多层模制导电基板和结构的半导体封装
US11410977B2 (en) Electronic module for high power applications
KR20110088885A (ko) 핀 모듈을 포함하는 ｕｓｂ 장치
US7053473B2 (en) Compact integrated circuit package
CN104979321A (zh) 具有多个安装配置的半导体裸片封装
US9799637B2 (en) Semiconductor package with lid having lid conductive structure
US9711459B2 (en) Multi-layer substrate with an embedded die
CN105280603B (zh) 电子封装组件
CN104377186B (zh) 具有复合基材的电子系统
CN103515328A (zh) 半导体封装件
US10068882B2 (en) High-frequency module
CN101404277A (zh) 多芯片模块
US11677156B2 (en) Compact high-performance device-integrated antennas
TW201327699A (zh) 半導體晶片及搭載其之半導體模組
US7112873B2 (en) Flip chip metal bonding to plastic leadframe

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180427